小线宽沟槽式功率MOS晶体管的制备方法

摘要

本发明公开了一种小线宽沟槽式功率MOS晶体管的制备方法，包括步骤：1）刻蚀倒梯形沟槽；2）在沟槽内生长栅氧，并沉积栅极多晶硅；3）回刻栅极多晶硅，并过刻蚀至沟槽内部；4）沉积二氧化硅层间电介质，使沟槽上部完全填满；5）回刻二氧化硅层间电介质至与沟槽齐平；6）进行阱、源注入；7）回刻二氧化硅层间电介质至外延表层；8）自对准接触孔刻蚀；9）沉积顶层金属，按照现有工艺完成MOS管的制备。本发明通过改进栅极沟道及介质层的结构，利用氧化硅与硅的刻蚀速率不同的原理，进行自对准接触孔刻蚀，从而解决了传统工艺在线宽缩小过程中遇到的接触孔套刻精度问题，使线宽的进一步缩小成为可能。

权利要求

1.小线宽沟槽式功率MOS晶体管的制备方法，其特征在于，包括以下步骤：

1)刻蚀倾斜角度为87～89度的倒梯形沟槽；

2)采用温度范围为900～1050℃的高温干氧工艺在沟槽内生长厚度为 的栅极氧化层，然后沉积厚度为 的栅极多晶硅；

3)回刻栅极多晶硅，并过刻蚀至沟槽内部2000～3000埃；

4)沉积二氧化硅层间电介质，使沟槽上部完全填满；

5)回刻二氧化硅层间电介质，直至二氧化硅层间电介质与沟槽齐平，且外延层上残留的二氧化硅层间电介质厚度在200～300埃；

6)进行阱区和源区的注入，所述源区的注入深度为4000～5000埃；

7)回刻二氧化硅层间电介质至外延层的表层；

8)自对准接触孔刻蚀，形成接触孔和接触孔注入区；

9)沉积厚度为3.5～4微米的顶层金属。

2.根据权利要求1所述的方法，其特征在于，步骤1)，采用等离子干法刻蚀方法刻蚀所述沟槽。

3.根据权利要求1所述的方法，其特征在于，步骤2)，采用化学气相沉积方法沉积所述栅极多晶硅，沉积温度为500～600摄氏度。

4.根据权利要求1所述的方法，其特征在于，步骤3)，采用等离子干法刻蚀方法回刻栅极多晶硅。

5.根据权利要求1所述的方法，其特征在于，步骤4)，采用化学气相沉积方法沉积二氧化硅层间电介质。

6.根据权利要求1或5所述的方法，其特征在于，步骤4)，所述二氧化硅层间电介质的厚度为7000～10000埃。

7.根据权利要求1所述的方法，其特征在于，步骤5)，用化学机械研磨方法回刻二氧化硅层间电介质。

8.根据权利要求1所述的方法，其特征在于，步骤7)，采用等离子干法刻蚀方法回刻二氧化硅层间电介质。

9.根据权利要求1所述的方法，其特征在于，步骤8)，采用等离子干法刻蚀方法刻蚀所述接触孔。

说明书

小线宽沟槽式功率MOS晶体管的制备方法

技术领域

[0001] 本发明涉及半导体集成电路制造领域，特别是涉及一种小线宽沟槽式功率MOS晶体管的制备方法。

背景技术

[0002] 在半导体集成电路中，现有典型的沟槽型功率MOS（金属氧化物半导体）器件的结构如图1所示，由下至上包括硅漏极（衬底）、外延层、阱区、源区、栅极沟槽、接触孔、层间电介质和顶层金属，栅极沟槽内依次生长栅氧和多晶硅。

[0003] 在线宽（沟槽与接触孔的间距）日益缩小的工艺当中，接触孔与栅极沟道间的套刻精度逐渐成为影响器件的重要因素，接触孔的偏移不仅会直接影响沟道区的掺杂浓度分布，造成阈值电压的不可控，还可能导致源极与栅极短接，造成器件失效。因此，若要进一步缩小沟槽式功率MOS晶体管的线宽，在现有工艺条件下必须首先解决接触孔的套刻精度问题。

发明内容

[0004] 本发明要解决的技术问题是提供一种小线宽沟槽式功率MOS晶体管的制备方法，它可以提高接触孔与栅极沟道的套刻精度，缩小沟槽式功率MOS晶体管的线宽。

[0005] 为解决上述技术问题，本发明的小线宽沟槽式功率MOS晶体管的制备方法，包括以下工艺步骤：

[0006] 1）刻蚀倾斜角度为87～89度的倒梯形沟槽；

[0007] 2）在沟槽内生长厚度为 的栅极氧化层，然后沉积厚度为的栅极多晶硅；

[0008] 3）回刻栅极多晶硅，并过刻蚀至沟槽内部2000～3000埃；

[0009] 4）沉积二氧化硅层间电介质，使沟槽上部完全填满；

[0010] 5）回刻二氧化硅层间电介质，直至二氧化硅层间电介质与沟槽齐平，且外延层上残留的二氧化硅层间电介质厚度在200～300埃；

[0011] 6）进行阱区和源区的注入，所述源区的注入深度为4000～5000埃；

[0012] 7）回刻二氧化硅层间电介质至外延层的表层；

[0013] 8）自对准接触孔刻蚀，形成接触孔和接触孔注入区；

[0014] 9）沉积厚度为3.5～4微米的顶层金属，后续按照现有工艺完成功率MOS晶体管的制备。

[0015] 本发明在传统的沟槽式功率MOS晶体管的结构及其工艺基础上，通过改进栅极沟道及介质层的结构，并利用氧化硅与硅的刻蚀速率不同的原理，进行自对准接触孔刻蚀，解决了传统工艺在线宽缩小过程中遇到的接触孔套刻精度问题，使线宽的进一步缩小成为可能。

附图说明

[0016] 图1是现有典型的功率MOS晶体管的结构示意图。

[0017] 图2是本发明的小线宽沟槽式MOS晶体管的制备工艺流程示意图。

[0018] 图3是按照本发明的方法制备得到的小线宽沟槽式功率MOS晶体管的结构示意图。

[0019] 图中附图标记说明如下：

[0020] 1：衬底（硅基板，作为MOS器件漏极）

[0021] 2：外延层

[0022] 3：栅极氧化层

[0023] 4：栅极多晶硅

[0024] 5：层间电介质

[0025] 6：阱区

[0026] 7：源区

[0027] 8：接触孔

[0028] 9：接触孔注入区

[0029] 10：顶层金属

[0030] 11：背面金属

[0031] 12：沟槽

具体实施方式

[0032] 为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

[0033] 步骤1，用等离子干法刻蚀方法，在刻蚀过程中减轻侧壁刻蚀保护，形成带87～89度倾斜角度的倒梯形沟槽12，如图2（a）所示，以增加沟槽与接触孔之间的间距。

[0034] 步骤2，如图2（b）所示，在沟槽12内通过高温干氧工艺生长一层厚度为150～500埃（视器件要求而定）的栅极氧化层3，工艺的温度范围为900～1050摄氏度。然后，在生长完栅极氧化层3的沟槽12内，用化学气相沉积方法沉积一层栅极多晶硅4，沉积温度范围为500～600摄氏度，栅极多晶硅4的厚度为8000～12000埃。

[0035] 步骤3，等离子干法刻蚀栅极多晶硅4，并过刻蚀至沟槽12内部2000～3000埃，以栅极氧化层3为刻蚀停止层，如图2（c）所示。

[0036] 步骤4，用CVD（化学气相沉积）方法沉积一层致密二氧化硅作为层间电介质5，如图2（d）所示，层间电介质5的厚度范围为7000～10000埃，以确保栅极沟槽上部完全填满。

[0037] 步骤5，用CMP（化学机械研磨）方法回刻二氧化硅，使二氧化硅层间电介质5与沟槽齐平，并且外延层2上残留的二氧化硅层间电介质5厚度在200～300埃，如图2（e）所示。

[0038] 步骤6，以残留的二氧化硅层间电介质5作为注入保护层，进行阱区6、源区7注入（具体注入离子、能量、剂量视器件性能而定，源区注入深度确保在4000～5000埃），如图2（f）所示。

[0039] 步骤7，等离子干法刻蚀二氧化硅层间电介质5至外延层2的表层，以外延层2为刻蚀停止层，如图2（g）所示。

[0040] 步骤8，层间电介质5曝光，完全打开元胞区，利用接触孔刻蚀机台对硅与氧化硅的刻蚀选择比不同的原理，进行自对准接触孔等离子干法刻蚀，形成接触孔8和接触孔注入区9，如图2（h）所示。

[0041] 步骤9，沉积一层厚度3.5～4微米的顶层金属10，如图2（i）所示。

[0042] 后续按照现有工艺进行背面金属11层的刻蚀及硅片背面工艺，完成功率MOS晶体管的制备，最终得到如图3所示的结构。

[0043] 比较图1和图3可以明显看出，在本发明的小线宽沟槽式功率MOS晶体管结构中，元胞内的接触孔刻蚀呈现自对准，从而避免了传统制备工艺中接触孔的套刻精度问题，使沟槽式MOS晶体管的线宽进一步缩小成为可能，并最终有助于实现芯片面积缩小的目的。