一种用于实时频谱轨迹处理的装置及方法

摘要

本发明公开了一种用于实时频谱轨迹处理的装置及方法，其包括模数转换器，并且所述模数转换器与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器通信连接，所述可编程逻辑阵列信号处理器与一中央处理器通信连接，所述中央处理器与一频谱显示屏通信连接，所述中央处理器用于从所述可编程逻辑阵列信号处理器读取实时频谱轨迹，并对频谱图进行显示刷新。采用模数转换器、可编程逻辑阵列信号处理器、中央处理器通信连接与频谱显示屏的结构方式，通过两个高速存储器可以实现实时频谱分析仪中海量高速实时频谱轨迹的处理与显示，提高了海量高速实时频谱轨迹的处理效率与传输效率，保证了显示的实时频谱轨迹可以不遗漏任何信号频域事件。

权利要求

1.一种利用处理装置进行实时频谱轨迹分析的处理方法，处理装置包括模数转换器，所述模数转换器与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器通信连接，所述可编程逻辑阵列信号处理器与一中央处理器通信连接，所述中央处理器与一频谱显示屏通信连接，所述中央处理器用于从所述可编程逻辑阵列信号处理器读取实时频谱轨迹，并对频谱图进行显示刷新；

所述可编程逻辑阵列信号处理器包括一存储控制器，所述存储控制器分别与显示帧计数器、实时检波器、第一高速存储器、第二高速存储器、所述中央处理器通信连接，所述实时检波器分别与快速傅里叶变换处理器、压缩帧计数器通信连接，所述快速傅里叶变换处理器与所述模数转换器通信连接；所述第一高速存储器与所述第二高速存储器采用乒乓方式，所述显示帧计数器用于记录所述第一高速存储器与所述第二高速存储器中存储经检波处理频谱轨迹的数量，所述实时检波器用于将原始频谱数据处理为对应帧压缩频谱数据；

其特征在于，所述处理方法包括如下步骤：

步骤一、M、K和N均为正整数，其中M为一帧原始频谱轨迹的数据个数，K为生成一帧压缩频谱数据所需要的原始频谱轨迹的帧数，N为中央处理器从高速存储体中一次读取的压缩频谱数据的帧数；

步骤二、快速傅里叶变换处理器生成L帧原始频谱轨迹，L＝K×N，实时检波器从所述快速傅里叶变换处理器读取连续的L帧原始频谱数据，生成N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据；

步骤三、存储控制器将所述N帧压缩频谱数据存储至第一高速存储器，所述第一高速存储器每存储一帧所述一帧压缩频谱数据，则显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则中央处理器通过存储控制器读取N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

步骤四、与所述步骤三同步的，所述实时检波器从所述快速傅里叶变换处理器读取连续的另一L帧原始频谱数据，生成另N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据；

步骤五、所述存储控制器将所述另N帧压缩频谱数据存储至第二高速存储器，所述第二高速存储器每存储一帧所述一帧压缩频谱数据，则所述显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则所述中央处理器通过存储控制器读取N帧所述另N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

重复所述步骤二-五，直至所述模数转换器输入的数据处理完毕。

2.根据权利要求1所述的处理方法，其特征在于，所述步骤三具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述一帧压缩频谱数据。

3.根据权利要求1所述的处理方法，其特征在于，所述步骤五具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述另一帧压缩频谱数据。

4.根据权利要求1所述的处理方法，其特征在于，所述快速傅里叶变换处理器生成L帧原始频谱数据的时间必须小于等于所需要的采集时间。

5.根据权利要求1所述的处理方法，其特征在于，所述实时检波器生成N帧压缩频谱数据的时间必须小于等于快速傅里叶变换处理器生成L帧原始频谱数据的时间。

6.根据权利要求1所述的处理方法，其特征在于，所述存储控制器存储N帧压缩频谱数据的时间必须小于等于所述实时检波器生成N帧压缩频谱数据的时间，并且所述中央处理器通过存储控制器一次读取N帧压缩频谱数据所花费的时间必须小于等于所述实时检波器生成N帧压缩频谱数据所花费的时间。

7.根据权利要求1所述的处理方法，其特征在于，所述快速傅立叶变换处理器、所述实时检波器和所述存储控制器均为流水线并发执行。

8.根据权利要求书1所述的处理方法，其特征在于，所述步骤二还包括将连续的K帧原始频谱数据处理成一帧压缩频谱数据的步骤：A、读取连续K帧原始频谱数据的第一帧原始频谱数据；

B、读取连续K帧原始频谱数据的第二帧原始频谱数据；

C、分别比较第一帧原始频谱数据和第二帧原始频谱数据对应的数据元素，分别取其最大值生成一帧压缩频谱数据；

D、读取连续K帧原始频谱数据的第三帧原始频谱数据；

E、分别比较第三帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据；

F、读取连续K帧原始频谱数据的第四帧原始频谱数据；

G、分别比较第四帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据；

H、依此类推，直到处理完成所有的K帧原始频谱数据，完成一帧压缩频谱数据的更新。

说明书

一种用于实时频谱轨迹处理的装置及方法

技术领域

[0001] 本发明涉及一种用于实时频谱轨迹处理的装置及方法。

背景技术

[0002] 现代微波实时频谱分析仪通过超外差变频将被测微波信号调谐到某一固定中频上，高速模数转换器对中频信号进行数字化和滤波，然后进行高速FFT变换，生成信号频谱轨迹，这些频谱轨迹通过中央处理器进行显示，得到信号频谱图和瀑布图。实时带宽是实时频谱分析仪的核心技术指标，当实时带宽比较小，例如几百KHz，ADC（Analog-to-Digital Converter：模数转换器）转换的数据速率较低，每秒生成的频谱轨迹约几千次，而采用高速数字信号处理器即DSP处理器，通过软件编程方式完成FFT（Fast Fourier Transform：快速傅里叶变换）和频谱数据处理即可达到要求。DSP处理器接收ADC转换的时域数据，进行FFT变换得到信号频谱，DSP处理器与中央处理器之间通过查询或者中断方式，将频谱数据传输到中央处理器，进行频谱显示，DSP处理器与中央处理器之间采用PCI总线或其他数据总线形式传输。当高性能实时频谱分析仪的实时带宽达到上百MHz，通常采用现代高性能的FPGA或ASIC器件来完成实时FFT运算，每秒可以得到几十万帧频谱轨迹，现有技术对这些海量高速实时频谱轨迹的处理效率和传输效率太低，无法满足用户获取丰富实时频谱信息的要求。

[0003] 因此，现有技术有待于更进一步的改进和发展。

发明内容

[0004] 鉴于上述现有技术的不足，本发明的目的在于提供一种用于实时频谱轨迹处理的装置及方法，以提高海量高速实时频谱轨迹的处理效率与传输效率，保证了显示的实时频谱轨迹不遗漏任何信号频域事件。

[0005] 为解决上述技术问题，本发明技术方案包括：

[0006] 一种用于实时频谱轨迹分析的处理装置，其包括模数转换器，其中，所述模数转换器与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器通信连接，所述可编程逻辑阵列信号处理器与一中央处理器通信连接，所述中央处理器与一频谱显示屏通信连接，所述中央处理器用于从所述可编程逻辑阵列信号处理器读取实时频谱轨迹，并对频谱图进行显示刷新。

[0007] 所述的处理装置，其中，所述可编程逻辑阵列信号处理器包括一存储控制器，所述存储控制器分别与显示帧计数器、实时检波器、第一高速存储器、第二高速存储器、所述中央处理器通信连接，所述实时检波器分别与快速傅里叶变换处理器、压缩帧计数器通信连接，所述快速傅里叶变换处理器与所述模数转换器通信连接；所述第一高速存储器与所述第二高速存储器采用乒乓方式，所述显示帧计数器用于记录所述第一高速存储器与所述第二高速存储器中存储经检波处理频谱轨迹的数量，所述实时检波器用于将原始频谱数据处理为对应帧压缩频谱数据。

[0008] 一种实时频谱轨迹处理方法，其包括以下步骤：

[0009] 步骤一、依据正整数M、K和N选取原则，确定正整数M、K和N的取值。M、K和N均为正整数，其中M为一帧原始频谱轨迹的数据个数，K为生成一帧压缩频谱数据所需要的原始频谱轨迹的帧数，N为中央处理器从高速存储体中一次读取的压缩频谱数据的帧数。

[0010] 步骤二、快速傅里叶变换处理器生成L帧原始频谱轨迹，L=K×N，实时检波器从所述快速傅里叶变换处理器读取连续的L帧原始频谱数据，生成N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

[0011] 步骤三、存储控制器将所述N帧压缩频谱数据存储至第一高速存储器，所述第一高速存储器每存储一帧所述一帧压缩频谱数据，则显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则中央处理器通过存储控制器读取N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

[0012] 步骤四、与所述步骤三同步的，所述实时检波器从所述快速傅里叶变换处理器读取连续的另一L帧原始频谱数据，生成另N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

[0013] 步骤五、所述存储控制器将所述另N帧压缩频谱数据存储至第二高速存储器，所述第二高速存储器每存储一帧所述一帧压缩频谱数据，则所述显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则所述中央处理器通过存储控制器读取N帧所述另N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

[0014] 重复所述步骤二-五，直至所述模数转换器输入的数据处理完毕。

[0015] 所述的处理方法，其中，所述步骤三具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述一帧压缩频谱数据。

[0016] 所述的处理方法，其中，所述步骤五具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述另一帧压缩频谱数据。

[0017] 所述的处理方法，所述快速傅里叶变换处理器生成L帧原始频谱数据的时间必须小于等于所需要的采集时间。

[0018] 所述的处理方法，所述实时检波器生成N帧压缩频谱数据的时间必须小于等于快速傅里叶变换处理器生成L帧原始频谱数据的时间。

[0019] 所述的处理方法，所述存储控制器存储N帧压缩频谱数据的时间必须小于等于实时检波器生成N帧压缩频谱数据的时间，并且中央处理器通过存储控制器一次读取N帧压缩频谱数据所花费的时间必须小于等于实时检波器生成N帧压缩频谱数据所花费的时间。

[0020] 并且所述快速傅立叶变换处理器、所述实时检波器和所述存储控制器均为流水线并发执行。

[0021] 其中，所述的正整数M、K和N选取原则，可包括以下步骤：

[0022] a、根据离散快速傅立叶变换理论，确定一帧原始频谱轨迹的数据个数M；

[0023]

[0024] 其中：Fs为快速傅立叶变换器输入数据的等效采样频率；

[0025] α为傅立叶变换运算采用窗函数的3dB带宽因子；

[0026] B3dB为实时频谱轨迹所要求分辨率带宽；

[0027] 对M'依照四舍五入的原则进行取整，得到M；

[0028] b、假定实时频谱轨迹所要求的时间分辨率△T，确定正整数K的取值

[0029]

[0030] 其中：Ts为快速傅立叶变换器输入数据的等效时间间隔，它是Fs的倒数，即1/Fs；

[0031] M为一帧频谱轨迹的数据个数；

[0032] △T为实时频谱轨迹所要求的时间分辨率，△T通常能被(Ts×M)整除；

[0033] c、依据高速存储体的存储容量、压缩频谱数据的生成速度和中央处理器从高速存储体读取压缩频谱数据的读取速率，选取中央处理器从高速存储器中一次读取的压缩频谱数据的帧数N，N的选取必须同时满足以下条件：存储N×M个数据需要的存储容量必须小于等于第一或第二高速存储体的存储容量。

[0034] 所述的处理方法，其中，所述步骤二还包括将连续的K帧原始频谱数据处理成一帧压缩频谱数据的步骤：

[0035] A、读取连续K帧原始频谱数据的第一帧原始频谱数据；

[0036] B、读取连续K帧原始频谱数据的第二帧原始频谱数据；

[0037] C、分别比较第一帧原始频谱数据和第二帧原始频谱数据对应的数据元素，分别取其最大值生成一帧压缩频谱数据Y；

[0038] D、读取连续K帧原始频谱数据的第三帧原始频谱数据；

[0039] E、分别比较第三帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据Y；

[0040] F、读取连续K帧原始频谱数据的第四帧原始频谱数据；

[0041] G、分别比较第四帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据Y；

[0042] H、依此类推，直到处理完成所有的K帧原始频谱数据，完成一帧压缩频谱数据Y的更新。本发明提供的一种用于实时频谱轨迹处理的装置及方法，采用模数转换器、可编程逻辑阵列信号处理器、中央处理器通信连接与频谱显示屏的结构方式，通过可两个高速存储器可以实现实时频谱分析仪中海量高速实时频谱轨迹的处理与显示，提高了海量高速实时频谱轨迹的处理效率与传输效率，让仪器使用者观测到丰富的实时频谱信息，保证了显示的实时频谱轨迹可以不遗漏任何信号频域事件。

附图说明

[0043] 图1为本发明中处理装置的结构示意图；

[0044] 图2为本发明中实时检波器将连续K帧原始频谱处理成一帧压缩频谱数据的流程示意图。

具体实施方式

[0045] 本发明提供了一种用于实时频谱轨迹处理的装置及方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0046] 本发明提供了一种用于实时频谱轨迹分析的处理装置，如图1所示的，其包括模数转换器14，并且所述模数转换器14与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器1通信连接，所述可编程逻辑阵列信号处理器1与一中央处理器8通信连接，所述中央处理器8与一频谱显示屏通信13连接，所述中央处理器8用于从所述可编程逻辑阵列信号处理器1读取实时频谱轨迹，并通过频谱显示器15对频谱图进行显示刷新。

[0047] 在本发明的另一较佳实施例中，所述可编程逻辑阵列信号处理器1包括一存储控制器4，所述存储控制器4分别与显示帧计数器11、实时检波器3、第一高速存储器6、第二高速存储器7、所述中央处理器8通信连接，所述实时检波器3分别与快速傅里叶变换处理器2、压缩帧计数器12通信连接，所述快速傅里叶变换处理器2与所述模数转换器14通信连接；所述第一高速存储器6与所述第二高速存储器7采用乒乓方式，所述显示帧计数器11用于记录所述第一高速存储器6与所述第二高速存储器7中存储经检波处理频谱轨迹的数量，所述实时检波器3用于将原始频谱数据处理为对应帧压缩频谱数据。

[0048] 本发明还提供了一种实时频谱轨迹分析的处理方法，其包括以下步骤：

[0049] 步骤一，依据正整数M、K和N选取原则，确定正整数M、K和N的取值。M、K和N均为正整数，其中M为一帧原始频谱轨迹的数据个数，K为生成一帧压缩频谱数据所需要的原始频谱轨迹的帧数，N为中央处理器从高速存储体中一次读取的压缩频谱数据的帧数。

[0050] 步骤二，模数转换器14向快速傅里叶变换处理器2传输L帧原始频谱数据，L=K×N，实时检波器3从所述快速傅里叶变换处理器2读取连续的L帧原始频谱数据，生成N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

[0051] 步骤三，存储控制器4将所述一帧压缩频谱数据存储至第一高速存储器6，所述第一高速存储器6每存储一帧所述一帧压缩频谱数据，则显示帧计数器11加一，直至所述显示帧计数器11的计数值等于N，则中央处理器8读取N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器11置零；

[0052] 步骤四，与所述步骤三同步的，所述实时检波器3从所述快速傅里叶变换处理器2读取连续的另L帧原始频谱数据，L=K×N，生成另N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据。

[0053] 步骤五，所述存储控制器4将所述另N帧压缩频谱数据存储至第二高速存储器7，所述第二高速存储器7每存储一帧所述一帧压缩频谱数据，则所述显示帧计数器11加一，直至所述显示帧计数器11的计数值等于N，则所述中央处理器8读取所述另N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器11置零；

[0054] 重复所述步骤二至步骤五，直至所述模数转换器14输入的数据处理完毕。

[0055] 并且所述步骤三和步骤五具体的还包括：所述存储控制器4判断所述显示帧计数器11的计数值是否等于N，若为否，则所述存储控制器4继续存储所述一帧压缩频谱数据。而所述步骤四具体的还包括：所述存储控制器4判断所述显示帧计数器11的计数值是否等于N，若为否，则所述存储控制器4继续存储所述另一帧压缩频谱数据。

[0056] 所述的快速傅里叶变换处理器2，生成L帧原始频谱数据的时间必须小于等于所需要的采集时间。

[0057] 所述的实时检波器3生成N帧压缩频谱数据的时间必须小于等于快速傅里叶变换处理器2生成L帧原始频谱数据的时间。

[0058] 所述的存储控制器4存储N帧压缩频谱数据的时间必须小于等于实时检波器3生成N帧压缩频谱数据的时间，并且中央处理器8通过存储控制器4一次读取N帧压缩频谱数据所花费的时间必须小于等于实时检波器3生成N帧压缩频谱数据所花费的时间。

[0059] 并且所述的快速傅立叶变换处理器2、实时检波器3和存储控制器4均为流水线并发执行。

[0060] 本发明还提供了一种正整数M、K和N选取原则，其包括以下步骤：

[0061] a，根据离散快速傅立叶变换理论，确定一帧原始频谱轨迹的数据个数M。

[0062]

[0063] 其中：Fs为快速傅立叶变换器输入数据的等效采样频率；

[0064] α为傅立叶变换运算采用窗函数的3dB带宽因子；

[0065] B3dB为实时频谱轨迹所要求分辨率带宽；

[0066] 对M'依照四舍五入的原则进行取整，得到M。

[0067] b，假定实时频谱轨迹所要求的时间分辨率△T，确定正整数K的取值

[0068]

[0069] 其中：Ts为快速傅立叶变换器输入数据的等效时间间隔，它是Fs的倒数，即1/Fs；

[0070] M为一帧频谱轨迹的数据个数；

[0071] △T为实时频谱轨迹所要求的时间分辨率，△T必须能被(Ts×M)整除；

[0072] c，依据高速存储体的存储容量、压缩频谱数据的生成速度和中央处理器从高速存储体读取压缩频谱数据的读取速率，选取中央处理器从高速存储器中一次读取的压缩频谱数据的帧数N，N的选取必须同时满足以下条件：存储N×M个数据需要的存储容量必须小于等于第一或第二高速存储体的存储容量。

[0073] 所述的实时检波器3，用于将连续的K帧原始频谱数据处理成一帧压缩频谱数据。处理方法包括如下步骤：

[0074] A，读取连续K帧原始频谱数据的第一帧原始频谱数据；

[0075] B，读取连续K帧原始频谱数据的第二帧原始频谱数据；

[0076] C，分别比较第一帧原始频谱数据和第二帧原始频谱数据对应的数据元素，分别取其最大值生成一帧压缩频谱数据Y；

[0077] D，读取连续K帧原始频谱数据的第三帧原始频谱数据；

[0078] E，分别比较第三帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据Y；

[0079] F，读取连续K帧原始频谱数据的第四帧原始频谱数据；

[0080] G，分别比较第四帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据Y；

[0081] H，依此类推，直到处理完成所有的K帧原始频谱数据，完成一帧压缩频谱数据Y的更新。

[0082] 为了更进一步描述本发明，以下列举更详尽的实施例进行说明。本发明给出的海量高速实时频谱处理方法包括以下步骤：

[0083] 步骤1：依据正整数M、K和N选取原则，确定正整数M、K和N的取值。

[0084] 下面说明如何确定M、K和N的取值：

[0085] 首先，确定M的取值，假设输入到快速傅立叶变换器的数据等效采样频率Fs=102.4MHz，进行傅立叶变换所采用的窗函数为高斯窗，其3dB带宽因子取值为B3dB=2.0，实时频谱处理要求的频域分辨率带宽为0.2MHz，按照如下公式确定M的取值

[0086]

[0087] M可取值为1024。

[0088] 其次，确定K的取值，假定实时频谱轨迹所要求的时间分辨率△T=1ms，则按照如下公式确定K的取值：

[0089]

[0090] 可以得到K=100。

[0091] 最后，确定正整数N的取值，如果高速存储体可以最大存储1000000个数据元素，则N的取值必须满足：

[0092] M×N≤1000000

[0093] 即N可以取值为1到976的正整数。此实施例中可取值为976。

[0094] 步骤2：启动实时频谱轨迹处理，显示帧计数器11的计数器置为零；

[0095] 步骤3：实时检波器3从所述快速傅里叶变换处理器2读取连续的L帧原始频谱，L=K×N=100×976=97600，生成976帧压缩频谱数据；其中连续100帧原始频谱数据生成一帧压缩频谱数据

[0096] 步骤4：存储控制器4将一帧压缩频谱数据存储到第一高速存储器6中，显示帧计数器11加一；

[0097] 步骤5：判断所述显示帧计数器11中的计数值是否等于N=976；所述显示帧计数器11中的计数值等于976，则执行步骤6；不等于976，则重复执行步骤4，直到所述显示帧计数器11中的计数值等于976；

[0098] 步骤6：中央处理器8通过所述存储控制器4访问所述第一高速存储器6，将步骤5中所述N帧压缩频谱数据读出，并进行实时频谱显示，同时所述显示帧计数器11的计数值重新置为零；

[0099] 步骤7：所述步骤6同步执行，所述实时检波器3继续从所述快速傅里叶变换处理器2读取连续的L=97600帧原始频谱，生成N=976帧压缩频谱数据；其中连续的K=100帧原始频谱数据生成一帧压缩频谱数据；

[0100] 步骤8：所述存储控制器4将一帧压缩频谱数据存储到所述第二高速存储器7中，所述显示帧计数器11的计数值加一；

[0101] 步骤9：判断所述显示帧计数器11中的计数值是否等于976，若所述显示帧计数器11中的计数值等于976，则执行步骤10；不等于976则，重复执行步骤8，直到所述显示帧计数器11中的计数值等于976；

[0102] 步骤10：所述中央处理器8通过所述存储控制器4访问所述第二高速存储器7，将所述步骤8中所述N=976帧压缩频谱数据读出，并进行实时频谱显示，所述显示帧计数器11的计数器重新置为零；

[0103] 步骤11：重复执行步骤3到步骤10，即可完成实时频谱轨迹处理与显示。

[0104] 实时检波器3主要用于将K=100帧原始频谱数据处理成1帧压缩频谱数据。此实施例中一帧原始频谱数据的个数为M=1024，第i帧原始频谱数据用数组Xi=（xi0，xi1，xi2，…，xiM）表示，i取值为（1，2，3，…，100）。一帧压缩频谱数据用数组Y=（y0，y1，y2，…，yM）表示。图2给出的数据流程表示了将连续的K=100帧原始频谱处理成1帧压缩频谱数据的处理流程图。

[0105] 当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。