一种化合物半导体晶圆结构

摘要

本发明关于一种化合物半导体晶圆结构，包含一基板、一n型场效晶体管磊晶结构，一n型掺杂蚀刻终止层、一p型插入层以及一npn异质接面双极晶体管磊晶结构，可用以制作场效晶体管、异质接面双极晶体管或门流管晶体管。

权利要求

1.一种化合物半导体晶圆结构，整合一场效晶体管、一异质接面双极晶体管以及一闸流管晶体管的磊晶结构，依序包含：一基板；

一场效晶体管磊晶结构，位于该基板之上，具有一通道层，以及一n型掺杂层位于该通道层之上；

一n型掺杂蚀刻终止层；

一p型插入层，位于该n型掺杂蚀刻终止层之上；以及一异质接面双极晶体管结构，位于该p型插入层之上，包含：一次集极层，为一n型掺杂层，

一集极层，位于该次集极层之上，为一n型掺杂层，一基极层，位于该集极层之上，为一p型掺杂层，以及一射极层，位于该基极层之上，为一n型掺杂层；

其中该场效晶体管磊晶结构、该n型掺杂蚀刻终止层、该p型插入层以及该异质接面双极晶体管磊晶结构的次集极层、集极层与基极层构成一闸流管晶体管磊晶结构。

2.如权利要求1所述的化合物半导体晶圆结构，其特征在于，该n型掺杂蚀刻终止层由

15 -3 22 -3

磷化铟镓所构成，其掺杂浓度为大于等于1×10 cm 且小于等于1×10 cm ，且其厚度为介于 至 之间。

3.如权利要求1所述的化合物半导体晶圆结构，其特征在于，该p型插入层包含一层或复数层p型掺杂层，其中两两相邻的p型掺杂层其掺杂浓度不同，该p型插入层每一层掺杂浓度为大于等于1×1015cm-3且小于等于1×1022cm-3，且其每一层厚度为介于 至之间。

4.如权利要求3所述的化合物半导体晶圆结构，其特征在于，该p型插入层包含一p+型掺杂层以及一p-型掺杂层，其中该p+型掺杂层为一高浓度p型掺杂层，而该p-型掺杂层为一低浓度p型掺杂层，该p-型掺杂层位于该p+型掺杂层之上。

5.如权利要求4所述的化合物半导体晶圆结构，其特征在于，该p+型掺杂层以及该p-型掺杂层由砷化镓所构成。

6.如权利要求4所述的化合物半导体晶圆结构，其特征在于，该p+型掺杂层的掺杂浓

18 -3 22 -3

度为大于等于1×10 cm 且小于等于1×10 cm ，且其厚度为大于等于 且小于等于

7.如权利要求4所述的化合物半导体晶圆结构，其特征在于，该p-型掺杂层的掺杂浓

16 -3 17 -3

度为大于等于1×10 cm 且小于等于1×10 cm ，且其厚度为大于等于 且小于等于

8.如权利要求1所述的化合物半导体晶圆结构，其特征在于，该场效晶体管磊晶结构为一n型金属半导体场效晶体管磊晶结构。

9.如权利要求1所述的化合物半导体晶圆结构，其特征在于，该场效晶体管磊晶结构为一n型高电子迁移率晶体管磊晶结构。

10.如权利要求1所述的化合物半导体晶圆结构，其特征在于，该场效晶体管磊晶结构为一n型伪晶型高电子迁移率晶体管磊晶结构。

11.如权利要求1所述的化合物半导体晶圆结构，其特征在于，构成该基板的材料为砷化镓或磷化铟。

说明书

一种化合物半导体晶圆结构

技术领域

[0001] 本发明涉及一种化合物半导体晶圆结构，尤其涉及一种整合异质接面双极晶 体 管(heterojunction bipolar transistor；HBT)、场 效 晶 体 管 (field effect transistor；FET)以与门流管晶体管(Thyristor)磊晶结构于单一晶圆，可应用于静电防护(Electrostatic Discharge,ESD)系统的化合物半导体晶圆结构。

背景技术

[0002] 当人体碰触集成电路时，人体上累积的静电会经由集成电路的接脚进入电路中，再经由集成电路接地放电，放电过程会在短短几百奈秒(ns)时间产生数安培的瞬间电流，造成集成电路组件功能异常或损毁，因此在集成电路中通常需要设计一静电防护系统以保护电路中的组件。

[0003] 在化合物半导体单一晶圆制程中，受限于磊晶层的设计，在静电防护的设计方面，传统上多是使用pn接面二极管或萧基二极管(Schottky diode)，在实际应用上，通常是在晶元上先制作多个二极管，再将这些二极管串接使用，因此需占据较大晶圆面积，且二极管的导通电压较小，静电防护能力因此受到限制。

[0004] 硅 控 整 流 器 (silicon-controlled rectifier；SCR) 为 闸 流 管 晶 体 管(Thyristor)的一种，其结构为pnpn结构，广泛应用于硅晶圆制程。硅控整流器具有高导通电压，而当组件进入导通状态时则具有一低持有电压(holding voltage)，应用于静电防护电路时可将系统电压箝制在很低的电压准位，使内部电路可以有效地被保护住，具有良好的静电防护效能。

[0005] 目前在化合物半导体晶圆结构方面，为了提高组件积集度，已逐渐采用一种称为BiFET/BiHEMT的结构，亦即一种异质接面双极晶体管(HBT)与场效晶体管/高电子迁移率晶体管(FET/HEMT)的垂直堆栈结构，可以将HBT与FET/HEMT组件整合于同一芯片上；由于HBT具有npn或pnp接面结构，而FET/HEMT可为n型或p型，因此，如能在BiFET/BiHEMT结构中形成硅控整流器所需的pnpn结构，即可将硅控整流器与BiFET/BiHEMT结构加以整合，能更加提高单一晶圆的应用范围，同时可大幅改善静电防护能力。

发明内容

[0006] 本发明的主要目的在于提供一种化合物半导体晶圆结构，其是在一BiFET结构中插入一n型掺杂蚀刻终止层以及一p型插入层，藉以整合场效晶体管(FET)、异质接面双极晶体管(HBT)以与门流管晶体管(Thyristor)的磊晶结构于一化合物半导体晶圆结构中；其中该闸流管晶体管可应于静电保护系统(ESD)，可大幅缩小传统利用二极管的静电保护电路晶圆使用面积，并进一步提升静电保护能力，大幅增进产品竞争力。

[0007] 为达上述目的，本发明提供一种化合物半导体晶圆结构，包含一基板、一场效晶体管磊晶结构、一n型掺杂蚀刻终止层、一p型插入层以及一异质接面双极晶体管结构，其中该场效晶体管磊晶结构位于该基板之上，包含一通道层以及一n型掺杂层，其中该n型掺杂层位于该通道层之上，可用以制作n型场效晶体管；该异质接面双极晶体管磊晶结构由下而上依序包含一次集极层、一集极层、一基极层以及一射极层，其中该次集极层、该集极层以及该射极层为一n型掺杂层而该基极层为一p型掺杂层，从而构成一npn型异质接面双极晶体管磊晶结构；其中该场效晶体管磊晶结构、该n型掺杂蚀刻终止层、该p型插入层以及该异质接面双极晶体管磊晶结构的次集极层、集极层与基极层可构成一具有pnpn型接面结构的闸流管晶体管(Thyristor)磊晶结构。

[0008] 于实施时，前述结构中之n型掺杂蚀刻终止层由磷化铟镓(InGaP)所构成，其掺杂15 22 -3
浓度为大于等于1×10 且小于等于1×10 cm ，且其厚度为介于 至 之间。

[0009] 于实施时，前述结构中之p型插入层可包含一至数层p型掺杂层，其中两两相邻的15 -3
p型掺杂层其掺杂浓度不同，该p型插入层每一层掺杂浓度为大于等于1×10 cm 且小于
22 -3
等于1×10 cm ，且其每一层厚度为介于 至 之间。

[0010] 于实施时，前述结构中之p型插入层可包含一p+型掺杂层以及一p-型掺杂层，其中该p+型掺杂层为一高浓度p型掺杂层，而该p-型掺杂层为一低浓度p型掺杂层，该p-型掺杂层位于该p+型掺杂层之上。

[0011] 于实施时，前述p+型掺杂层以及p-型掺杂层由砷化镓(GaAs)所构成。

[0012] 于实施时，前述p+型掺杂层的掺杂浓度为大于等于1×1018cm-3且小于等于22 -3
1×10 cm ，且其厚度为大于等于 且小于等于

[0013] 于实施时，前述p-型掺杂层的掺杂浓度为大于等于1×1016cm-3且小于等于17 -3
1×10 cm ，且其厚度为大于等于 且小于等于

[0014] 于实施时，前述场效晶体管磊晶结构可为一n型金属半导体场效晶体管(metal semiconductor transistor；MESFET)磊晶结构。

[0015] 于实施时，前述场效晶体管磊晶结构可为一n型高电子迁移率晶体管(high electron mobility transistor；HEMT)磊晶结构。

[0016] 于实施时，前述场效晶体管磊晶结构可为一n型伪晶型高电子迁移率晶体管(pseudomorphic high electron mobility transistor；pHEMT)磊晶结构。

[0017] 于实施时，构成前述基板的材料可为砷化镓(GaAs)或磷化铟(InP)。

[0018] 本发明采用上述技术方案，具有以下优点：

[0019] 本发明提供一种包含场效晶体管(FET)、异质接面双极晶体管(HBT)以与门流管晶体管(Thyristor)磊晶结构的单一化合物半导体晶圆结构；利用本晶圆结构制作的闸流管晶体管可用于静电保护电路(ESD)，可以大幅缩小静电保护电路使用面积，且闸流管晶体管具有较高触发电压，较低持有电压，较低的能量耗损，并且对高电流具有较佳的处理能力，因此能进一步提升静电防护能力，大幅增进产品竞争力；此外，本发明可与现有的BiFET/BiHEMT制程整合，因此可大幅降低生产制造的成本。其确具产业利用的价值。

附图说明

[0020] 图1为本发明的一种化合物半导体晶圆结构的剖面结构示意图；

[0021] 图2为本发明的一种化合物半导体晶圆结构应用于半导体组件中的剖面结构示意图；

[0022] 图3为本发明中闸流管晶体管(Thyristor)的传输线脉冲系统(TLP)测试的电流对电压变化图。

[0023] 附图标记说明：基板101；场效晶体管磊晶结构110；闸流管晶体管磊晶结构120；异质接面双极晶体管磊晶结构130；通道层111；n型掺杂层112；n型掺杂蚀刻终止层121；
p型插入层122；次集极层131；集极层132；基极层133；射极层134；场效晶体管210；闸流管晶体管220；异质接面双极晶体管230；源极电极201；汲极电极202；闸极电极203；基极电极204；集极电极205；射极电极206；阳极电极207；阴极电极208。

具体实施方式

[0024] 本发明所提供的整合一场效晶体管(FET)、一异质接面双极晶体管(HBT)以及一闸流管晶体管(Thyristor)的磊晶结构的化合物半导体晶圆结构，如图1所示，包含一基板101、一场效晶体管磊晶结构110、一n型掺杂蚀刻终止层121、一p型插入层122以及一异质接面双极晶体管结构130，其中该基板101的构成材料可为砷化镓(GaAs)或磷化铟(InP)等半绝缘性半导体材料，其中以砷化镓(GaAs)为较佳；该场效晶体管磊晶结构110，位于该基板101之上，包含一通道层111以及一n型掺杂层112，其中该n型掺杂层位于该信道层之上，此结构可用以制作n型场效晶体管；该n型掺杂蚀刻终止层121位于该场效晶体管磊晶结构110之上；该p型插入层122位于n型掺杂蚀刻终止层121之上；该异质接面双极晶体管磊晶结构130由下而上依序包含一次集极层131、一集极层132、一基极层133以及一射极层134，其中该次集极层131、该集极层132以及该射极层134为一n型掺杂层，而该基极层133为一p型掺杂层，从而构成一npn型异质接面双极晶体管磊晶结构130；如此一来，此化合物半导体晶圆结构由上而下具有n-p-n-p-n结构，而包含了形成一闸流管晶体管(Thyristor)所需的p-n-p-n结构，亦即，该n型场效晶体管磊晶结构、该n型掺杂蚀刻终止层、该p型插入层以及该异质接面双极晶体管磊晶结构的p型掺杂基极层、n型掺杂集极层、与n型掺杂次集极层可构成一具有pnpn型接面结构的闸流管晶体管(Thyristor)磊晶结构120。

[0025] 于实施时，场效晶体管磊晶结构110可为一n型金属半导体场效晶体管(MESFET)、一n型高电子迁移率晶体管(HEMT)、一n型伪晶型高电子迁移率晶体管(pHEMT)或其它n型场效晶体管的磊晶结构；n型掺杂蚀刻终止层121的构成材料以磷化铟镓(InGaP)为较15 22 -3 17 18 -3
佳，其掺杂浓度为介于1×10 至1×10 cm 之间，其中以介于1×10 至1×10 cm 之间为较佳，其厚度可为介于 至 之间，其中以介于 至 之间为较佳；p型
插入层122可包含一至数层p型掺杂层，其中两两相邻的p型掺杂层其掺杂浓度不同，其每
15 22 -3
一层掺杂浓度为大于等于1×10 且小于等于1×10 cm ，且其每一层厚度为介于 至之间；异质接面双极晶体管磊晶结构130之主要构成材料可为砷化镓(GaAs)，其
15 22 -3 18 -3
次集极层131掺杂浓度为介于1×10 至1×10 cm 之间，其中以大于等于1×10 cm 且
22 -3
小于等于1×10 cm 之高掺杂浓度为较佳。应用于半导体组件中，如图2所示，可于前述晶圆整合结构的n型掺杂层112上设置一源极电极201以及一汲极电极202，于源极与汲极之间的n型掺杂层凹槽内设置一连结通道层111之闸极电极203，则该通道层111、该n型掺杂层112、该源极电极201、该汲极电极202以及该闸极电极203可构成一n型场效晶体管(FET)210；于前述晶圆整合结构的基极层133上设置一基极电极204，于次集极层131上设置一集极电极205，并于射极层134上设置一射极电极206，则该次集极层131、该集极层
132、该基极层133、该射极层134、该基极电极204、该集极电极205以及该射极电极206可构成一异质接面双极晶体管(HBT)230；于基极层133上设置一阳极电极207，并于n型掺杂层112上设置一阴极电极208，则该n型掺杂层112、该n型掺杂蚀刻终止层121、该p型插入层122、该次集极层131、该集极层132、该基极层133、该阳极电极207以及该阴极电极
208可构成一闸流管晶体管(Thyristor)220。

[0026] 表1为本发明的化合物半导体晶圆结构的一实施例；此实施例包含一基板以及位于该基板上的14层磊晶层，其中从上而下的第1层及第2层为一高掺杂浓度的射极接触层与一覆盖层，第3至6层为射极层，包含复数层不同厚度与不同掺杂浓度的n型掺杂层；第7层为基极层，为一高掺杂浓度的p型掺杂层；第8至10层为n型掺杂的集极层与n+型掺杂的次集极层；第11、12层为p型掺杂层，分别为一p+型掺杂层及一p-型掺杂层，由砷化镓(GaAs)所构成，该p+型掺杂层为一高浓度p型掺杂层，而该p-型掺杂层为一低浓度p型掺杂层，其中该p-型掺杂层位于该p+型掺杂层之上，该p+型掺杂层的掺杂浓度可
18 -3 22 -3
选择为大于等于1×10 cm 且小于等于1×10 cm ，且其厚度可为大于等于 且小
18 -3
于等于 在此实施例中该p+型掺杂层的掺杂浓度选择为1×10 cm ，且厚度选择为
16 -3 17 -3
而该p-型掺杂层的掺杂浓度为大于等于1×10 cm 且小于等于1×10 cm ，且其厚度可为大于等于 且小于等于 在此实施例中该p-型掺杂层的掺杂浓度
16 -3
选择为1×10 cm ，且厚度选择为 第13层为n型掺杂蚀刻终止层，其由磷化铟镓
17 -3
(InGaP)所构成，其掺杂浓度选择为3×10 cm ，且其厚度选择为 第14层为一n+型掺杂层，其掺杂浓度选择为4×1018cm-3，且其厚度选择为 此实施例中的第7至14层为p-n-p-n结构，可用以制作一闸流管晶体管(Thyristor)。

[0027] 半导体集成电路的静电防护性能通常是以传输线脉冲系统(Transmission Line Pulse,TLP)进行测试，在此测试中系将一高电流脉冲讯号输入测试电路中，所测得的入射与反射脉冲讯号经过计算可得出测试电路的电压-电流变化曲线；此高电流脉冲输入讯号的能量范围与脉冲时间长度接近人体放电模式(Human Body Model,HBM)；图3为本发明所提供的闸流管晶体管的TLP电压-电流特性曲线(实线)，并与串接二极管的TLP电压-电流特性曲线(虚线)做一比较；图中显示应用本发明的晶圆结构所制作的闸流管晶体管的触发电压(trigger voltage)约为8伏特，持有电压(holding voltage)约为2伏特，组件崩溃电流(device failure current)约为0.57安培；与先前技术中以串接二极管作为静电防护电路的TLP电压-电流特性曲线相比，本发明所提供的闸流管晶体管具有较高的触发电压，且组件触发后亦能维持较低的持有电压；此组件的触发电压与持有电压受插入的p型掺杂层的厚度与掺杂浓度影响；通过调整p型掺杂层厚度与掺杂浓度可达到更佳的组件静电防护功能。

[0028] 表1

[0029]

[0030]

[0031] 以上这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。