用于多重图案化集成电路的布局方法和系统转让专利
申请号 : CN201210378038.3
文献号 : CN103514314B
文献日 : 2016-12-21
发明人 : 陈皇宇 , 欧宗桦 , 谢艮轩 , 许钦雄
申请人 : 台湾积体电路制造股份有限公司
摘要 :
权利要求 :
1.一种集成电路IC布局方法,包括:
(a1)形成IC层的布局的图形,其中,所述IC层将使用至少三个光掩模图案化多个电路图案,所述图形包括代表电路图案的节点、通过边线连接的所述节点代表相邻的电路图案之间的相应距离小于阈值距离,并且所述图形具有两个或更多环;
(a)将包含在仅一个奇数环中的任何所述节点识别为独立节点;
(b)将离所述布局的另一个奇数环中的任何其他所述独立节点的距离不小于所述阈值距离的任何所述独立节点识别为安全独立节点;以及(c)如果所述布局中的所述电路图案包括不具有任何安全独立节点的任何奇数环,则修改所述布局,使得修改之后,每个奇数环都具有至少一个安全独立节点。
2.根据权利要求1所述的方法,进一步包括:
(d)在用于设计验证或光掩模制造工艺的非瞬时性机器可读存储介质中分配和存储所述电路图案的光掩模分配,所述设计验证或光掩模制造工艺用于使用至少三个光掩模的多重图案化IC制造工艺。
3.根据权利要求2所述的方法,其中,步骤(d)包括:
识别具有至少一个安全独立节点的IC层的布局的任何奇数环;
将由每个识别的奇数环中的所述至少一个安全独立节点中的单个节点代表的相应电路图案分配给所述至少三个光掩模中的第一个,使得分配给第一光掩模的每个电路图案都不违反设计规则。
4.根据权利要求3所述的方法,其中,多重图案化工艺是三重图案化工艺,并且步骤(d)进一步包括:使用双重图案化掩模分配技术将布局中的每个剩余电路图案分配给所述三个光掩模中的第二个和第三个。
5.根据权利要求4所述的方法,其中,步骤(d)进一步包括:只要分配给所述第一光掩模的每个电路图案都不违反设计规则,就将来自第二光掩模或第三光掩模的剩余电路图案中的一个再分配给所述第一光掩模。
6.根据权利要求4所述的方法,其中,步骤(d)进一步包括:将来自所述三个光掩模中的一个的剩余电路图案中的一个再分配给所述三个光掩模中的另一个,以在所述三个光掩模之间更均匀地分布IC层的布局中的电路图案的总面积。
7.根据权利要求1所述的方法,其中,步骤(c)包括:使IC层的布局的至少一个电路图案移动或重新布线。
8.根据权利要求1所述的方法,其中,步骤(c)包括:在IC层的布局的至少一个电路图案中插入缝线。
9.根据权利要求8所述的方法,其中,在不具有任何安全独立节点的奇数环的电路图案中插入所述缝线,以将该奇数环改变为偶数环。
10.根据权利要求1所述的方法,在步骤(c)之前进一步包括:使显示器件显示IC层的布局的图形以及给出识别不具有任何安全独立节点的奇数环的指示。
11.一种发出计算机指令的用于集成电路布局的系统,使得当所述计算机指令由处理器执行时,所述处理器执行以下方法:(a1)形成IC层的布局的图形,其中,所述IC层将使用至少三个光掩模图案化多个电路图案,所述图形包括代表电路图案的节点、通过边线连接的所述节点代表相邻的电路图案之间的相应距离小于阈值距离,并且所述图形具有两个或更多环;
(a)将包含在仅一个奇数环中的任何所述节点识别为独立节点;
(b)将离IC层的布局的另一个奇数环中的任何其他所述独立节点的距离不小于所述阈值距离的任何所述独立节点识别为安全独立节点;以及(c)如果布局中的电路图案包括不具有任何安全独立节点的任何奇数环,则修改IC层的布局,使得在修改之后,每个奇数环都具有至少一个安全独立节点。
12.根据权利要求11所述的系统,进一步包括:
(d)在用于设计验证或光掩模制造工艺的非瞬时性机器可读存储介质中分配和存储电路图案的光掩模分配,所述设计验证或光掩模制造工艺用于使用至少三个光掩模的多重图案化IC制造工艺。
13.根据权利要求12所述的系统,其中,步骤(d)包括:识别具有至少一个安全独立节点的IC层的布局的任何奇数环;
将由每个识别的奇数环中的所述至少一个安全独立节点中的单独一个代表的相应电路图案分配给所述至少三个光掩模中的第一个,使得分配给第一光掩模的每个电路图案都不违反设计规则。
14.根据权利要求13所述的系统,其中,多重图案化工艺是三重图案化工艺,并且步骤(d)进一步包括:使用双重图案化掩模分配技术将布局中的每个剩余电路图案分配给所述三个光掩模中的第二个和第三个。
15.根据权利要求14所述的系统,其中,步骤(d)进一步包括:只要分配给所述第一光掩模的每个电路图案不违反设计规则,就将来自第二光掩模或第三光掩模的剩余电路图案中的一个再分配给所述第一光掩模。
16.根据权利要求11所述的系统,其中,步骤(c)包括由以下构成的组中的一个:在IC层的布局的至少一个电路图案中插入缝线,其中,在不具有任何安全独立节点的奇数环的电路图案中插入所述缝线,以将所述奇数环改变为偶数环;以及使IC层的布局的至少一个电路图案移动或重新布线。
17.一种用于集成电路IC布局的系统,包括:
专用计算机工具,被配置为形成IC层的布局的图形,其中,所述IC层将使用至少三个光掩模图案化的多个电路图案,所述图形包括代表电路图案的节点、通过边线连接的所述节点代表相邻的电路图案之间的相应距离小于阈值距离,并且所述图形具有两个或更多环;
所述工具被配置成将包含在仅一个奇数环中的任何所述节点识别为独立节点;
所述工具被配置成将离IC层的布局的另一个奇数环中的任何其他所述独立节点的距离不小于所述阈值距离的任何所述独立节点识别为安全独立节点;
所述工具被配置成识别布局中的电路图案是否包括不具有任何安全独立节点的任何奇数环,以及所述工具包括用于修改IC层的布局的布局编辑器,使得在修改之后,每个奇数环都具有至少一个安全独立节点。
18.根据权利要求17所述的系统,其中,所述工具被配置成在用于设计验证或光掩模制造工艺的非瞬时性机器可读存储介质中分配和存储电路图案的光掩模分配,所述设计验证或光掩模制造工艺用于使用所述至少三个光掩模的多重图案化IC制造工艺。
19.根据权利要求18所述的系统,其中,所述工具被配置用于:识别具有两个或两个以上的安全独立节点的IC层的布局的任何奇数环;以及将由每个识别的奇数环中的安全独立节点中的单个节点代表的相应电路图案分配给所述至少三个光掩模中的第一个,使得分配给第一光掩模的每个电路图案都不违反设计规则。
20.根据权利要求19所述的系统,其中,多重图案化工艺是三重图案化工艺,并且所述工具被配置用于:使用双重图案化掩模分配技术将布局中的每个剩余电路图案分配给三个光掩模中的第二个和第三个。
21.根据权利要求20所述的系统,其中,所述工具被配置用于:只要分配给所述第一光掩模的每个电路图案不违反设计规则,就将来自第二光掩模或第三光掩模的剩余电路图案中的一个再分配给所述第一光掩模。
22.根据权利要求18所述的系统,其中,所述工具被配置成执行由以下构成的组中的一个:在IC层的布局的至少一个电路图案中插入缝线,其中,在不具有任何安全独立节点的奇数环的电路图案中插入所述缝线,以将所述奇数环改变为偶数环;以及使IC层的布局的至少一个电路图案移动或重新布线。
说明书 :
用于多重图案化集成电路的布局方法和系统
技术领域
背景技术
离,使用多个掩模形成的图案的组合就可以包括比最小分离距离更小的分离。MPT允许线
段,并且在一些情况下,将由同一掩模上的垂直部分和水平部分形成顶(角)。从而,MPT提供灵活性并且通常允许整体IC布局的明显减小。
DPT),通常是指被分配有两个“颜色类型”之一的图案,其中,颜色对应于光掩模分配。
缝线,在不增加掩模的数量的情况下,解决MPT冲突。
发明内容
述布局的任何其他奇数环中的相应电路图案的任何节点识别为独立节点,其中,所述层将
使用至少三个光掩模图案化多个电路图案;(b)将离所述布局的另一个奇数环中的任何其
他所述独立节点的距离不小于阈值距离的任何所述独立节点识别为安全独立节点;以及
(c)如果所述布局中的所述电路图案包括不具有任何安全独立节点的任何奇数环,则修改
所述布局,使得修改之后,每个奇数环都具有至少一个安全独立节点。
艺用于使用至少三个光掩模的多重图案化IC制造工艺。
表的相应电路图案分配给所述至少三个光掩模中的第一个,使得分配给第一光掩模的每个
电路图案都不违反设计规则。
的第二个和第三个。
分配给所述第一光掩模。
匀地分布IC层的布局中的电路图案的总面积。
的节点。
代表位于集成电路(IC)层的布局的任何奇数环中而不包括在所述布局的任何其他奇数环
中的相应电路图案的任何节点识别为独立节点,其中,所述层将使用至少三个光掩模图案
化多个电路图案;(b)将离IC层的布局的另一个奇数环中的任何其他所述独立节点的距离
不小于阈值距离的任何所述独立节点识别为安全独立节点;以及(c)如果布局中的电路图
案包括不具有任何安全独立节点的任何奇数环,则修改IC层的布局,使得在修改之后,每个
奇数环都具有至少一个安全独立节点。
验证或光掩模制造工艺用于使用至少三个光掩模的多重图案化IC制造工艺。
独立节点中的单独一个代表的相应电路图案分配给所述至少三个光掩模中的第一个,使得
分配给第一光掩模的每个电路图案都不违反设计规则。
分配给所述三个光掩模中的第二个和第三个。
余电路图案中的一个再分配给所述第一光掩模。
奇数环的电路图案中插入所述缝线,以将所述奇数环改变为偶数环;以及使IC层的布局的
至少一个电路图案移动或重新布线。
中的相应电路图案的任何节点识别为独立节点,其中,所述层将使用至少三个光掩模图案
化的多个电路图案;所述工具被配置成将离IC层的布局的另一个奇数环中的任何其他所述
独立节点的距离不小于阈值距离的任何所述独立节点识别为安全独立节点;所述工具被配
置成识别布局中的电路图案是否包括不具有任何安全独立节点的任何奇数环,以及所述工
具包括用于修改IC层的布局的布局编辑器,使得在修改之后,每个奇数环都具有至少一个
安全独立节点。
造工艺用于使用所述至少三个光掩模的多重图案化IC制造工艺。
节点代表的相应电路图案分配给所述至少三个光掩模中的第一个,使得分配给第一光掩模
的每个电路图案都不违反设计规则。
二个和第三个。
配给所述第一光掩模。
图案中插入所述缝线,以将所述奇数环改变为偶数环;以及使IC层的布局的至少一个电路
图案移动或重新布线。
附图说明
具体实施方式
定定向上被构建或操作。
不必要限制。虽然为了便于解释构思,包括将方法应用至三重图案化技术(TPT)的特定实
例,但是该方法可以被应用至具有更大数量光掩模的MPT技术。
以消除MPT冲突;以及(3)将布局中的电路图案分配给预定数量的光掩模。如下所述,可以为
使用三个或三个以上光掩模来图案化单层的MPT系统地实现步骤(1)。
包括IC层区域内的电路图案的子集。电路图案可以是后段(BEOL)互连层中的互连(线层)图
案,或者有源器件(前段)层图案。
图形内,边线121-128标示分离距离小于该阈值(“子-G0距离”)的任何两个节点111-116。分离距离大于该阈值距离的成对节点(例如,节点111和114)在图形中不具有连接它们的任何
连接边线。如果三个或更多边线形成多边形,则多边形(和由其连接的电路图案)被称为环。
如果多边形具有奇数个边线,则其被称为奇数环。
分配给第一光掩模,图案102和105被分配给第二光掩模,并且图案103和106被分配给第三
光掩模。通过该组分配,在三个曝光步骤中的每个期间形成的图案可以被清楚地图案化。如
果布局中的电路图案可以以在每个掩模内没有一对相邻图案比最小阈值(G0)距离更相互
接近的方式分配给三个不同的光掩模,则布局是三重图案化技术(TPT)兼容的。一般来说,
如果布局中的电路图案可以以在每个掩模内没有一对相邻图案比最小阈值(G0)距离更相
互接近的方式分配给N个不同的光掩模(N>2),则布局是多重图案化(MPT)兼容的。
奇数环包含一个奇数环和一个偶数环)中,但是在识别独立节点的过程中,该更大的奇数环
不被计数,使得711和712b被认为是独立节点。独立节点包括“最简单”奇数环(例如,711-
713-714)并且排除由最简单奇数环和邻接的偶数环形成的“复合”更大奇数环(例如,712a-
711-713-714-712b)。
图案的任何节点识别为独立节点202、203。在图1B中,存在三个奇数环211-213,由弯曲箭头表示。这些奇数环211-213中的每个都具有三个或五个节点202、203、以及相应数量的边线。
奇数环211与奇数环212共享一个边线和两个节点201。因此,奇数环211具有单个独立节点
203,而奇数环212具有三个独立节点202、203。奇数环213不与任何其他环共享任何节点或
边线,从而具有三个独立节点202、203。
距离不比阈值距离更近的任何独立节点识别为安全独立节点203。使用图形命名法,安全独
立节点是不通过图形的边线直接连接至其他奇数环的另一个独立节点的独立节点(即,不
通过子-G0间隔直接连接至另一个奇数环的另一个独立节点)。图1B中的安全独立节点203
由围绕独立节点的圆圈标示。从而,环211具有一个安全独立节点,环212具有两个安全独立
节点,以及环213具有三个安全独立节点。
子-G-奇数环,则修改布局,使得修改之后,每个子-G0奇数环都具有至少一个安全独立节
点。这使得布局TPT兼容。而且,如果每个子-G0奇数环都具有至少一个安全独立节点,则将
通过多于三个光掩模图案化的布局是或者可以使得是MPT兼容的。
实例。
复。
比阈值(G0)距离近),并且检查每个奇数环是否具有至少一个安全独立节点。
中,图形指示出整个布局中哪个节点是独立节点。
中,该多重图案化IC制造工艺使用至少三个光掩模。输出可以包括经过修改的电路布局、IC
设计、设计数据库、或/和掩模。
点。
点。环211具有一个安全独立节点,环212具有两个安全独立节点,并且环213具有三个安全
独立节点。
图案连接的边线可以被分配工艺的剩余部分忽略。图形的其余节点现在被考虑和分配给其
余两个光掩模,就好像这些是将在双重图案化工艺中被分配的仅有电路图案。对图2C中的
其余图案检查显示在布局的其余节点中没有剩余的奇数环。存在单个偶数环,其是可2-着
色的。从而,包括将连续节点分配给交替光掩模的简单分配方法不生成任何MPT冲突。在完
成该步骤时,分配给第一光掩模的每个电路图案都没有违反设计规则(例如,离分配给第一
光掩模的每一其他光掩模至少阈值距离,或者满足图案密度规则)。
步包括:使用双重图案化掩模分配技术将布局中的每个其余电路图案分配给三个光掩模中
的第二个和第三个。
配给相应光掩模。
突,并且使用其余(M-N)颜色给剩余的奇数环未着色图形着色。换句话说,如果存在四个或
更多掩模,则在最初识别每个奇数环中的所有安全独立节点之后,可以在N个掩模之间划分
安全独立节点。例如,如果奇数环具有两个安全独立节点,则该奇数环中的安全独立节点之
一可以分配给第一掩模,而另一个安全独立节点可以分配给第二掩模。然后,剩余节点被分
配给剩余掩模。可替换地,即使在每个奇数环中仅存在一个安全独立节点,也可以在两个或
更多掩模之间分配这些安全独立节点,与其余节点分离。
节点都未被分配给相同的掩模。
距离,或者满足电路密度规则),就将来自第二和第三光掩模之一的其中一个剩余电路图案
224再分配给第一光掩模。来自三个光掩模之一的其中一个剩余电路图案到三个光掩模中
的另一个的再分配可以在三个光掩模之间更均匀地分布IC层的布局中的电路图案的总面
积。
电路图案。在一些实施例中,工具使显示器显示IC层的整个布局,并且用户可以使用指示设
备选择层的区域。
环)。
改时,工具还“快速地(on the fly)”突出显示任何新创建的安全独立节点。
改可能出现在设计流程的多个阶段中。
多边形,该多个多边形限定将在N个光掩模之间被划分的电路图案,该N个光掩模用于多重
图案化半导体衬底的单层,其中N大于2。相同存储介质508或不同存储介质506存储由EDA工
具502使用的数据和指令。这些包括但不限于IC设计和单元信息520、设计规则522、技术文
件524、附加的多重图案化设计规则526、以及软件程序指令528。
Cadence设计系统公司出售的“VIRTUOSO”芯片组件布线程序504。可替换地,可以使用美国
威尔逊维尔的Mentor Graphics的Calibre。可替换地,可以使用美国圣何塞的SpringSoft
USA的Laker用户设计平台。
508的实例包括但不限于硬盘驱动器(HDD)、只读存储器(“ROM”)、随机存取存储器(“RAM”)、闪存等。有形非瞬时性机器可读存储介质506、508被配置成存储由布局布线工具504生成的
数据。
布线程序504可以装配有默认设计规则522和技术文件524的集合。布线程序504生成用于互
连IC的多种器件的用户互连布线和通孔。
的图形和识别无任何安全独立节点的奇数环的指示。
布局中的每个奇数环。接下来,安全独立节点检验器510评价每个奇数环的每个节点,以确
定其是否包括在任何其他奇数环中。仅包括在单个奇数环中的每个节点都被识别为独立节
点。安全独立节点检验器510评价每个相应独立节点,以确定其是否从包含相应独立节点的
奇数环由边线连接至不同奇数环中的另一个独立节点。如果不存在这种直接连接,则相应
独立节点是安全独立节点。安全独立节点检验器510评价每个奇数环,并且确定每个奇数环
是否具有至少一个安全独立节点。如果安全独立节点检验器510识别不具有安全独立节点
的奇数环,则采取动作。在一些实施例中,安全独立节点检验器510提示用户移动或重新布
线图案或者插入缝线。在其他实施例中,安全独立节点检验器510通过EDA工具的布线程序
发起自动移动或重新布线。一旦每个奇数环都具有安全独立节点,布局就表现为可3-着色
的(即,能够被划分并且分配给用于图案化的三个光掩模),使得在每个独立光掩模内,为了
在正在使用的特定技术节点处清楚地图案化,没有两个图案比最小分离距离(G0)更相互接
近。
环中的将被包括在第一光掩模中的安全独立节点中的单个节点。选择可以是随机的,或者
可以选择在EDA工具中快速实现和/或执行的规则。例如,可以选择每个奇数环中的最左安
全独立节点。应该注意,在包括具有多于一个安全独立节点的奇数环的一些布局中,将来自
相同奇数环的两个安全独立节点分配给相同的光掩模可能引入MPT冲突。可替换地,安全独
立节点选择模块512可以显示每个奇数环中的每个安全独立节点,并且提示用户选择每个
奇数环中的单个安全独立节点。
在IC的单层上或中形成每组电路图案。分配在两个掩模之间交替。在TPT的情况下,一旦来
自每个奇数环的安全独立节点被分配给第一掩模,就不存在其余固有冲突(native
conflicts)(不能在可用数量的光掩模之间以任何结合被划分以避免具有比G0距离更相互
接近的两个多边形的多组多边形)。掩模分配模块评价分配给每个掩模的总面积。如果面积
不基本相同,则掩模分配模块评价任何电路图案是否可以从一个掩模重新分配到另一个掩
模,以平衡由每个掩模图案化的总面积。在掩模之间平衡图案面积有助于减少工艺变化。
九个剩余图案可以被分配为第二掩模上的顺序图案1、4和7、第三掩模上的图案2、5和8、以
及第四掩模上的图案3、6和9。
处理器执行。类似地,示出两个介质506和508,但是数据可以存储在任何数量的介质中。
图案上。节点611、612、614和615中的每个都包括在至少两个不同的奇数环中。从而,通过定义,节点611、612、614和615中的任一个都不是安全独立节点。
点612和616(图6B)的任何边线620(图6A)。其余图案和分离不受移动影响。结果,节点616和
612现在是独立节点,因为节点616和612中的每个都仅包括在单个相应奇数环中。而且,节
点616和612是安全独立节点,因为任一个都不直接连接至任何另一个奇数环中的另一个独
立节点。从而,在移动之后,满足每个奇数环都具有至少一个安全独立节点的规则。布局能
够被三重图案化。图6C示出用于三重图案化该布局的掩模分配的实例。图案602和606被分
配给第一掩模。图案601和603被分配给第二掩模。图案604被分配给第三掩模。
700。相应节点711-714的图形被覆盖在电路图案上。节点711、712、713和714中的每个都包
括在至少两个不同奇数环中。从而,通过定义,节点711、712、713或714中的任一个都不是安全独立节点。
离不受移动影响。结果,节点711和712现在是独立节点,因为节点711和712b中的每个都仅
包括在单个相应奇数环中。(第一奇数环包含节点711、713和714;第二奇数环具有节点
712b、713和714。)而且,节点711和712b是安全独立节点,因为任一个都不直接连接至任何
其他奇数环中的另一个独立节点。从而,在缝合之后,满足每个奇数环都具有至少一个安全
独立节点的规则。布局能够被三重图案化。图7C示出用于三重图案化该布局的掩模分配的
实例。图案701和702b被分配给第一掩模。图案702a和703被分配给第二掩模。图案704被分
配给第三掩模。
机器可读存储介质的形式至少部分地具体化。介质可以包括例如RAM、ROM、CD-ROM、DVD-
ROM、BD-ROM、硬盘驱动器、闪存、或任何其他非瞬时性机器可读存储介质,其中,当计算机程序代码被加载到计算机内并由计算机执行时,计算机变为用于执行该方法的装置。方法还
可以以计算机程序代码被加载和/或执行的计算机的形式至少部分地具体化,使得计算机
变为用于执行方法的专用计算机。当在通用处理器上实现时,计算机程序代码段配置处理
器以创建专用逻辑电路。方法可以可替换地在由用于执行方法的专用集成电路形成的数字
信号处理器中至少部分地具体化。
色对用于每个奇数环的至少一个安全独立节点着色,而不引入着色冲突,并且使用其余(M-
N)颜色对其余奇数环未着色图形着色。
应用。设计流程可以包括重复剥离和重新布线,例如,以生成MPT-友好布局。
别为独立节点,其中,层将使用至少三个光掩模图案化多个电路图案;(b)将离布局的另一
个奇数环中的任何其他独立节点的距离不小于阈值距离的任何独立节点识别为安全独立
节点;以及(c)如果布局中的电路图案包括不具有任何安全独立节点的任何奇数环,则修改
布局,使得在修改之后,每个奇数环都具有至少一个安全独立节点。
层的布局中的任何奇数环中而不包括在该布局的任何另一个奇数环中的相应电路图案的
任何节点识别为独立节点,其中,层将使用至少三个光掩模图案化多个电路图案;(b)将离
IC层的布局的另一个奇数环中的任何其他所述独立节点的距离不小于阈值距离的任何所
述独立节点识别为安全独立节点;以及(c)如果布局中的电路图案包括不具有任何安全独
立节点的任何奇数环,则修改IC层的布局,使得在修改之后,每个奇数环都具有至少一个安
全独立节点。
节点识别为独立节点,其中,该层将使用至少三个光掩模图案化多个电路图案;该工具被配
置成将离IC层的布局的另一个奇数环中的任何其他独立节点的距离不小于阈值距离的任
何所述独立节点识别为安全独立节点;所述工具被配置成识别布局中的电路图案是否包括
没有任何安全独立节点的任何奇数环。所述工具包括用于修改IC层的布局的布局编辑器,
使得在修改之后,每个奇数环具有至少一个安全独立节点。