产生时钟信号的方法

摘要

提供了一种通过在第一和第二时钟信号相位之间插值产生输出时钟信号的相位插值器电路。通过以下操作执行插值：检测所述第一时钟信号的边缘并施加第一电流以便为输出节点的电容充电至小于或等于电压比较器的切换阈值的电压电平，以及检测所述第二时钟信号的边缘并施加第二电流以便为所述输出节点的所述电容充电至超过所述电压比较器的所述切换阈值的电压电平。改变所述第一电流的大小以调整为所述输出节点的所述电容充电至超过所述电压比较器的所述切换阈值的电压电平的时间，并且调整从所述电压比较器输出的所述输出时钟信号的相位。

权利要求

1.一种用于通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生时钟信号的方法，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位，所述方法包括：检测到达所述第一输入时钟信号的边缘；

响应于所述检测，可切换地将第一电流源连接到输出节点，以便向所述输出节点施加第一电流，并且仅使用所述第一电流将所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平；

检测到达所述第二输入时钟信号的边缘；

响应于所述检测，可切换地将第二电流源连接到所述输出节点，以便向所述输出节点施加第二电流，并且将所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平；以及控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的输出时钟信号的相移。

2.根据权利要求1的方法，其中响应于检测到达所述第二输入时钟信号的边缘，所述方法进一步包括可切换地断开所述第一电流源与所述输出节点的连接，以便仅施加所述第二电流以将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平。

3.根据权利要求1的方法，其中所述第二电流是固定电流。

4.根据权利要求1的方法，其中所述第一和第二输入时钟信号是CMOS轨到轨信号，并且其中所述输出时钟信号实质上是CMOS轨到轨信号。

5.根据权利要求1的方法，其中响应于检测到达所述第二输入时钟信号的边缘，所述方法进一步包括维护连接到所述输出节点的所述第一电流源，以便施加所述第一和第二电流以将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平。

6.根据权利要求5的方法，进一步包括控制所述第一和第二电流源以产生所述第一和第二电流，以便所述第一和第二电流之和等于预定义的最大电流。

7.根据权利要求1的方法，进一步包括在复位阶段期间，将所述输出节点的电压电平复位到电源节点的电压电平。

8.根据权利要求7的方法，其中所述电源节点处于接地电压电平。

9.根据权利要求7的方法，其中复位包括响应于复位控制信号而复位所述输出节点上的电压电平，所述复位控制信号至少部分地响应于检测所述输出时钟信号的上升沿或下降沿而产生。

10.根据权利要求1的方法，其中所述电压比较器电路是反相器电路。

11.根据权利要求1的方法，其中所述电压比较器电路是双输入端电压比较器电路，其具有连接到所述输出节点的第一输入端和连接到参考电压的第二输入端，其中所述方法进一步包括比较所述输出节点上的电压与所述参考电压以产生所述输出时钟信号。

12.根据权利要求1的方法，其中所述输出节点的所述电容包括在所述输出节点和电源节点之间连接的离散电容器元件。

13.根据权利要求1的方法，其中所述输出节点的所述电容包括寄生电容。

14.根据权利要求1的方法，其中所述第一电流源由电流DAC(数模转换器)电路控制。

15.一种用于通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生时钟信号的方法，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位，所述方法包括：通过使用第一插值电路在所述第一和第二输入时钟信号相位之间插值产生第一输出时钟信号；

通过使用第二插值电路在所述第一和第二输入时钟信号相位之间插值产生第二输出时钟信号；以及通过使用第三插值电路在所述第一和第二输出时钟信号相位之间插值产生第三输出时钟信号，其中，所述产生第一输出时钟信号和产生第二输出时钟信号中的至少一个包括：检测到达所述第一输入时钟信号的边缘；

响应于所述检测，可切换地将第一电流源连接到输出节点，以便向所述输出节点施加第一电流，并且仅使用所述第一电流将所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平；

检测到达所述第二输入时钟信号的边缘；

响应于所述检测，可切换地将第二电流源连接到所述输出节点，以便向所述输出节点施加第二电流，并且将所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平；以及控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整将所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的输出时钟信号的相移。

说明书

产生时钟信号的方法

[0001] 相关申请的交叉引用

[0002] 本申请是2012年6月29日提交的序列号为13/538,276的美国专利申请的延续，后者要求2012年2月10日提交的序列号为61/597,491的美国临时专利申请的优先权，其公开内容在此引入作为参考。

技术领域

[0003] 本领域一般地涉及用于产生时钟信号的电路和方法，具体地说，涉及用于针对数字和混合信号系统使用高分辨率相位插值器架构产生时钟信号的电路和方法。

背景技术

[0004] 在许多数字和混合信号电路中，时钟信号产生是一项重要的功能，因为在此类系统中获得高性能通常需要具有精确相位的时钟。此类系统的实例包括锁相环和延迟锁相环、时钟和数据恢复电路、时间交错模数转换器（ADC）等。相位插值器通常用于通过两个输入时钟信号产生具有可调相位的输出时钟。相位插值器通常使用数字控制位确定作为两个输入时钟的相位加权和的输出时钟相位。

[0005] 传统上，使用电流型逻辑（CML）电路实现具有高相位分辨率的插值器。具体地说，通过标准CML型插值器，首先使用转换速率限制电路预处理两个输入时钟，然后将它们输入到插值器核心，所述插值器核心对两个转换速率限制输入时钟信号的相位进行插值。两个转换速率限制输入时钟相位之间的插值由CML电路的尾电流的相对大小确定，所述相对大小可以通过电流型数模转换器（DAC）设置。插值中的高相位分辨率可以通过采用高分辨率DAC以直接方式获得。

[0006] 当系统中的时钟信号通过CML级别分布时，CML相位插值器是一种方便的选择。在诸如高速I/O宏之类的较新系统中，采用CMOS（轨到轨）时钟分布而不是CML时钟分布，以便提高电源效率。在这种情况下，使用CML相位插值器时，在插值器之前需要CMOS到CML转换器，在插值器之后需要CML到CMOS转换器。此外，还可以使用预处理转换速率限制器维护插值中的良好线性。所有这些额外电路的复杂性增加了电路成本（例如，芯片区域、电源），从而减少了CML相位插值器解决方案的吸引力。

[0007] 由于这些原因，需要具有一种直接操作并产生CMOS轨到轨时钟信号的相位插值器。可以通过将由不同时钟相位驱动的多个CMOS反相器的输出端连线在一起实现简单的CMOS相位插值器。在此电路实施方式中，将两个输入时钟相位馈送到具有不同强度的多个三态反相器，这些三态反相器使用n位控制字开启或关闭。这些控制字的总数可以保持不变，其中输出时钟相位取决于这些控制字的相对值。

[0008] 通常，通过CMOS插值器获得的插值线性不如通过CML相位插值器获得的插值线性好，尤其是在输入相位间隔相对宽（例如90度或更大）的情况下。此外，CMOS插值器难以获得高相位分辨率。实际上，由于区域和电源考虑事项通常限制可以接入的反相器数量，因此产生的插值的量化相对粗糙。

发明内容

[0009] 本发明的示例性实施例通常包括用于产生时钟信号的电路和方法，具体地说，包括用于针对数字和混合信号系统使用高分辨率相位插值器技术产生时钟信号的电路和方法。本发明的示例性实施例提供了可以直接操作并产生CMOS轨到轨时钟信号的相位插值电路和方法。

[0010] 在本发明的一个示例性实施例中，相位插值器电路包括插值器核心，其通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生输出时钟信号，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位。所述插值器核心通过以下操作执行插值：检测到达所述第一输入时钟信号的边缘，并且响应于所述检测，可切换地将第一电流源连接到输出节点以施加第一电流，所述第一电流为所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平。所述插值器核心通过以下操作进一步执行插值：检测到达所述第二输入时钟信号的边缘，并且响应于所述检测，可切换地将第二电流源连接到所述输出节点以施加第二电流，所述第二电流为所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平。所述相位插值器电路进一步包括控制器，其控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整为所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的所述输出时钟信号的相移。

[0011] 在本发明的另一个示例性实施例中，相位插值器电路包括第一电源节点、第二电源节点、第一输出节点、第二输出节点、电压比较器电路、第一电流源、第二电流源、第一开关电路、第二开关电路、第三开关电路和控制器。所述电压比较器电路具有连接到所述第一输出节点的第一输入终端以及连接到所述第二输出节点的输出终端。所述第一电流源和所述第二电流源都连接到所述第一电源节点。所述第一电流源产生第一电流，所述第二电流源产生第二电流。所述第一开关电路连接在所述第一电流源和所述第一输出节点之间，其中在插值期间控制所述第一开关电路以便可切换地向所述第一输出节点施加所述第一电流，并且为所述第一输出节点的电容充电。所述第二开关电路连接在所述第二电流源和所述第一输出节点之间，其中在所述插值期间控制所述第二开关电路以便可切换地向所述第一输出节点施加所述第二电流，并且为所述第一输出节点的所述电容充电。所述第三开关电路连接在所述第一输出节点和所述第二电源节点之间，其中在复位期间控制所述第三开关电路以便可切换地将所述第一输出节点连接到所述第二电源节点，并且将所述第一输出节点的电压电平复位到所述第二电源节点的电压电平。所述控制器控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整为所述第一输出节点的所述电容充电至超过所述电压比较器电路的切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的输出时钟信号的相移。

[0012] 在本发明的另一个示例性实施例中，相位插值器电路包括第一插值阶段和第二插值阶段。所述第一插值阶段包括第一插值器电路和第二插值器电路。所述第一和第二插值器电路分别接收第一输入时钟信号和第二输入时钟信号作为输入，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位。所述第一插值器电路通过在所述第一和第二输入时钟信号相位之间插值产生第一输出时钟信号，所述第二插值器电路通过在所述第一和第二输入时钟信号相位之间插值产生第二输出时钟信号。所述第二插值阶段接收从所述第一插值阶段输出的所述第一和第二输出时钟信号作为输入，并且通过在所述第一和第二输出时钟信号相位之间插值产生第三输出时钟信号。

[0013] 在本发明的另一个示例性实施例中，提供了一种用于通过在第一输入时钟信号相位和第二输入时钟信号相位之间插值产生时钟信号的方法，其中所述第一输入时钟信号相位早于所述第二输入时钟信号相位。所述方法包括检测到达所述第一输入时钟信号的边缘；响应于所述检测，可切换地将第一电流源连接到输出节点，以便向所述输出节点施加第一电流，并且仅使用所述第一电流为所述输出节点的电容充电至小于或等于电压比较器电路的切换阈值的电压电平；检测到达所述第二输入时钟信号的边缘；响应于所述检测，可切换地将第二电流源连接到所述输出节点，以便向所述输出节点施加第二电流，并且为所述输出节点的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平；以及控制所述第一电流源以产生具有可变大小的第一电流，选择所述第一电流以调整为所述输出节点上的所述电容充电至超过所述电压比较器电路的所述切换阈值的电压电平的时间，并且因此调整从所述电压比较器电路输出的所述输出时钟信号的相移。

[0014] 从以下将结合附图阅读的对本发明的示例性实施例的详细说明，本发明的这些和其他示例性实施例将变得显而易见。

附图说明

[0015] 图1是根据本发明的示例性实施例的相位插值器电路的示意图。

[0016] 图2是根据本发明的示例性实施例的示出图1的相位插值器电路的操作模式的时间图。

[0017] 图3是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

[0018] 图4是根据本发明的示例性实施例的示出图3的相位插值器电路的操作模式的时间图。

[0019] 图5是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

[0020] 图6是根据本发明的示例性实施例的示出图5的相位插值器电路的操作模式的时间图。

[0021] 图7是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

[0022] 图8是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

[0023] 图9是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

[0024] 图10是根据本发明的另一个示例性实施例的提供四象限操作的相位插值器电路的示意图。

[0025] 图11是根据本发明的另一个示例性实施例的其中以两个阶段执行插值的相位插值器电路的方块图。

[0026] 图12是根据本发明的另一个示例性实施例的相位插值器电路的示意图。

具体实施方式

[0027] 现在将进一步详细地讨论有关用于产生时钟信号的电路和方法的示例性实施例，具体地说，有关用于针对数字和混合信号系统使用高分辨率相位插值器技术产生时钟信号的电路和方法的示例性实施例。下面描述的根据本发明的示例性实施例的相位插值电路和方法被配置为直接操作并产生CMOS轨到轨时钟信号。

[0028] 例如，图1是根据本发明的实施例的相位插值器电路的示意图。具体地说，如图1中所示，CMOS相位插值器电路100包括电流型DAC110、插值核心120和门控信号发生器130。插值核心120包括产生可变充电电流Ilin的可变电流源121、产生固定充电电流Imax的固定电流源122、第一开关123、第二开关124、第三开关125、输出电容器126（具有电容Cout）和反相器127。电流源121和122连接在第一电源节点128和相应的开关123及124之间。开关123、124和
125连接到输出节点Vou（t 第一输出节点）。输出电容器126连接在所述输出节点Vout和第二电源节点129（例如，地面）之间，第三开关125连接在所述输出节点Vout和第二电源节点129之间。反相器127具有连接到所述（第一）输出节点Vout的输入端，连接到相位插值器100的第二输出节点（CLK_OUT）的输出端。

[0029] 将指出，在图1的示例性实施例（以及下面描述的其他实施例）中，输出电容器126表示离散电容或寄生电容或这两者。具体地说，在一个实施例中，所述输出节点Vout上的所述输出电容Cout可以使用物理上连接在所述输出节点和所述第二电源节点之间的离散电容器元件来实现。在其他实施例中，所述输出节点Vout上的所述输出电容Cout可以通过使用由于连接到所述输出节点Vout的各种组件（例如，反相器127的输入端）而存在于所述输出节点Vout上的总寄生电容来实现。在其他实施例中，所述输出节点Vout上的所述输出电容Cout可以通过依赖存在于所述输出节点Vout上的离散电容器和总寄生电容来实现，当然假设考虑到所述离散电容器的电容值，所述总寄生电容的值基本上不可忽略。

[0030] 在图1的示例性实施例（以及下面描述的其他实施例）中，DAC110以及电流源121和122可以使用已知的技术和电路架构来实现。通常，DAC110可以是任何产生用作参考电流的电流IREF的电路，可变电流源121使用所述参考电流产生与所述参考电流IREF成比例的电流Ilin。可变电流源121可以是电流反射镜电路，其反射所述参考电流IREF并产生与所述参考电流IREF成比例（例如，1:1）的电流。尽管图1的实施例示出DAC110以产生所述参考电流IREF，但可以使用任意适合的电流控制电路（模拟或数字）替换DAC110以便产生参考电流并控制可变电流源的充电电流，而不偏离所附权利要求的范围。

[0031] 门控信号发生器130接收四个正交时钟输入信号（CLK0、CLK90、CLK180和CLK270）作为输入，并且可选择地接收从反相器127输出的输出时钟信号（CLK_OUT）以产生三个门控信号Slin、Smax、Sdisch。第一门控信号Slin控制第一开关123，第二门控信号Smax控制第二开关124，第三门控信号Sdisch控制第三开关125。所述门控信号根据图2的时间图中所示的序列控制输出电容器126的充电和放电。

[0032] 更具体地说，图2显示了示出图1的相位插值器的操作模式的实例波形。在图2中，波形（a）示出了输入到门控信号发生器130的第一时钟信号CLK0，波形（b）示出了输入到门控信号发生器130的第二时钟信号CLK90，波形（c）示出了输入到门控信号发生器130的第三时钟信号CLK180，波形（d）示出了输入到门控信号发生器130的第四时钟信号CLK270，波形（e）示出了可切换地控制第一开关123的第一门控信号Slin，波形（f）示出了可切换地控制第二开关124的第二门控信号Smax，波形（g）示出了可切换地控制第三开关125的第三门控信号Sdisch，波形（h）示出了针对可变电流源121产生的可变电流Ilin的不同值在所述输出节点Vout上产生的不同输出电压波形，波形（i）示出了响应于所述可变电流Ilin的不同值而产生的不同输出时钟CLK_OUT波形。

[0033] 如图2中所示，在第一四分之一周期（从t0到t1的时间段），响应于逻辑“高”门控信号Slin而激活（关闭）第一开关123，同时分别响应于逻辑“低”门控信号Smax和Sdisch而停用（打开）第二和第三开关124和125。因此，在所述第一四分之一周期，施加第一电流源121产生的可变充电电流Ilin以便为输出电容器126充电，从而在时间t1在所述输出节点Vout上产生线性变化的输出电压，此输出电压在0和Vmid之间变化，其中Vmid是等于或小于下游反相器127的所述切换阈值的电压电平。

[0034] 然后在下一个半周期，此时使用固定电流Imax为输出电容器126充电，将这种电压变化转换为时间变化。具体地说，在所述下一个半周期（从t1到t3的时间段），响应于逻辑“低”门控信号Slin而停用（打开）第一开关123，同时响应于逻辑“高”门控信号Smax而激活（关闭）第二开关124，响应于逻辑“低”门控信号Sdisch而保持停用（打开）第三开关125。因此，在从t1到t3的时间段，施加第二电流源122产生的所述固定电流Imax以便为输出电容器126充电，其中所述输出节点Vout上的电压以不变的斜率通过所述反相器阈值。

[0035] 接下来，在最后四分之一周期（从t3到t4的时间段），通过停用（打开）第二开关124并激活（关闭）第三开关125对输出电容器126进行放电。具体地说，在从t3到t4的时间段，响应于逻辑“低”门控信号Slin而保持停用（打开）第一开关123，同时响应于逻辑“低”门控信号Smax而停用（打开）第二开关124，响应于逻辑“高”门控信号Sdisch而激活（关闭）第三开关125。因此，在从t3到t4的时间段，既不向输出电容器126施加所述可变电流Ilin，也不施加所述固定电流Imax。相反，将所述节点Vout可切换地连接到第二电源节点129（例如，在此示例性实施例中为地面），以便对电容器126进行放电并且复位所述输出节点Vout上的电压。

[0036] 将理解，在每个时钟周期将所述输出节点Vout上的电压复位到所述第二电源电压（例如，在此示例性实施例中为地面）的电平将不需要电路设置共模Vout。由于Vout的电压摆幅接近轨到轨，因此可以采用标准、简单的CMOS反相器产生具有急剧上升和下降过渡的插值时钟信号，其中所述相位插值器的输出（即，反相器127的输出）也接近轨到轨。开关123、124和125由CMOS轨到轨信号驱动。

[0037] 此外，电流型DAC110响应n位数字控制信号以控制可变电流源121，以便产生在0和Imax之间变化的可变电流Ilin。图2中的波形（h）示出了Ilin值范围从0到Imax时的所述输出节点Vout上的电压。如图2的波形（h）中所示，当Ilin在其最大值（Imax）时，Vout在时刻（时间t1）通过Vmid，此时Slin被断言逻辑“低”以停用（打开）第一开关123，Smax被断言逻辑“高”以激活（关闭）第二开关124。因此，当Ilin在其最大值（Imax）时，在时刻t1关闭所述可调电流源并且施加所述固定电流Imax以便为所述输出电容充电，这驱动所述节点Vout上的所述输出电压超过CMOS反相器127的所述阈值。这意味着图1的插值器100的插入延迟至少为所述时钟周期的四分之一。

[0038] 如图2的波形（h）中进一步所示，当Ilin为零时，Vout在CLK180变成高时（在时间t2）通过Vmid。换言之，对于Ilin接近0的情况，所述输出节点Vout上的所述可变电压接近0V（在时间t1，此时施加所述固定电流Imax并且断开所述可变电流Ilin），并且在驱动所述Vout上的所述输出电压超过CMOS反相器的所述阈值时具有最大延迟。对于Ilin超过0的情况，所述输出节点Vout上的所述可变电压（在时间t1）超过0V，并且Vout通过Vmid的时刻移早（在不超过t2的某一较早时间）。所述时移的大小直接与Ilin成比例。因此，相位插值器100的范围等于所述时钟周期的四分之一。插值的分辨率取决于Ilin的电流分辨率。如果DAC110具有高分辨率，则可以实现高分辨率相位插值器。门控信号发生器130可以包括组合逻辑门。

[0039] 图3是根据本发明的另一个实施例的相位插值器电路的示意图。通常，图3示出了CMOS相位插值器电路200，其类似于图1的电路，但其中CMOS电平时钟信号直接驱动插值器核心。具体地说，如图3中所示，CMOS相位插值器电路200包括电流型DAC110和插值核心220。电流型DAC110在功能方面与参考图1和2描述的类似。插值核心220包括产生可变充电电流Ilin的可变电流源121、产生固定充电电流Imax的固定电流源122、第一开关电路223、第二开关电路224、第三开关电路225、输出电容器126（具有电容Cout）和反相器127。电流源121和
122连接在第一电源节点128和相应的开关电路223及224之间。开关电路223、224和225连接到输出节点Vou（t 第一输出节点）。输出电容器126连接在所述输出节点Vout和第二电源节点
129（例如，地面）之间，第三开关电路225连接在所述输出节点Vout和第二电源节点129之间。
反相器127具有连接到所述（第一）输出节点Vout的输入端，连接到相位插值器200的第二输出节点（CLK_OUT）的输出端。

[0040] 图3的示例性实施例在功能方面类似于图1的示例性实施例，只是在图3的实施例中，门控逻辑嵌入在插值器核心220中，其中直接向插值器核心220的开关电路223、224和225中的晶体管施加门控时钟（clock_early和clock_late）。具体地说，如图3中所示，第一开关电路223包括串联连接的PMOS晶体管MP1和MP2，第二开关电路224包括PMOS晶体管MP3，第三开关电路225包括串联连接的NMOS晶体管MN1和MN2。分别向开关电路224和225的晶体管MP3和MN1的栅极端施加clock_late信号。向第一开关电路223的晶体管MP1的栅极端施加（clock_late信号的互补信号）。分别向开关电路223和225的晶体管MP2和MN2的栅极端施加clock_early信号。

[0041] 向第一开关电路223的晶体管MP2和MP1施加的clock_early和 信号将隐式产生类似于图1的门控信号Slin的控制信号，用于可切换地施加线性控制的电流Ilin以便为输出电容器126充电。同样，向晶体管MN2和MN1施加的clock_early和clock_late信号将隐式产生类似于图1的门控信号Sdisch的控制信号，用于可切换地将所述输出电压节点Vout连接到所述第二电源节点（例如，地面）以便对输出电容器126进行放电并且将所述输出节点Vout上的电压复位到“地面”电平。向第二开关电路224的晶体管MP3施加的clock_late信号用作图1的门控信号Smax，用于可切换地施加所述固定最大电流Imax以便为输出电容器126充电。
clock_early、clock_late和 信号根据图4的时间图中所示的序列控制输出电容器
126的充电和放电。

[0042] 更具体地说，图4显示了示出图3的相位插值器的操作模式的实例波形。在图4中，波形（a）示出了clock_early信号，波形（b）示出了clock_late信号，波形（c）示出了信号，波形（d）示出了针对可变电流源121产生的可变电流Ilin的不同值在所述输出节点Vout上产生的不同输出电压波形。如图4中所示，clock_early信号比 信号超前90度。

[0043] 如图4中所示，在第一四分之一周期（从t0到t1的时间段），响应于相应的逻辑“低”和clockearly信号而开启（激活）第一开关电路223的晶体管MP1和MP2，同时响应于逻辑“高”clock_late信号而关闭（停用）第二开关电路224的晶体管MP3，并且有效地关闭第三开关电路225，因为响应于相应的逻辑“低”clock_early信号而关闭（停用）第三开关电路225的晶体管MN2。因此，在所述第一四分之一周期，施加第一电流源121产生的可变充电电流Ilin以便为输出电容器126充电，从而在时间t1在所述输出节点Vout上产生线性变化的输出电压，此输出电压在0和Vmid之间变化，其中Vmid是等于或小于下游反相器127的所述切换阈值的电压电平。

[0044] 然后在下一个半周期（从t1到t3的时间段），此时使用固定电流Imax为输出电容器126充电，将这种电压变化转换为时间变化。具体地说，在所述下一个半周期（从t1到t3的时间段），有效地停用（打开）第一开关电路223，因为响应于逻辑“高” 信号而关闭（停用）第一开关电路223的晶体管MP1，同时响应于逻辑“低”clock_late信号而开启（激活）第二开关电路224的晶体管MP3，并且有效地关闭第三开关电路225，因为响应于在从t1到t3的时间段在逻辑“低”电平设置clock_late信号而关闭（停用）晶体管MN1。因此，在从t1到t3的时间段，施加第二电流源122产生的所述固定电流Imax以便为输出电容器126充电，其中Vout以不变的斜率通过所述反相器阈值。

[0045] 接下来，在最后四分之一周期（从t3到t4的时间段），通过以下操作对输出电容器126进行放电：保持第一开关电路223停用（关闭MP2），停用（打开）第二开关电路224（关闭MP3），并且激活（关闭）第三开关电路225（激活MN1和MN2）。具体地说，在从t3到t4的时间段，第一开关电路223保持停用（打开），因为响应于逻辑“高”clockearly信号而关闭（停用）第一开关电路223的晶体管MP2。此外，响应于逻辑“高”clock_late信号而关闭（停用）第二开关电路224的晶体管MP3，响应于在逻辑“高”电平保持/断言相应的clock_late和clock_early信号而开启（激活）第三开关电路225的晶体管MN1和MN2。因此，在从t3到t4的时间段，既不向所述输出节点Vout施加所述可变电流Ilin，也不施加所述固定电流Imax。相反，将所述输出节点Vout可切换地连接到第二电源节点129（例如，在此示例性实施例中为地面）以便对输出电容器126进行放电（一般地说，对节点Vout上的输出电容Cout进行放电），并且将所述输出节点Vout上的电压复位到所述第二电源节点的电压电平以便为clock_early信号的下一个下降沿的到达做准备。与图1的示例性实施例一样，图3的插值器200的相位分辨率通过DAC110的电流分辨率设置。

[0046] 图5是根据本发明的另一个实施例的相位插值器电路的示意图。通常，图5示出了CMOS相位插值器电路300，其类似于图1的电路，但其中电流导引DAC针对所述相位插值器的多个充电分路的每一个产生偏置电流。具体地说，如图5中所示，CMOS相位插值器电路300包括电流导引DAC310、插值核心320和门控信号发生器330。插值核心320包括产生第一可变充电电流Ilin1的第一可变电流源121、产生第二可变充电电流Ilin2的第二可变电流源322、第一开关123、第二开关124、第三开关125、输出电容器126（具有电容Cout）和反相器127。电流源121和322连接在第一电源节点128和相应的开关123及124之间。开关123、124和125连接到输出节点Vou（t 第一输出节点）。输出电容器126连接在所述输出节点Vout和第二电源节点129（例如，地面）之间，第三开关125连接在所述输出节点Vout和第二电源节点129之间。反相器
127具有连接到所述（第一）输出节点Vout的输入端，连接到相位插值器300的第二输出节点（CLK_OUT）的输出端。

[0047] 在图5的示例性实施例中，插值器核心320类似于图1的插值器核心120，只是由第二可变电流源322替换（图1中）产生固定电流Imax的第二电流源122。在图5的实施例中，电流导引DAC310产生控制信号I1和I（2 参考电流），以便控制针对插值器核心320的每个充电分路产生电流Ilin1和Ilin2的可变电流源121和322。根据输入到电流导引DAC310的n位数字控制字的值，电流导引DAC310将其内部电流源路由到其任何一个输出电流分路，其中对于所有节点，I1+I2之和等于某一常量Isum。在一个示例性实施例中，可变电流源121和322是电流反射镜电路，它们分别反射参考电流I1和I2以产生与参考电流I1和I2成比例（例如，1:1）的相应电流Ilin1和Ilin2。当电流Ilin1和Ilin2与参考电流I1和I2的比例为1:1时，将Isum选择为等于Imax。

[0048] 门控信号发生器330接收四个正交时钟输入信号（CLK0、CLK90、CLK180和CLK270）作为输入以产生三个门控信号Slin1、Slin2、Sdisch。第一门控信号Slin1控制第一开关123，第二门控信号Slin2控制第二开关124，第三门控信号Sdisch控制第三开关125。所述门控信号根据图6的时间图中所示的序列控制输出电容器126的充电和放电。

[0049] 更具体地说，图6显示了示出图5的相位插值器的操作模式的实例波形。在图6中，波形（a）示出了输入到门控信号发生器330的第一时钟信号CLK0，波形（b）示出了输入到门控信号发生器330的第二时钟信号CLK90，波形（c）示出了输入到门控信号发生器330的第三时钟信号CLK180，波形（d）示出了输入到门控信号发生器330的第四时钟信号CLK270，波形（e）示出了可切换地控制第一开关123的第一门控信号Slin1，波形（f）示出了可切换地控制第二开关124的第二门控信号Slin2，波形（g）示出了可切换地控制第三开关125的第三门控信号Sdisch，波形（h）示出了针对分别由可变电流源121和322产生的可变电流Ilin1和Ilin2的不同值在所述输出节点Vout上产生的不同输出电压波形。

[0050] 如图6中所示，在第一四分之一周期（从t0到t1的时间段），响应于逻辑“高”门控信号Slin1而激活（关闭）第一开关123，同时分别响应于逻辑“低”门控信号Slin2和Sdisch而停用（打开）第二和第三开关124和125。因此，在所述第一四分之一周期，施加第一电流源121产生的可变充电电流Ilin1以便为输出电容器126充电，从而在时间t1在所述输出节点Vout上产生线性变化的输出电压，此输出电压在0和Vmid之间变化，其中Vmid是等于或小于下游反相器127的所述切换阈值的电压电平。

[0051] 在所述第一四分之一周期期间（从t0到t1的时间段），仅使用Ilin1为电容器126充电，而在下一个半周期（从t1到t3的时间段），施加Ilin1和Ilin2以便为所述输出节点Vout的输出电容Cout充电，从而使用总电流Imax有效地为电容器126充电。具体地说，在所述下一个半周期（从t1到t3的时间段），响应于逻辑“高”门控信号Slin1而保持激活（关闭）第一开关123，而且响应于逻辑“高”门控信号Slin2而激活（关闭）第二开关124，响应于逻辑“低”门控信号Sdisch而保持停用（打开）第三开关125。因此，在从t1到t3的时间段，施加总电流Imax＝Ilin1+Ilin2以便为输出电容器126充电，从而所述节点Vout上的所述输出电压增加而以不变的斜率超过所述反相器阈值电压电平。

[0052] 接下来，在最后四分之一周期（从t3到t4的时间段），通过停用（打开）第一和第二开关123和124并激活（关闭）第三开关125对所述输出电容器进行放电。具体地说，在从t3到t4的时间段，响应于逻辑“低”门控信号Slin1和Slin2而停用（打开）第一和第二开关123和124，同时响应于逻辑“高”门控信号Sdisch而激活（关闭）第三开关125。因此，在从t3到t4的时间段，既不向输出电容器126施加可变电流Ilin1，也不施加Ilin2。相反，将所述节点Vout可切换地连接到第二电源节点129（例如，在此示例性实施例中为地面）以便对输出电容器126进行放电，并且将所述输出节点Vout上的电压复位到第二电源节点129的电压电平以便为门控信号Slin1的下一个上升沿的到达做准备。

[0053] 在本发明的其他示例性实施例中，可以使用所述插值器核心中的额外电流导引通路实现相位插值器以改进所述插值的线性。例如，图7是根据本发明的另一个实施例的相位插值器电路的示意图，其实现电流导引以改进所述插值的线性。更具体地说，图7示意性地示出了相位插值器400，其插值器核心420类似于图5的相位插值器300的插值器核心320，只是包括额外电流导引通路P1和P2，它们包括第四和第五开关421和422。第四开关421（在通路P1中）响应控制信号 此控制信号是控制第一开关123的控制信号Slin1的互补信号（返回信号）。第五开关422（在通路P2中）响应控制信号 此控制信号是控制第二开关124的控制信号Slin2的互补信号（返回信号）。

[0054] 在图7的示例性实施例中，当控制信号Slin1和Slin2的逻辑电平停用第一和第二开关123和124，并且因此关闭插值器核心420中的相应电流分路时，额外电流导引通路P1和P2允许将来自可变电流源121和322的电流导引到第二电源节点129（在图7的实例中为地面）以便为输出电容器126充电。将理解，通过始终为电流源121和322提供传导通路而不考虑所述插值器电路的操作相位，形成电流源121和322的晶体管保持饱和状态。这样通过在电流Ilin1和Ilin2中避免不必要的浪涌（否则这些浪涌将在所述插值中产生错误），改进所述输出时钟相位的线性与控制代码传输功能。

[0055] 在本发明的其他实施例中，可以实现单独的复位电路以产生控制信号，此控制信号用于响应于相位插值器电路的所述输出时钟信号而复位所述输出节点Vout。例如，图8是根据本发明的另一个实施例的相位插值器电路的示意图，此相位插值器电路实现自复位逻辑以复位所述输出节点Vout。更具体地说，图8示意性地示出了相位插值器电路500，就插值器核心320而言，相位插值器电路500类似于图5的相位插值器电路300（在图8中未示出电流导引DAC310）。图8的相位插值器电路500进一步包括复位逻辑电路530，其接收输出时钟信号CLK_OUT和所述输入时钟的子集m以产生Sdisch信号以便复位Vout。复位逻辑电路530是图5中所示的门控信号发生器330（或图1中所示的门控信号发生器130）的一个示例性实施例，其接收四个正交时钟输入信号（CLK0、CLK90、CLK180和CLK270）的子集和所述输出时钟信号作为输入以产生门控信号Sdisch。

[0056] 复位逻辑电路530在输出时钟CLK_OUT转换之后产生触发器，其在Vout通过所述反相器阈值之后发生。由于输出时钟CLK_OUT的相位由Vout通过所述反相器阈值的时间确定，因此所述插值器的控制代码到相位转换功能类似于上面讨论的其他实施例的此功能。通过允许早在所述复位电路准许时就发生所述复位，可以更准确地复位所述输出节点Vout。

[0057] 图9是根据本发明的另一个实施例的相位插值器电路的示意图，此相位插值器电路实现自复位逻辑以复位所述输出节点Vout。更具体地说，图9示意性地示出了相位插值器电路600，其类似于图8的相位插值器电路500，但示出所述复位逻辑电路的一种示例性实现。具体地说，图9中所示的复位逻辑电路630包括反相器631、第一上升沿检测器（RED）电路632、第二RED电路633和置位-复位（S-R）锁存器634。反相器631连接在所述第二输出节点（CLK_OUT）和RED电路632的输入端之间。反相器631对输出时钟信号CLK_OUT进行反相，RED电路632接收互补输出时钟信号CLK_OUTB作为输入。第二RED电路633接收CLK0信号作为输入。分别使用RED电路632和633检测CLK_OUTB和CLK0信号的上升沿。RED电路632和633的输出端连接到S-R锁存器634的相应S和R输入端，S-R锁存器634的输出是控制插值器核心320的第三开关125的Sdisch控制信号。如图9中进一步所示，每个RED电路632和633都可以通过逻辑电路640实现。逻辑电路640包括一系列反相器641、642和643以及与门644，本领域的普通技术人员很容易理解与门644的操作。

[0058] 上面描述的相位插值器电路100、200、300、400、500和600的示例性实施例都具有最大相位调整范围，即四分之一时钟周期。然而，许多应用都需要涵盖整个时钟周期的相位插值器（例如，需要容纳周期滑移的时钟恢复电路）。图10是根据本发明的另一个实施例的提供四象限操作的相位插值器电路的示意图。具体地说，图10示出了包括电流导引DAC310、插值核心320和门控信号发生器730的CMOS相位插值器电路700，其类似于图5的相位插值器电路300。此外，图10的相位插值器电路700包括象限选择电路740，其在相位插值器电路700的前端。

[0059] 象限选择电路740接收四个正交时钟信号（CLK0、CLK90、CLK180和CLK270）以及确定相位插值器700的操作象限的2位SELECT信号作为输入。根据所述SELECT信号，正交选择电路740的输出时钟（CLK_E和CLK_L）可以是CLK0和CLK90，或CLK90和CLK180，或CLK180和CLK270，或CLK270和CLK0。CLK_EB和CLK_LB分别是CLK_E和CLK_L的互补信号。因此，CLK_E和CLK_L的输出时钟相位相隔四分之一时钟周期，并且所述插值器操作这些时钟信号。在某些实施例中，将这些输出时钟输入到门控信号发生器730以提供三个门控信号Slin1、Slin2、Sdisch，如图10中所示。在其他实施例中，可以直接向根据图3的示例性实施例设计的插值器核心施加正交选择电路740的所述输出时钟相位。象限选择电路740可以由多路复用器电路或其他组合逻辑门形成。

[0060] 在本发明的其他示例性实施例中，可以以多个阶段执行相位插值。图11是根据本发明的另一个实施例的其中以两个阶段执行插值的相位插值器电路的方块图。具体地说，图11示出了2阶段相位插值器800，其包括第一相位插值器802、第二相位插值器804和第三相位插值器806，其中相位插值器802、804和806可以使用在此描述的任何一个示例性相位插值器实施例来实现。第一和第二相位插值器802和804包括所述多阶段插值器的第一阶段，并且都接收相位相隔四分之一时钟周期的两个时钟信号CLK_E和CLK_L作为输入。

[0061] 在图11的示例性实施例中，相位插值器电路802被配置为1:1混合器，意味着相位插值器802的输出时钟CLK_1的相位（忽略插入延迟）是所述输入时钟相位的平均值。在相位插值器电路802中，Ilin1=Imax/2，以便插值器802对所述两个输入时钟相位进行同等加权。此外，相位插值器电路804被配置为2:1MUX，它根据控制位，通过将Ilin1设置为Imax或零来选择CLK_E或CLK_L。当Ilin1=Imax时，仅通过CLK_E信号管理输出时钟CLK_2，当Ilin1=0时，仅通过CLK_L信号管理CLK2。将插值器804用作2:1MUX确保所述两个通路的插入延迟相同。因此，相应插值器电路802和804的输出信号CLK_1和CLK_2的相位相隔45度。将时钟CLK_1和CLK_2输入到第三相位插值器电路806（具有（n-1）个控制位），以便产生相位分辨率为n位的最终输出时钟CLK_OUT。通常，m阶段n位相位插值器可以使用混合器和多路复用器的（m-1）个阶段来实现，并且最终阶段插值器的分辨率为[n-(m-1)]。这在所述相位插值器中允许更精细的分辨率。

[0062] 尽管图1、3、5、7、8、9和10的示例性实施例示出了例如在所述插值器核心中使用反相器127以产生最终输出时钟信号CLK_OUT，但将理解，可以使用任何电压敏感比较器电路实现此目的。例如，图12是根据本发明的另一个示例性实施例的相位插值器电路900的示意图，相位插值器电路900类似于图1中所示的相位插值器电路100，但其中图12中所示的插值器核心920例如采用双输入端电压比较器电路927（取代图1的插值器核心120中的反相器127）。电压比较器电路927具有连接到所述输出节点Vout的一个输入端，连接到参考电压Vref的第二输入端。图12的相位插值器电路900的操作类似于图1的相位插值器电路100（如参考图2的时间图所讨论的那样），其中所述参考电压Vref设置电压比较器电路927的所述切换阈值，从而其所起作用类似于反相器127的所述切换阈值。

[0063] 尽管在此描述的本发明的实施例被示出将Vout复位到低电源电压或接地电压，但本发明的原理同样适用于其中将Vout复位到高电源电压的实施例。然而在这种情况下，所述电流源将具有相反极性，从而吸收电流而不是提供电流。所公开的实施例的其他简单修改和变化（例如将NMOS晶体管更改为PMOS类型，反之亦然）对于本领域的技术人员来说显而易见。此类修改和变化不偏离本发明的精神和范围。

[0064] 本发明的其他方面提供了可以用于具有各种模拟和数字集成电路的集成电路芯片的相位插值器电路。具体地说，可以制造具有相位插值器电路和其他半导体器件（例如场效应晶体管、双极晶体管、金属氧化物半导体晶体管、二极管、电阻器、电容器、电感器等）的集成电路裸片，从而形成模拟和/数字电路。所述相位插值器电路可以在半导体基板之上或之内形成，所述裸片也包括所述基板。可以在应用、硬件和/或电子系统中采用根据本发明的集成电路。适合于实现本发明的硬件和系统可以包括但不限于个人计算机、通信网络、电子商务系统、便携式通信设备（例如，手机）、固态介质存储设备、功能电路等。包括此类集成电路的系统和硬件被视为本发明的一部分。给予了在此提供的本发明的教导后，本领域的普通技术人员将能够构想本发明的技术的其他实现和应用。

[0065] 尽管参考附图在此描述了本发明的示例性实施例，但是应当理解，本发明并不限于这些精确的实施例，并且在不偏离所附权利要求的范围的情况下，本领域的技术人员可以做出各种其他更改和修改。