具有改良性能的大型互补金属氧化物半导体图像传感器像素

摘要

本申请案涉及一种具有改良性能的大型CMOS图像传感器像素。图像传感器像素包括具有第一掺杂类型的、安置在半导体材料中的光敏元件。具有所述第一掺杂类型的深延伸安置在所述半导体材料中的所述光敏元件下面且与其重叠。浮动扩散安置在所述半导体材料中。传送栅极安置在安置于所述半导体材料上方的栅极氧化物上方。所述传送栅极安置在所述光敏元件与所述浮动扩散之间。所述光敏元件及所述深度延伸以从所述传送栅极下面延伸的“U”型形状堆叠在所述半导体材料中。

权利要求

1.一种图像传感器像素，其包括：

光敏元件，其具有第一掺杂类型，安置在半导体材料中；

光敏元件深延伸部分，其具有第一掺杂类型，安置在所述半导体材料中的所述光敏元件下面且与其重叠；

浮动扩散区域，其安置在所述半导体材料中；及

传送栅极，其安置在安置于所述光敏元件与所述浮动扩散区域之间的所述半导体材料上方的栅极氧化物上方，其中所述光敏元件及所述光敏元件深延伸部分以从所述传送栅极下面延伸的“U”型形状而堆叠在所述半导体材料中。

2.根据权利要求1所述的图像传感器像素，其中所述光敏元件中的最高电位点在复位之后位于所述光敏元件的中心与所述传送栅极之间。

3.根据权利要求1所述的图像传感器像素，其中所述半导体材料包含在所述图像传感器像素的外延层中。

4.根据权利要求1所述的图像传感器像素，其中浮动扩散区域安置在安置于所述半导体材料中的阱区域中。

5.根据权利要求1所述的图像传感器像素，其进一步包括具有所述第一掺杂类型、安置在所述光敏元件中的链接区域，所述链接区域横向地相对于所述光敏元件的中心且垂直地相对于所述光敏元件深延伸部分的深度紧接所述传送栅极。

6.根据权利要求5所述的图像传感器像素，其中所述链接区域在所述传送栅极下面延伸。

7.根据权利要求1所述的图像传感器像素，其进一步包括钉扎表面层，所述钉扎表面层具有第二掺杂类型，所述钉扎表面层安置在所述“U”型形状的中心区域中的所述半导体材料上方。

8.根据权利要求7所述的图像传感器像素，其中所述钉扎表面层延伸到绝缘区域及所述传送栅极的边缘。

9.根据权利要求1所述的图像传感器像素，其进一步包括：电介质层，其安置在所述栅极氧化物及多晶栅极上方；

金属堆叠层，其安置在所述电介质层上方；及

透镜，其安置在所述金属堆叠层上方，其中沿着光径引导光穿过所述透镜到达所述光敏元件。

10.根据权利要求9所述的图像传感器像素，其进一步包括沿着所述光径而安置的彩色滤光片。

11.一种成像系统，其包括：

像素阵列，其具有多个图像传感器像素，其中所述多个图像传感器像素中的每一者包含：光敏元件，其具有第一掺杂类型，安置在半导体材料中；

光敏元件深延伸部分，其具有所述第一掺杂类型，安置在所述半导体材料中的所述光敏元件中且与其重叠；

浮动扩散区域，其安置在所述半导体材料中；及

传送栅极，其安置在安置于所述光敏元件与所述浮动扩散区域之间的所述半导体材料上方的栅极氧化物上方，其中所述光敏元件及所述光敏元件深延伸部分以从所述传送栅极下面延伸的“U”型形状堆叠在所述半导体材料中；

控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以将图像数据从所述多个图像传感器像素读出。

12.根据权利要求11所述的成像系统，其进一步包括耦合到所述读出电路以存储从所述多个图像传感器像素读出的所述图像数据的功能逻辑。

13.根据权利要求11所述的成像系统，其中所述光敏元件中的最高电位点在复位之后位于所述光敏元件的中心与所述传送栅极之间。

14.根据权利要求11所述的成像系统，其中所述半导体材料包含在所述多个图像传感器像素中的每一者的外延层中。

15.根据权利要求11所述的成像系统，其中浮动扩散区域安置在安置于所述半导体材料中的阱区域中。

16.根据权利要求11所述的成像系统，其进一步包括具有所述第一掺杂类型、安置在所述光敏元件中的链接区域，所述链接区域横向地相对于所述光敏元件的中心且垂直地相对于所述光敏元件深延伸部分的深度紧接所述传送栅极。

17.根据权利要求16所述的成像系统，其中所述链接区域在所述传送栅极下面延伸。

18.根据权利要求11所述的成像系统，其进一步包括具有第二掺杂类型、安置在所述“U”型形状的中心区域中的所述半导体材料上方的钉扎表面层。

19.根据权利要求18所述的成像系统，其中所述钉扎表面层延伸到绝缘区域及所述传送栅极的边缘。

20.根据权利要求11所述的成像系统，其中所述多个图像传感器像素中的每一者进一步包括：电介质层，其安置在所述栅极氧化物及多晶栅极上方；

金属堆叠层，其安置在所述电介质层上方；及

透镜，其安置在所述金属堆叠层上方，其中沿着光径引导光穿过所述透镜到达所述光敏元件。

21.根据权利要求20所述的成像系统，其中所述多个图像传感器像素中的每一者进一步包括沿着所述光径安置的彩色滤光片。

说明书

具有改良性能的大型互补金属氧化物半导体图像传感器像

素

技术领域

[0001] 本发明总体上涉及成像。更特定来说，本发明的实例涉及互补金属氧化物半导体型的图像传感器。

背景技术

[0002] 图像传感器已变得普遍存在。其广泛用于数字照相机、手机、监控摄像机以及医疗、汽车及其它应用中。用来制造图像传感器(且特定来说，互补金属氧化物半导体(CMOS)图像传感器(CIS))的技术持续大幅改进。举例来说，对较高分辨率及较低功耗的需求已促进这些图像传感器进行进一步的小型化及集成。

[0003] 其中尺寸及图像质量尤其重要的两个应用领域是安全及汽车应用。对这些应用来说，图像传感器芯片一般必须提供高质量图像且在光谱的近红外部分中具有改良的灵敏度。为了实现这些特性，光敏孔径应尽可能大且具有极深的光电二极管区域以收集更多近红外光。

[0004] 像素(即，像元)填充因数指示像素对光敏感的表面区的部分。像素间距为成像装置中邻近像素之间的物理距离。随着像素间距减小，像素填充因数已变得更小，原因在于随着像素的光敏区域在尺寸上减小，有源电路元件及金属互连线占用的每一像素中的区的比例越多。

[0005] 解决像素填充因数损失的一种方法是在每一像素的光敏部分的正上方使用微尺寸透镜(即，微透镜)，以使光直接朝像素中的区的光敏部分而聚焦。解决像素填充因数损失的另一方法是使用背照式(BSI)图像传感器，其将有源像素电路元件及金属互连线放置在图像传感器裸片的前侧上，且将光敏元件放置在衬底内，面向图像传感器裸片的后侧。

[0006] 像素中包含的晶体管中的一者通常被称为传送晶体管，其包含安置在光敏元件与像素的浮动扩散之间的传送栅极。传送栅极安置在栅极氧化物上。光敏元件、浮动扩散区域及栅极氧化物安置在衬底上。

[0007] 在操作期间，当偏压电压施加到传送栅极时，可在传送栅极下面形成导电沟道区域，以使电荷从光敏元件传送到像素的浮动扩散区域。可因常规像素结构不能将电荷全部从光敏元件移除而产生降级图像，以使残留信号在像素的连续读取期间保留。保留在光敏元件内的此剩余信息(其降低图像质量)经常被称为图像滞后、残留图像、重像或帧到帧保留。为了最大化从不断减小的像素得到的图像质量，已非常专注于通过最优化传送栅极结构的细节及其与光电二极管的接近来改善载流子从光电二极管的传出。

[0008] 此外，在继续努力最小化图像传感器时，最大化光电二极管可保留的载流子的数目(其也被称为全阱容量)以及最大化从像素读取信号时电荷到电压的转换已成为焦点。尺寸减小的光电二极管也已进行最优化以具有较大光谱灵敏度以补偿其收集区减小。举例来说，已开发出被极深地掺杂到衬底内的小型光电二极管以改善红色及红外灵敏度。

[0009] 随着像素尺寸变得更小，本底电流可变成总信号的较大部分，这减小了信/噪(S/N)比及动态范围(DNR)。对一些应用来说，DNR的损失及伴随的图像质量降低已逆转了至少最小化图像传感器的光电二极管元件以便增加牵涉低光、高对比度场景或长波长光的应用的可用信号载流子数目的动力。随着光电二极管的外部区域与传送栅极之间的距离增加，可存在朝着传送栅极驱动信号载流子的减少的横向电场。随着信号载流子接着更多依赖于扩散进行其从光电二极管的传出，可留下更多信号载流子且导致图像滞后。对较大光电二极管来说，更充分地提取信号载流子以减少图像滞后变得甚至更为重要。

发明内容

[0010] 在一个方面，本申请案提供一种图像传感器像素，其包括：光敏元件，其具有第一掺杂类型，安置在半导体材料中；深延伸，其具有所述第一掺杂类型，安置在所述半导体材料中的所述光敏元件下面且与其重叠；浮动扩散，其安置在所述半导体材料中；及传送栅极，其安置在安置于所述光敏元件与所述浮动扩散之间的所述半导体材料上方的栅极氧化物上方，其中所述光敏元件及所述深延伸以从所述传送栅极下面延伸的“U”型形状而堆叠在所述半导体材料中。

[0011] 在另一个方面，本申请案提供一种成像系统，其包括：像素阵列，其具有多个图像传感器像素，其中所述多个图像传感器像素中的每一者包含：光敏元件，其具有第一掺杂类型，安置在半导体材料中；深延伸，其具有所述第一掺杂类型，安置在所述半导体材料中的所述光敏元件下面且与其重叠；浮动扩散，其安置在所述半导体材料中；及传送栅极，其安置在安置于所述光敏元件与所述浮动扩散之间的所述半导体材料上方的栅极氧化物上方，其中所述光敏元件及所述深延伸以从所述传送栅极下面延伸的“U”型形状堆叠在所述半导体材料中；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以将图像数据从所述多个图像传感器像素读出。

附图说明

[0012] 参考附图描述本发明的非限制性且非详尽的实施例，其中除非另有规定，否则在整个的各个视图中，相同参考数字指代相同部分。

[0013] 图1为常规图像传感器像素的剖面图。

[0014] 图2为包含适于改善对红外放射的灵敏度的光电二极管垂直掺杂轮廓的常规图像传感器像素的剖面图。

[0015] 图3为根据本发明的教示的图像传感器像素的一个实例的剖面图。

[0016] 图4展示根据本发明的教示的图像传感器像素的一个实例的布局图。

[0017] 图5为说明根据本发明的教示的包含具有图像传感器像素的像素阵列的成像系统的一个实例的图。

[0018] 在整个的图式的若干视图中，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是出于简单及清楚的目的进行说明且没有必要按比例绘出。举例来说，图中的一些元件的尺寸可相对于其它元件放大以帮助改善对本发明的各个实施例的理解。而且，在商业上可行的实施例中有用或必需的通常但易于理解的元件经常不进行描绘，以便促进本发明的这些各个实施例的阻碍较少的视图。

具体实施方式

[0019] 本文描述包含具有带有大型光电二极管的实例像素设计(其可能具有增加的灵敏度以及减少的图像滞后)的CMOS图像传感器的设备的实例。在以下描述中陈述大量具体细节以提供对实施例的透彻理解。然而，所属领域的技术人员将认识到，可在没有所述具体细节中的一者或一者以上的情况下或以其它方法、组件、材料等实践本文所描述的技术。在其它实例中，并未展示或详细描述众所周知的结构、材料或操作，以免使某些方面模糊不清。

[0020] 在整个此说明书中，参考“一个实施例”、“一实施例”、“一个实例”或“一实例”意指结合实施例或实例所描述的特定特征、结构或特性包含在本发明的至少一个实施例或实例中。因此，在整个此说明书中，出现在各处的术语(例如，“在一个实施例中”或“在一个实例中”)并不一定全部指相同的实施例或实例。此外，可以任何合适的方式在一个或一个以上实施例或实例中组合特定特征、结构或特性。

[0021] 下文是通过参考附图对在本发明的实例的描述中使用的术语及元件进行的详细描述。

[0022] 通常被认为是用于固态图像拾取设备的图像传感器的是互补金属氧化物半导体(CMOS)图像传感器。典型的CMOS图像传感器(CIS)像素操作如下。光入射在微透镜上，微透镜通过滤光片将光聚焦到光敏元件。光敏元件检测光且将光转换成与所检测到的光的强度成比例的电信号。传送栅极将电信号从光敏元件传送到浮动扩散区域。

[0023] 图1说明包含常规传送栅极结构的前照式CIS的常规图像传感器像素100的剖面图。金属堆叠110包含金属层(例如，金属层M1及M2)，所述金属层以此一方式在电介质层上方图案化，所述电介质层如所展示安置在栅极氧化物107及多晶栅极105上方以便创建光径，入射在像素100上的光106可穿过所述光径抵达光敏或光电二极管(PD)元件115。为了实施彩色CIS，像素100进一步包括沿着光106的光径安置的彩色滤光片层120。在一个实例中，彩色滤光片层120安置在微透镜125下面。微透镜125有助于将光106聚焦到光敏元件115上。图像传感器包含布置在较大衬底中的二维行及列的阵列内的若干图像传感器像素100(即，如所展示，延伸到衬底102之外)。

[0024] 返回参看图1，像素100进一步包含安置在外延层104上的P型掺杂阱140中的浮动扩散(FD)区域155。如图1中所展示，外延层104安置在衬底102上。浅沟槽隔离(STI)130也安置在外延层104中或外延层104上。具有传送多晶栅极105的传送晶体管安置在光敏元件115与FD区域155之间，且用于将从光敏元件115输出的信号传送到浮动扩散区域155。当偏压电压施加到传送栅极(多晶栅极105)时，可在传送栅极(多晶栅极105)下面形成导电沟道。在其处形成沟道的偏压电压可称为栅极阈值电压(Gate Threshold Voltage)(Vt)。p型钉扎区域135覆盖延伸到STI130绝缘边界及传送多晶栅极105电极的边缘的像素光敏区。

[0025] 像素100操作如下。在积分周期(其还可称为曝光或积累周期)期间，光106入射在光敏元件115上。光敏元件115响应于入射光106产生电信号。电信号保留在光敏元件115中。在此阶段中，可断开传送晶体管。在一个实例中，多晶栅极105上的偏压电压可为负电压。

[0026] 当多晶栅极105上的偏压电压小于其阈值电压时，多晶栅极105下面的沟道有效地变得阻挡电荷流。建立倾向于阻止从光敏元件115到浮动扩散区域155的电荷运动的能障。

[0027] 在积分周期之后，接通多晶栅极105以读出光敏元件115。在一个实例中，可将正偏压电压施加到多晶栅极105。当多晶栅极105上的偏压增加时，多晶栅极下面靠近FD区域155的沟道首先变得导电。当多晶栅极105上的偏压增加且接近阈值电压时，沟道可继续逐渐变得朝着光敏元件115导电。多晶栅极105下面的沟道区域中的电位取决于沟道区域内每一点处的掺杂浓度。在常规传送栅极沟道掺杂结构中，电位逐渐从光敏元件115朝着FD区域155减少，借此产生有助于电荷从光敏元件115传送到浮动扩散FD区域155的横向电场。在已将光敏元件115中的电信号传送到FD区域155之后，断开多晶栅极105以启动随后的积分周期。在启动随后的积分周期之前，可将光敏元件及FD两者设置到初始状态，或在已移除光敏元件115内的剩余信号载流子的大多数之后使光敏元件及FD两者复位。

[0028] 在已牺牲信号容量而针对分辨率进行最优化的常规CIS像素中，光敏元件横向尺寸的范围可从0.9微米到6微米。这些像素的光敏元件垂直掺杂轮廓的范围可从0.5微米到3微米。具有这些小尺寸的像素可促进成像阵列中具有从5百万到2千万像素的分辨率的CIS图像传感器的制造。在此类小型像素中，像素的中心相对靠近传送栅极晶体管的边缘且自然发生的横向场可促进信号载流子从整个光敏元件区域的完全传送。

[0029] 然而，已针对红外放射(即，深光敏元件掺杂轮廓)及信号容量(即，较大光敏元件区)进行最优化的常规CIS像素可遭受图像滞后。出现此问题是由于常规CIS像素可具有三维掺杂轮廓，其中可阻止一些残留信号电荷从光敏元件传送。举例来说，这些像素可具有横向尺寸范围从3微米到10微米的光敏元件。这些像素的光敏元件垂直掺杂轮廓的范围可从1.5微米到2.5微米。此外，在连续读取之间可能无法使此类光敏元件完全变空。结果，来自之前的光信号的信息中的一些(尚未被传送到浮动扩散)可保留在光敏元件内。
剩余信息可叫做图像滞后、残留图像、重像、帧到帧保留等。

[0030] 图2说明包含可针对红外范围中的灵敏度进行优化的光敏元件掺杂结构的CIS的常规图像传感器像素200的剖面图。此传感器单元200可有效地应用于更加苛刻的成像应用(例如，在安全及汽车产业中)。CIS包含安置在衬底内的像素200的阵列。个别图像传感器像素包含光敏元件215、光敏元件深延伸216及浮动扩散区域255。具有拥有统一厚度的栅极氧化物207的传送栅极(其在图2中展示为多晶栅极205)安置在光敏元件215与浮动扩散FD区域255之间。浮动扩散255可包含于在多晶栅极205下面延伸的P型阱240内。当偏压电压施加到多晶栅极205时，可在多晶栅极205下面形成导电沟道275。在其处形成沟道的偏压电压可称为栅极阈值电压(Vt)。外延层204可为任何合适的半导体材料，例如P型掺杂硅。栅极氧化物207为二氧化硅。多晶栅极205可为多晶硅。STI230可为能够防止外延层204上的组件之间的电信号的泄漏的任何合适的绝缘材料。P型钉扎区域235覆盖延伸到STI230绝缘边界及传送多晶栅极205电极的边缘的像素光敏区。

[0031] 通过以高达1MeV的能量植入达3x1012cm-2剂量的磷或替代以每一者从200keV到1MeV的能量进行若干次植入而形成n型深光敏区域。

[0032] 图2中展示的图像传感器像素200以有些类似于传感器单元100的方式操作。可能影响载流子的完全传送的一个因素是光敏元件215的区域与光敏元件深延伸216的重叠。如果光敏元件215与光敏元件深延伸216之间的重叠不充分，就可能会产生阻止信号载流子从光敏元件深延伸216到光敏元件215内的传送以及通过多晶栅极205到浮动扩散FD355的传送的能障。结果就是图像滞后。

[0033] 即使光敏元件深延伸216关于其与光敏元件215的重叠进行合适的放置，影响光敏元件215的大实施方案中的载流子的完全传送的另一因素与光敏元件215的中心及传送晶体管栅极(多晶栅极205)的边缘之间的间距218相关联。如所展示，在已于其平面尺寸上方均匀掺杂且其中光敏元件215及光敏元件深延伸216的垂直区域进行适当重叠的光敏元件215中，在图2中作为Vpin219加以说明的最高电位点在复位步骤之后位于光敏元件的中心区处。在Vpin219点位于光敏区的中心处的情况下，比较不可能在传送操作期间将大面积像素的信号载流子完全从光敏元件215排空。

[0034] 图3说明根据本发明的教示的包含光敏元件掺杂结构的CIS的图像传感器像素300的剖面图。如在所描绘的实例中所展示，图3的像素300与图1的像素100及图2的像素200拥有相似点，且相同区域已保持其前面的标签。在一个实例中，一个差别就是图3的像素300包含任选链接区域317的添加，其与光敏元件215及光敏元件深延伸216有相同的掺杂类型且不论横向地相对于光敏元件215的中心还是垂直相对于光敏元件深延伸216的深度都靠近传送多晶栅极205而放置。在一个实例中，如所展示，任选链接区域317在多晶栅极205下面延伸。在另一实例中，并不包含任选链接区域317。如下文将关于图4中所说明的实例更为详细地描述的，光敏元件215及深延伸216以从传送栅极205下面延伸的“U”型形状堆叠在半导体材料204内。在包含任选链接区域317的实例中，光敏元件215、光敏元件深延伸216及链接区域317为n型掺杂材料。如图3中所展示，包含此链接区域317有效地使最高电位Vpin319点的点远离光敏元件215区的中心而重新定位，且将其放置在更靠近多晶栅极205的边缘处。换句话说，根据本发明的教示，复位之后最高电位Vpin319的点位于光敏元件215的中心与传送栅极205之间。光敏元件深延伸216与光敏元件215的此组合以及链接区域317的添加使得全阱容量得到改善并且图像滞后得以减少。

[0035] 图4展示根据本发明的教示的像素单元400中的某些像素电路元件的布局。应了解，在所描绘的实例中，图4的像素400与图3的像素300拥有相似点，且相同区域已保持其先前的标签。举例来说，如在所描绘的实例中所说明，像素单元400包含堆叠光敏元件深延伸216与安置在半导体材料204内且从多晶栅极205电极延伸的浅光敏元件215的组合，如所展示。在一个实例中，像素400中并不包含任选链接区域317。在如图4中所描绘的另一实例中，如所展示，可将任选链接区域317包含在像素400内。如在所描绘的实例中所展示，浮动扩散FD255安置在多晶栅极205的与堆叠光敏元件深延伸216及浅光敏元件215相对的侧上。在图4中所展示的实例中，堆叠光敏元件深延伸216及浅光敏元件215为从传送栅极205下面延伸的“U”型形状。结果，最高Vpin点218跟随光敏元件215及深延伸216的形状变化且移动得离传送栅极205更近。在一个实例中，“U”型形状的中心区域仅在衬底上方包含p型钉扎层235。这并不影响量子效率，原因在于由入射光产生的电荷通过电场而被驱动到光敏元件215内。另一方面，可通过调整光敏元件215的植入剂量而补偿全阱容量。在所述实例中，“U”型形状的中心区域内缺少n型掺杂的情况提供了额外方法来防止Vpin点发生在像素的中心区域内。相反，最高电位Vpin位置的点(也如图3中的上述论述)朝着多晶栅极205的边缘远离光敏元件215区的中心。根据本发明的教示，在有或没有任选链接区域317的添加的情况下，光敏元件深延伸216与光敏元件215的此组合使得全阱容量得到改善并且图像滞后得以减少。

[0036] 图5为说明根据本发明的教示的包含具有多个图像传感器像素的实例像素阵列502的成像系统500的一个实例的图。如在所描绘的实例中所展示，成像系统500包含耦合到控制电路508及读出电路504(其耦合到功能逻辑506)的像素阵列502。

[0037] 在一个实例中，像素阵列502为图像传感器像素(例如，像素P1，P2...，Pn)的二维(2D)阵列。在一个实例中，根据本发明的教示，每一图像传感器像素P1，P2...，Pn大体上类似于图3的图像传感器像素300或图4的图像传感器像素400且因此具有最佳的全阱容量及最小的图像滞后。如所说明，每一像素布置在行(例如，行R1到Ry)及列(例如，列C1到Cx)内以获取人物、地点、物体等的图像数据，随后可使用所述图像数据再现人物、地点、物体等的2D图像。

[0038] 在一个实例中，在每一像素已获取其图像数据或图像电荷之后，由读出电路504将图像数据读出且随后将其传送到功能逻辑506。在各个实例中，读出电路504可包含放大电路、模/数(ADC)转换电路或其它电路。功能逻辑506可简单地存储图像数据或甚至通过应用图像后期效果(例如，修剪、旋转、移除红眼、调整亮度、调整对比度或其它效果)来操纵图像数据。在一个实例中，读出电路504可每次沿着读出列线读出一行图像数据(经图示)或可使用多种其它技术读出图像数据(未图示)，例如串行读出或同时完全并行读出全部像素。

[0039] 在一个实例中，控制电路508耦合到像素阵列502以控制像素阵列502的可操作特性。举例来说，控制电路508可产生快门信号用以控制图像获取。在一个实例中，快门信号为用于使像素阵列502内的全部像素能够在单一获取窗口期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号为滚动式快门信号以便在连续获取窗口期间顺序启用像素的每一行、列或组。

[0040] 对本发明所说明的实例的以上描述(包含在说明书摘要中所描述的)无意为详尽的或限制于所揭示的精确形式。虽然出于说明的目的在本文描述了本发明的特定实施例及实例，但在不脱离本发明的较宽精神及范围的情况下各种等效修改是可能的。实际上，应了解，根据本发明的教示，出于解释的目的而提供特定实例电压、电流、频率、功率范围值、时间等，且在其它实施例及实例中也可采用其它值。