具有自我更新时序电路的半导体存储器元件转让专利
申请号 : CN201210236883.7
文献号 : CN103544987B
文献日 : 2016-04-27
发明人 : 黄明前
申请人 : 晶豪科技股份有限公司
摘要 :
本发明揭示一种具有自我更新时序电路的半导体存储器元件。该半导体存储器元件的一实施例包含一命令解码器、多个存储器库、一库地址产生器、一自我更新计数器和一自我更新时序电路。该自我更新时序电路包含一温度传感器、一参考电压源、一比较器、一致能电路和一振荡电路。该比较器用以比较来自该温度传感器的该电压和来自该参考电压源的一固定电压以产生一比较信号。当所有存储器库中至少一更新行(at least one refresh row)完成自我更新运作后，该致能电路产生该致能信号以致动该比较器。该振荡电路用以根据该比较信号和该致能信号以产生一自我更新时钟信号，其控制该库地址产生器和该自我更新计数器的运作频率。
权利要求 :
1.一种半导体存储器元件，其包含：
一命令解码器，用以接收一外部命令以产生一自我更新控制信号，该半导体存储器元件根据该自我更新控制信号执行自我更新运作；
多个存储器库，每一存储器库具有多个存储器单元；
一库地址产生器，用以产生一目标库地址至每一存储器库，该目标库地址指向一目标库以执行自我更新运作；
一自我更新计数器，用以指定这些存储器库中的一目标更新行；以及一自我更新时序电路，包含：
一温度传感器，用以产生比例于一感测温度的一电压；
一参考电压源，用以产生与该感测温度无关的一固定电压；
一比较器，用以比较来自该温度传感器的该电压和该固定电压以产生一比较信号；
一致能电路，用以产生一致能信号以致动该比较器；及
一振荡电路，用以根据该比较信号和该致能信号以产生一自我更新时钟信号，该自我更新时钟信号控制该库地址产生器和该自我更新计数器的运作频率；
其中，当所有存储器库中至少一更新行完成自我更新运作后，该致能电路产生该致能信号。
2.如权利要求1的半导体存储器元件，其中该自我更新计数器包含一行地址计数器和一行递增计数器，该行地址计数器用以提供至这些存储器库的该目标更新行，而该行递增计数器用以控制该行地址计数器。
3.如权利要求1的半导体存储器元件，其中当所有存储器库中的该目标更新行完成自我更新运作后，该致能电路产生该致能信号以致动该比较器。
4.如权利要求1的半导体存储器元件，其中当所有存储器库中的该目标更新行完成自我更新运作后，该目标更新行会更新至一新更新行，且当所有存储器库中的该新更新行完成自我更新运作后，该致能电路产生该致能信号以致动该比较器。
5.如权利要求1的半导体存储器元件，其中该目标更新行会以一连续方式被更新，当该目标更新行更新至这些存储器库中的最后一行且所有存储器库中的该最后一行完成自我更新运作后，该致能电路产生该致能信号以致动该比较器。
6.如权利要求1的半导体存储器元件，其中当该感测温度高于一预定温度时，该振荡电路产生具有一第一频率的该自我更新时钟信号，当该感测温度低于该预定温度时，该振荡电路产生具有一第二频率的该自我更新时钟信号，其中该第一频率的值会大于该第二频率的值。
7.一种半导体存储器元件，其包含：
一命令解码器，用以接收一外部命令以产生一自我更新控制信号，该半导体存储器元件根据该自我更新控制信号执行自我更新运作；
多个存储器库，每一存储器库具有多个存储器单元；
一库地址产生器，用以产生一目标库地址至每一存储器库，该目标库地址指向一目标库以执行自我更新运作；
一自我更新计数器，用以指定这些存储器库中的一目标更新行；以及一自我更新时序电路，包含：
一温度传感器，用以产生比例于一感测温度的一电压；
一参考电压源，用以产生与该感测温度无关的一固定电压；
一比较器，用以比较来自该温度传感器的该电压和该固定电压以产生一比较信号；
一致能时钟电路，用以产生一致能信号以根据一固定时间间隔致动该比较器；及一振荡电路，用以根据该比较信号和该致能信号以产生一自我更新时钟信号，该自我更新时钟信号控制该库地址产生器和该自我更新计数器的运作频率。
8.如权利要求7的半导体存储器元件，其中该自我更新计数器包含一行地址计数器和一行递增计数器，该行地址计数器用以提供至这些存储器库的该目标更新行，而该行递增计数器用以控制该行地址计数器。
9.如权利要求7的半导体存储器元件，其中当该感测温度高于一预定温度时，该振荡电路产生具有一第一周期的该自我更新时钟信号，当该感测温度低于该预定温度时，该振荡电路产生具有一第二周期的该自我更新时钟信号，其中该第一周期小于该第二周期。
10.如权利要求7的半导体存储器元件，其中该致能时钟电路以该自我更新时钟信号的周期的整数倍致动该比较器。
说明书 :
具有自我更新时序电路的半导体存储器元件
技术领域
[0001] 本发明涉及一种半导体存储器元件，特别是涉及一种具有自我更新时序电路的半导体存储器元件。
背景技术
[0002] 目前半导体存储器元件已广泛应用在许多电子产品中以存储和读取数据。半导体存储器元件包含多个存储器单元，每一单元由一晶体管和一电容器所组成。一动态随机存取存储器(Dynamic Random Access Memory，DRAM)元件通过存储电荷于电容器中来存储数据位。然而，一段时间后，在电容器中存储的电荷会经由基底或其他路径逐渐漏失，使得数据位无法永久存储于其中。因此，有必要对DRAM元件中的存储器单元进行周期性地更新，以避免数据流失。
[0003] 对于如何周期性地更新DRAM元件中的存储器单元，有数种更新方案已被提出，其中一种为使DRAM元件操作在自我更新(self-refresh)模式。在自我更新模式下，对应于由一内部地址计数器所产生的地址的一存储器单元(memory cell，存储器晶胞)在收到一自我更新命令后，会根据一预定周期执行更新运作。该预定周期一般由DRAM单元的数据保存时间而决定。在更新运作后，该地址计数器会重新初始化以等待下一次的自我更新命令。
[0004] 一般而言，自我更新模式会设定在低功率损耗模式，在自我更新模式下的电流损耗需要尽量降低。一个减少DRAM元件中自我更新所需的功率损耗的方法为根据环境温度改变预定更新周期。亦即，当温度低于一设定值时，以较长的预定周期执行更新运作；反之，当温度高于该设定值时，以较短的预定周期执行更新运作。
[0005] 为了检测环境温度，在DRAM元件中会设置一温度感测元件以提供对应的温度信号，并设置一比较元件以跟据该温度信号改变预定周期的时间。然而，在已知技术中，该温度感测元件和该比较元件会保持致动状态以持续检测温度，因此会增加DRAM元件的总功率损耗。为了降低功率损耗，有必要提出一时序电路以控制该预定周期的时间，并提供一致能电路以选择性地致能该比较元件。
发明内容
[0006] 本发明的目的是提供一种具有自我更新时序电路的半导体存储器元件。通过本发明所揭示的自我更新时序电路，该半导体存储器元件可以降低功率损耗。
[0007] 为达到上述的目的，本发明的半导体存储器元件的一实施例包含一命令解码器、多个存储器库、一库地址产生器、一自我更新计数器和一自我更新时序电路。该命令解码器用以接收一外部命令以产生一自我更新控制信号。该半导体存储器元件根据该自我更新控制信号执行自我更新运作。该库地址产生器用以产生一目标库地址至每一存储器库，该目标库地址指向一目标库以执行自我更新运作。该自我更新计数器用以指定这些存储器库中的一目标更新行(refresh row)。该自我更新时序电路包含一温度传感器、一参考电压源、一比较器、一致能电路和一振荡电路。该温度传感器用以产生比例于一感测温度的一电压。该参考电压源用以产生与该感测温度无关的一固定电压。该比较器用以比较来自该温度传感器的该电压和该固定电压以产生一比较信号。该致能电路用以产生一致能信号以致动该比较器。该振荡电路用以根据该比较信号和该致能信号以产生一自我更新时钟信号，该自我更新时钟信号控制该库地址产生器和该自我更新计数器的运作频率。当所有存储器库中至少一更新行完成自我更新运作后，该致能电路产生该致能信号。
[0008] 本发明的半导体存储器元件的另一实施例包含一命令解码器、多个存储器库、一库地址产生器、一自我更新计数器和一自我更新时序电路。该命令解码器用以接收一外部命令以产生一自我更新控制信号。该半导体存储器元件根据该自我更新控制信号执行自我更新运作。该库地址产生器用以产生一目标库地址至每一存储器库，该目标库地址指向一目标库以执行自我更新运作。该自我更新计数器用以指定这些存储器库中的一目标更新行。该自我更新时序电路包含一温度传感器、一参考电压源、一比较器、一致能时钟电路和一振荡电路。该温度传感器用以产生比例于一感测温度的一电压。该参考电压源用以产生与该感测温度无关的一固定电压。该比较器用以比较来自该温度传感器的该电压和该固定电压以产生一比较信号。该致能时钟电路用以产生一致能信号以根据一固定时间间隔致动该比较器。该振荡电路用以根据该比较信号和该致能信号以产生一自我更新时钟信号。该自我更新时钟信号控制该库地址产生器和该自我更新计数器的运作频率。
附图说明
[0009] 图1显示结合本发明一实施例的半导体存储器元件的架构示意图；
[0010] 图2显示结合本发明一实施例的该自我更新计数器的细部电路示意图；
[0011] 图3显示结合本发明一实施例的具有该自我更新控制器的该半导体存储器元件运作时的时序图；
[0012] 图4显示结合本发明一实施例的产生一温度相关的更新时钟信号的该自我更新时序电路的电路示意图；
[0013] 图5显示结合本发明一实施例的致能信号的时序图；
[0014] 图6显示结合本发明一实施例的产生一温度相关的更新时钟信号的该自我更新时序电路的电路示意图；及
[0015] 图7显示结合本发明一实施例的该自我更新时序电路运作时的时序图。
[0016] 【主要元件符号说明】
[0017] 10 半导体存储器元件
[0018] 11 存储器控制器
[0019] 12 自我更新控制器
[0020] 122 命令解码器
[0021] 124 自我更新时序电路
[0022] 1242，1242’ 温度传感器
[0023] 1244，1244’ 参考电压源
[0024] 1246，1246’ 比较器
[0025] 1248，1248’ 逻辑电路
[0026] 1250，1250’ 振荡器
[0027] 14 库地址产生器
[0028] 1542 致能电路
[0029] 1543 致能时钟电路
[0030] 16 自我更新计数器
[0031] 162 行递增计数器
[0032] 164 行地址计数器
[0033] 18 库控制逻辑电路
[0034] 20 行地址多工器
[0035] 22 地址锁存器
[0036] 24A～24D 存储器库
具体实施方式
[0037] 图1显示结合本发明一实施例的半导体存储器元件10的架构示意图，其中该半导体存储器元件10包含一自我更新控制器12以调整该存储器元件10的更新周期。该自我更新控制器12可调整一更新时钟信号SCLK的更新频率，而该更新时钟信号SCLK用以控制更新计数器的运作频率。
[0038] 参照图1，该半导体存储器元件10包含多个存储器库(bank)，每一存储器库具有多个存储器单元(未绘出)。为了简洁起见，图1以具有4个存储器库24A、24B、24C和24D的半导体存储器元件10为例说明。然而，本发明可相同地应用在具有多个存储器库的半导体存储器元件中。
[0039] 参照图1，该自我更新控制器12包含一命令解码器122和一自我更新时序电路124。该命令解码器122在该存储器元件10的运作期间从一存储器控制器11接收多个外部命令和时钟信号，且产生多个控制和时序信号以控制这些元件12-24。举例而言，当接收来自该存储器控制器11的一自我更新命令时，该命令解码器122发出一自我更新控制信号SRF。该存储器元件10会根据该自我更新控制信号SRF执行自我更新运作。
[0040] 参照图1，在接收该自我更新控制信号SRF后，该自我更新时序电路124产生该更新时钟信号SCLK以控制一库地址产生器14和一自我更新计数器16。该自我更新计数器16用以产生一目标行地址，藉以指示一准备被更新的行。该库地址产生器14用以产生一目标库地址，藉以指示包含该准备被更新的行的一特定库。
[0041] 参照图1，一地址锁存器(latch)22接收来自该存储器控制器11的多个外部地址ADD和多个外部库地址BA，并且产生一行地址RADD至一行地址多工器20和一库地址ABA至一库控制逻辑电路18。该行地址多工器20，其由来自该命令解码器122的该自我更新控制信号SRF所致动，在一正常模式运作下接收该行地址RADD和在一自我更新模式运作下接收一自我更新行地址SRA，藉以产生一内部行地址IRA。
[0042] 该库控制逻辑电路18，其由来自该命令解码器122的该自我更新控制信号SRF所致动，用以接收该库地址ABA和一自我更新库地址SBA。当该控制信号SRF为低逻辑电平时，该库地址ABA由该电路18传送以作为一内部库地址IBA。当该控制信号SRF为高逻辑电平时，该自我更新库地址SBA由该电路18传送以作为该内部库地址IBA。
[0043] 图2显示结合本发明一实施例的该自我更新计数器16的细部电路示意图。参照图2，该自我更新计数器16包含一行递增计数器162和一行地址计数器164。该行递增计数器
162用以在该自我更新模式运作时增加该行地址计数器164。该行地址计数器164会输出一目标行地址，用以指示一要被更新的行。该行地址计数器164会指向所有存储器库24A、24B、
24C和24D中相同的行。
162用以在该自我更新模式运作时增加该行地址计数器164。该行地址计数器164会输出一目标行地址，用以指示一要被更新的行。该行地址计数器164会指向所有存储器库24A、24B、
24C和24D中相同的行。
[0044] 图3显示结合本发明一实施例的具有该自我更新控制器12的该半导体存储器元件10运作时的时序图，以下说明请一并参照图1和图2。假设这些存储器库24A、24B、24C和24D的库地址分别是00、01、10和11。参照图3，在接收来自该存储器控制器11的一自我更新命令后，该命令解码器122在时间间隔T1的起点发出具有逻辑高电平的自我更新控制信号SRF。
该存储器元件10根据该信号SRF执行一自我更新运作。该自我更新时序电路124根据该信号SRF产生一第一SCLK脉冲至该库地址产生器14和该自我更新计数器16。当该存储器元件10执行该自我更新运作时，从该自我更新计数器16产生的一目标行地址SRA和从该库地址产生器14产生的一目标库地址SBA会用以更新一确认的存储器库中的一特定行。在本例中，具有0…001值的一目前更新行地址SRA会存储在该自我更新计数器16中，而具有值00的一第一自我更新库地址SBA会存储在该库地址产生器14中。因此，在时间间隔T1期间，存储器库
24A被选择为目标库且存储器库24A中的行0…001会被更新。
该存储器元件10根据该信号SRF执行一自我更新运作。该自我更新时序电路124根据该信号SRF产生一第一SCLK脉冲至该库地址产生器14和该自我更新计数器16。当该存储器元件10执行该自我更新运作时，从该自我更新计数器16产生的一目标行地址SRA和从该库地址产生器14产生的一目标库地址SBA会用以更新一确认的存储器库中的一特定行。在本例中，具有0…001值的一目前更新行地址SRA会存储在该自我更新计数器16中，而具有值00的一第一自我更新库地址SBA会存储在该库地址产生器14中。因此，在时间间隔T1期间，存储器库
24A被选择为目标库且存储器库24A中的行0…001会被更新。
[0045] 接着，具有值01的一第二更新库地址SBA、具有值10的一第三更新库地址SBA和具有值11的一第四更新库地址SBA会分别在信号SCLK的一第二脉冲、一第三脉冲和一第四脉冲的升缘处依序被闩锁。因此，存储器库24B、存储器库24C和存储器库24D会依序被选择为目标库，且在不同目标库24B、24C和24D中的相同行0…001会在时间间隔T2和T4之间在连续的SCLK周期内被更新。
[0046] 在4个SCLK脉冲后，所有存储器库24A、24B、24C和24D中的行0…001会完成更新。因此，该行递增计数器162产生一计数信号cnt至该行地址计数器164。接着，该计数信号cnt增加该行地址计数器164以移动该目前更新行地址至下一更新行地址。在本发明一实施例中，存储在该行递增计数器162中的一初始值设定为0，且在时间间隔T4结束后该行递增计数器162会增加该初始值为1。因此，该行地址计数器164会更新具有0…001值的目前更新行地址SRA到具有0…010值的下一更新行地址SRA。经由近似的处理过程，在连续的SCLK周期内所有存储器库24A、24B、24C和24D中的新行0…010会被更新。
[0047] 为了减少该半导体存储器元件10在自我更新运作时的功率损耗，该更新时钟信号SCLK的更新频率会根据不同的温度而改变。图4显示结合本发明一实施例的产生一温度相关的更新时钟信号SCLK的该自我更新时序电路124的电路示意图。参照图4，该自我更新时序电路124包含一温度传感器1242、一参考电压源1244、一比较器1246、一逻辑电路1248和一振荡器1250。该温度传感器1242邻近该半导体存储器元件10中的存储器单元而设置。该温度传感器1242会产生比例于所感测温度的一信号V1。该参考电压源1244会产生与温度无关的一固定电压V2。该比较器1246用以比较信号V1和V2，并根据比较结果和一致能信号EN产生一信号VC。该逻辑电路1248根据该自我更新控制信号SRF和该致能信号EN产生一信号SC。该振荡器1250根据该信号SC的逻辑电平产生以不同预定频率振荡的该更新时钟信号SCLK。
[0048] 该自我更新时序电路124的运作说明如下。当该温度传感器1242所感测的温度低于一预定温度时，电压V2的电压值会高于电压V1的电压值。在接收该致能信号EN后，该比较器1246输出具有低逻辑电平的信号VC。该逻辑电路1248在这些信号EN和SRF均为高逻辑电平时传送具有低逻辑电平的信号SC。在接收具有低逻辑电平的信号SC后，该振荡器1250产生以一较低频率振荡的该时钟信号SCLK，藉以减少该库地址产生器14和该自我更新计数器16的运作频率。
[0049] 参照图4，该比较器1246和该逻辑电路1248会根据一致能电路1542所产生的致能信号EN而致动。具体来说，该比较器1246和该逻辑电路1248只有在该致能电路1542产生具有高逻辑电平的致能信号EN时致动。当所有存储器库中至少一更新行完成自我更新运作后，该致能信号EN会产生高逻辑电平。图5显示结合本发明一实施例的致能信号EN的时序图。参照图5，当具有0…001值的更新行地址SRA被选择，且在4个存储器库24A、24B、24C和24D中的相同行0…001在连续的SCLK周期内被更新时，该致能信号EN会由低逻辑电平转态为高逻辑电平，藉以准备致动该比较器1246和该逻辑电路1248。该比较器1246和该逻辑电路1248会在一短暂延迟后致动。在本实施例中，由于该比较器1246只会在第四个SCLK脉冲致动，该半导体存储器元件10的功率损耗会藉此降低。
[0050] 为了进一步降低该半导体存储器元件10的功率损耗，该比较器1246和该逻辑电路1248会在所有存储器库24A、24B、24C和24D中的两或多个特定行被更新时才会致动。在本发明一实施例中，该行地址计数器164会在所有存储器库中的相同行0…001均完成自我更新运作时才会更新具有0…001值的目前更新行地址SRA到具有0…010值的下一更新行地址SRA。该致能电路1542在所有存储器库中的新行0…010均完成自我更新运作时才会准备致动该比较器1246和该逻辑电路1248。在本发明另一实施例中，该行地址计数器164以一连续方式更新目前更新行地址SRA。如果这些存储器库24A、24B、24C和24D中的每一个具有512行，该致能电路1542可能会在所有存储器库中的所有行(共512行)均完成自我更新运作时才会准备致动该比较器1246和该逻辑电路1248。
[0051] 本发明另一实施例提供另一种降低该半导体存储器元件10的功率损耗的方法。在该实施例中，一致能电路只会在固定时间间隔被致动。图6显示结合本发明一实施例的产生一温度相关的更新时钟信号SCLK的该自我更新时序电路124’的电路示意图。参照图6，该自我更新时序电路124’包含一温度传感器1242’、一参考电压源1244’、一比较器1246’、一逻辑电路1248’、一振荡器1250’和一致能时钟电路1543。图6中类似图4的元件以类似的参考数字显示，且电路的细节将不再赘述。
[0052] 图7显示结合本发明一实施例的该自我更新时序电路124’运作时的时序图。参照图6和图7，该振荡器1250’在自我更新运作开始时产生具有固定4μs周期的振荡信号SCLK’。因此，更新运作在连续的SCLK周期中执行。在本实施例中，该致能时钟电路1543产生一致能信号ENT，其周期为振荡信号SCLK’的周期的整数倍，例如64ms。因此，该比较器1246’和该逻辑电路1248’会每隔64ms致动一次。
[0053] 参照图6和图7，当该致能时钟电路1543首先产生具有高逻辑电平的致能信号ENT时，该比较器1246’会致动以输出比较信号VC’。由于该温度传感器1242’所感测的温度高于一预定温度，该比较器1246’会输出具有高逻辑电平的信号VC’，使得该振荡信号SCLK’的时钟周期维持不变。在64ms后，该致能时钟电路1543再次产生具有高逻辑电平的致能信号ENT’，使得该比较器1246’和该逻辑电路1248’再次致动。由于此时该温度传感器1242’所感测的温度低于该预定温度，该比较器1246’会输出具有低逻辑电平的信号VC’，使得该振荡器1250’产生具有较长周期的振荡信号SCLK’(在本例中为8μs)。由于自我更新运作之后会以较长的周期进行，该半导体存储器元件10的功率损耗会因此降低。
[0054] 本发明的技术内容及技术特点已揭示如上，然而本领域技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包括各种不背离本发明的替换及修饰，并为所附的权利要求书要求保护的范围所涵盖。