本发明公开了一种自对准接触孔的小尺寸MOSFET的制作方法，包括步骤：1）刻蚀沟槽，生长栅氧，淀积多晶硅并回刻；3）生长衬垫氧化层，进行体区、源区注入及热退火；4）淀积氮化硅和LPTEOS；5）回刻除去TEOS和氮化硅；6）淀积层间介质层并平坦化；7）涂布光刻胶，曝光接触孔；然后除去光刻胶，干法刻蚀层间介质层至硅表面，再进行硅刻蚀，形成接触孔底部沟槽。本发明还公开了应用上述方法制作的MOSFET结构。本发明通过在传统制造工艺基础上，增加一层SiN和LPTEOS的淀积和刻蚀，实现了接触孔与栅极沟槽的自对准，从而在不增加光刻层数的前提下，解决了元胞尺寸缩小过程中遇到的接触孔套准精度问题。
1.自对准接触孔的小尺寸MOSFET的制作方法，其特征在于，包括以下步骤：
1)在硅衬底上刻蚀出沟槽，并在刻蚀完成后，保留刻蚀阻挡层；
2)生长栅极氧化层，淀积多晶硅，并将多晶硅回刻至刻蚀阻挡层表面；
3)除去刻蚀阻挡层，在硅外延层和多晶硅表面生长衬垫氧化层，然后进行体区、源区的注入及热退火；
5)回刻除去正硅酸乙酯和氮化硅，并使刻蚀停留在衬垫氧化层上；
7)涂布光刻胶，曝光接触孔；然后除去光刻胶，选择二氧化硅比氮化硅刻蚀选择比高的刻蚀气体，将层间介质层刻蚀到硅表面；再选择硅比氮化硅刻蚀选择比高的刻蚀气体进行硅刻蚀，形成接触孔底部沟槽；后续按照常规工艺完成MOSFET的制作。
2.根据权利要求1所述的方法，其特征在于，步骤2)，多晶硅回刻采用干法刻蚀方法，沟槽内的过刻蚀量在 以内。
3.根据权利要求1所述的方法，其特征在于，步骤3)，用干法刻蚀方法去除二氧化硅刻蚀阻挡层。
4.根据权利要求1所述的方法，其特征在于，步骤3)，用热氧化方法生长衬垫氧化层，所述衬垫氧化层的厚度为
5.根据权利要求1所述的方法，其特征在于，步骤4)，用化学气相沉积方法淀积氮化硅和正硅酸乙酯，所述氮化硅的厚度为 所述正硅酸乙酯的厚度为
6.根据权利要求1所述的方法，其特征在于，步骤5)，回刻采用干法刻蚀方法。
7.根据权利要求1所述的方法，其特征在于，步骤6)，用化学气相沉积方法淀积层间介质层，所述层间介质层为硼磷硅玻璃。
8.根据权利要求1所述的方法，其特征在于，步骤7)，硅刻蚀的刻蚀深度为
9.应用权利要求1-8任何一种方法制作的自对准接触孔的小尺寸MOSFET的结构，其特征在于，硅外延层和沟槽多晶硅的表面覆盖有一层二氧化硅衬垫氧化层，沟槽凸出于硅外延层的那部分侧壁外覆盖有氮化硅。
10.根据权利要求9所述的结构，其特征在于，所述二氧化硅衬垫氧化层的厚度为所述氮化硅的厚度为
自对准接触孔的小尺寸MOSFET结构及制作方法
技术领域
[0001] 本发明涉及半导体集成电路制造领域，特别是涉及一种自对准接触孔的小尺寸沟槽型MOSFET（Metal Oxide Semicoductor Field Effect Transistor）的结构及其制作方法。
背景技术
[0002] 目前，在半导体集成电路中，普通的沟槽型功率MOS晶体管的元胞区结构如图1所示，该元胞结构由沟槽及接触孔组成，接触孔通过注入高剂量掺杂物形成欧姆接触，将体区及源区引出，而接触孔是通过一道光刻曝光后干法刻蚀介质层形成。这种结构一般用于1.0μm至1.8μm元胞尺寸设计中。
[0003] 为了进一步提升沟道密度，减小器件导通电阻（Ron），最简单的做法是进一步缩小元胞尺寸设计。在设计尺寸缩小过程中，传统DMOS制造方法将遭遇接触孔与栅极沟槽间套准精度不够导致的栅、源短路，器件失效，沟道掺杂浓度受接触孔注入影响导致沟道开启电压均匀性差等问题。
发明内容
[0004] 本发明要解决的技术问题是提供一种自对准接触孔的小尺寸MOSFET的制作方法，它可以解决沟槽型MOSFET在元胞尺寸设计缩小时遇到的接触孔套准精度不够的问题。
[0005] 为解决上述技术问题，本发明的自对准接触孔的小尺寸MOSFET的制作方法，包括以下步骤：
[0006] 1）在硅衬底上刻蚀出沟槽，并在刻蚀完成后，保留刻蚀阻挡层；
[0007] 2）生长栅极氧化层，淀积多晶硅，并将多晶硅回刻至刻蚀阻挡层表面；
[0008] 3）除去刻蚀阻挡层，在硅外延层和多晶硅表面生长衬垫氧化层，然后进行体区、源区的注入及热退火；
[0009] 4）淀积氮化硅和低压正硅酸乙酯；
[0010] 5）回刻除去正硅酸乙酯和氮化硅，并使刻蚀停留在衬垫氧化层上；
[0011] 6）淀积层间介质层，并平坦化；
[0012] 7）涂布光刻胶，曝光接触孔；然后除去光刻胶，选择二氧化硅比氮化硅刻蚀选择比高的刻蚀气体，将层间介质层刻蚀到硅表面；再选择硅比氮化硅刻蚀选择比高的刻蚀气体进行硅刻蚀，形成接触孔底部沟槽；后续按照常规工艺完成MOSFET的制作。
[0013] 本发明要解决的技术问题是提供应用上述方法制作的沟槽型MOSFET的结构。
[0014] 为解决上述技术问题，本发明的自对准接触孔的小尺寸MOSFET的结构，其硅外延层和沟槽多晶硅的表面覆盖有一层二氧化硅衬垫氧化层，沟槽凸出于硅外延层的那部分侧壁外覆盖有氮化硅。
[0015] 本发明通过对传统的沟槽型MOSFET的制造工艺进行改进，增加一层SiN及LPTEOS的淀积和刻蚀，实现了接触孔与栅极沟槽的自对准，在不增加光刻层数的前提下，解决了元胞尺寸缩小过程中遭遇的接触孔套准精度问题，从而使沟道密度可以实现更高的集成度，得到更低导通电阻的器件性能。
附图说明
[0016] 图1是目前普通的沟槽型功率MOS晶体管的原胞区结构示意图。
[0017] 图2是本发明的自对准接触孔小尺寸沟槽型MOSFET的制作工艺流程示意图。
[0018] 图3是本发明的自对准接触孔小尺寸沟槽型MOSFET的结构示意图。
具体实施方式
[0019] 为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
[0020] 本发明的自对准接触孔的小尺寸MOSFET的制作方法如下：
[0021] 步骤1，如图2（a）所示，首先在硅衬底上干法刻蚀出深度为0.9～1.5μm的沟槽；刻蚀完成后，保留表面作为刻蚀阻挡层的二氧化硅，然后生长栅极氧化层(厚度可以在的范围内甚至更大，取决于晶体管所要求的栅源额定电压)，并通过CVD（化学气相沉积方法）工艺淀积 的多晶硅。
[0022] 步骤2，将多晶硅干法回刻至二氧化硅刻蚀阻挡层表面，沟槽内的过刻蚀量保持在以内，如图2（b）所示。
[0023] 步骤3，干法刻蚀去除二氧化硅刻蚀阻挡层，然后通过热氧化方法在硅外延层及多晶硅表面覆盖一层厚约 的二氧化硅衬垫氧化层，作为后续注入工艺的阻挡层及SiN（氮化硅）淀积的缓冲层；接着进行体区、源区的注入及热退火(该注入及热退火过程均为MOSFET常规工艺)，如图2（c）所示。
[0024] 步骤4，用CVD工艺淀积一层厚约 的SiN和厚约 的LPTEOS（低压正硅酸乙酯），如图2（d）所示。
[0025] 步骤5，干法回刻，依次除去TEOS及SiN，并使刻蚀停留在衬垫氧化层上，此时，在凸出的多晶硅两侧会形成ONO（Oxide-Nitride-Oxide）结构的SPACER（隔板），如图2（e）所示。
[0026] TEOS的厚度决定SiN刻开的尺寸宽度，即后续接触孔底部的尺寸宽度，因此，需要根据元胞尺寸设计大小调整TEOS的厚度。
[0027] 步骤6，用CVD工艺淀积层间介质层BPSG（硼磷硅玻璃）并平坦化，如图2（f）所示。
[0028] 步骤7，涂布光刻胶并曝光，形成接触孔。然后，去除光刻胶，先用干法刻蚀方法，并选择SiO2/SiN选择比高的刻蚀气体（例如CF4），将层间介质层刻蚀到硅表面，使得SiN大部分保留；接着进行硅的干法刻蚀，同样选择Si/SiN选择比高的刻蚀气体（例如氯气，这样即使接触孔曝光有套准波动，底部SiN定义的接触沟槽也是自对准的），刻蚀深度一般在通过这两步高选择比的刻蚀程序形成接触孔底部沟槽，如图2（g）所示。
[0029] 后续工艺与传统沟槽型MOS晶体管一致，最终得到如图3所示的自对准接触孔的小线宽沟槽型MOSFET。比较图3与图1可以看到，本发明的沟槽型MOSFET的结构与传统的沟槽型MOSFET结构相比，在接触孔套准发生偏移的时候，底部的接触沟槽仍然能够实现精确自对准，因此，接触孔底部的欧姆注入对沟道区域的影响是均匀的；另外，凸出的多晶硅侧壁由于有SiN保护，不易发生栅漏短路现象，从而极大地增加了接触孔套准精度工艺窗口。
