一种串行存储器芯片容量扩充结构

摘要

本发明涉及集成电路中的串行存储器领域，具体为一种串行存储器芯片容量扩充结构，其结构简单，开发周期缩短，方便地实现扩充存储器芯片的容量，成本低，其包括至少两片相同容量的晶片，每片晶片的电源VCC和地VSS分别通过总线连接实现并联，每片晶片的其他端口分别通过总线对应连接实现并联。

权利要求

1.一种串行存储器芯片容量扩充结构，其特征在于，其包括至少两片相同容量的晶片，每片所述晶片的电源VCC和地VSS分别通过金属层总线连接实现并联，每片所述晶片的其他端口分别通过金属层总线对应连接实现并联；所述金属层为金属掩膜板。

2.根据权利要求1所述的一种串行存储器芯片容量扩充结构，其特征在于，每片所述晶片通过内部地址的修改分别设定成不同的芯片，包括一片主芯片和至少一片从芯片。

说明书

一种串行存储器芯片容量扩充结构

技术领域

[0001] 本发明涉及集成电路中的串行存储器领域，具体为一种串行存储器芯片容量扩充结构。

背景技术

[0002] 现有的串行接口存储器芯片需要扩充容量时通常有两种方法：见图1所示，第一种是需要在PCB印刷电路板上通过芯片级别的连接方案实现，比如I2C接口允许最多8颗芯片通过不同的地址设定实现容量扩充；见图2所示，第二种是更换更大容量的新芯片，比如I2C接口64Kb的芯片型号为24C64，如果需要512Kb则需要更换新的24C512，实现容量的增加。这两种方法的缺点分别在于：第一种在用户级别会产生更高的成本；第二种需要全新的产品，如果独立开发需要更大的资金投入（掩膜版等），开发系列化串行存储器芯片时，经常采用大容量兼容小容量的方法，比如容量为4A的存储器可以兼容容量为2A或A的芯片，带来的问题是小容量的竞争力不够。另一种方式是每种容量都进行开发，这样的成本会非常高。

发明内容

[0003] 为了解决上述问题，本发明提供了一种串行存储器芯片容量扩充结构，其结构简单，开发周期缩短，方便地实现扩充存储器芯片的容量，成本低。

[0004] 其技术方案是这样的：一种串行存储器芯片容量扩充结构，其特征在于，其包括至少两片相同容量的晶片，每片所述晶片的电源VCC和地VSS分别通过总线连接实现并联，每片所述晶片的其他端口分别通过总线对应连接实现并联。

[0005] 其进一步特征在于，每片所述晶片的电源VCC和地VSS分别通过金属层总线连接实现并联；

[0006] 每片所述晶片的其他端口分别通过金属层总线对应连接实现并联；

[0007] 所述金属层为金属掩膜板；

[0008] 每片所述晶片通过内部地址的修改分别设定成不同的芯片，包括一片主芯片和至少一片从芯片。

[0009] 采用本发明的结构后，其包括至少两片相同容量的晶片，每片晶片的电源VCC和地VSS分别通过总线连接实现并联，每片晶片的其他端口分别通过总线对应连接实现并联，实现了所有晶片之间的无缝互联，得到一片容量为晶片数量的倍数的晶片，经过测试、划片、封装，成为扩容后的新芯片，其结构简单，开发周期缩短，方便地实现扩充晶片的容量，成本低。

附图说明

[0010] 图1为现有技术中印刷电路板通过芯片级别的连接的示意图；

[0011] 图2为现有技术中更换更大容量的新芯片的示意图；

[0012] 图3为本发明示意图。

具体实施方式

[0013] 见图3所示，一种串行存储器芯片容量扩充结构，其包括N（N≥2）片相同容量的晶片Memory Die1、Memory Die2、…、Memory DieN-1，每片晶片的电源VCC和地VSS分别通过金属层总线连接实现并联，每片晶片的其他端口分别通过金属层总线对应连接实现并联，如每个晶片的地址端口A0、A1、A2、信号端口SDA、SCL、其他端口WP等分别通过金属层总线对应连接实现并联，金属层为金属掩膜板，金属掩膜板成本低，有效的降低了整个结构的成本；每片晶片通过内部地址的修改分别设定成不同的芯片，包括一片主芯片Master和至少一片从芯片Slave，地址分别为Add=1、Add=2、。。。、Add=N-1。

[0014] 本发明适合于I2C串口，SPI串口，Microwire串口等各种串行存储器结构，也可以用于各类自行定义的接口。