层叠陶瓷电子部件的制造方法

摘要

本发明提供一种可通过对于层叠体芯片的侧面具有所期望的绝缘体部的厚度而获得电气特性稳定的高可靠性的层叠陶瓷电子部件的制造方法。本发明的层叠陶瓷电子部件的制造方法包括如下工序：准备形成为内部电极的两侧端缘于侧面露出的层叠体芯片；将层叠体芯片的一个侧面及另一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充有绝缘体部用膏的金属板，在将层叠体芯片自金属板拉离时使金属板向任意方向摇动，从而形成第一绝缘体部及第二绝缘体部；进而对形成有第一绝缘体部及第二绝缘体部的层叠体芯片进行烧制。绝缘体部用膏的特征在于粘度为500Pa·s～2500Pa·s、且无机固形物的含量C(vol％)满足特定条件。

权利要求

1.一种层叠陶瓷电子部件的制造方法，其包括如下工序：

准备层叠有多个陶瓷层和多个内部电极、且形成为上述内部电极的两侧端缘于侧面露出的层叠体芯片；

排列多个上述层叠体芯片，将上述层叠体芯片的一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充有包含陶瓷膏的绝缘体部用膏的金属板，在将上述层叠体芯片自上述金属板拉离时使上述金属板或上述层叠体芯片向任意方向摇动，从而在上述一个侧面上涂敷上述绝缘体部用膏而形成第一绝缘体部；

将上述层叠体芯片的另一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充有绝缘体部用膏的金属板，在将上述层叠体芯片自上述金属板拉离时使上述金属板或上述层叠体芯片向任意方向摇动，从而在上述另一个侧面上涂敷上述绝缘体部用膏而形成第二绝缘体部；以及对形成有上述第一绝缘体部及上述第二绝缘体部的层叠体芯片进行烧制，上述绝缘体部用膏的特征在于粘度为500Pa·s～2500Pa·s、且无机固形物的含量C满足C≥(S×t/(V/2))×100，式中的C为无机固形物的含量且其单位为vol％，t为上述第一绝缘体部或第二绝缘体部的保证厚度且其单位为μm，S为上述第一绝缘体部或第二绝缘体部的形成面的面积且

2 3

其单位为μm，V为与每个芯片相对应的金属板的沟槽体积且其单位为μm。

2.如权利要求1所述的层叠陶瓷电子部件的制造方法，其中，

构成上述绝缘体部用膏的溶剂成分与上述层叠体芯片中所含有的粘合剂成分不相溶。

说明书

层叠陶瓷电子部件的制造方法

技术领域

[0001] 本发明涉及层叠陶瓷电容器等层叠陶瓷电子部件的制造方法。

背景技术

[0002] 先前，层叠陶瓷电子部件烧制前的层叠体芯片的制造是通过于陶瓷生片上纵横地印刷多个相当于一个层叠体芯片的内部电极，且按所需数量将该陶瓷生片层叠并压接后，切割为单个芯片状而进行的。于该方法中，在陶瓷生片的层叠位置的精度或用于切割为层叠体芯片的形状的位置精度的关系上，必需确保层叠体芯片的侧面(无引出电极的面)上的绝缘体部具有一定宽度。因此，存在因设置该绝缘体部而导致层叠体芯片的尺寸增大的情形或由于内部电极的面积减小而使取得电容变小等问题。此外，印刷有内部电极的部分仅增厚相当于内部电极的厚度。因此，若电极层叠数增多，则印刷有内部电极的部分与绝缘体部之间会产生较大的高低差。亦存在因受到该高低差的影响而于烧制后的层叠体芯片中产生构造缺陷的问题。

[0003] 作为改善上述问题点的方法，例如提出有如下所述的层叠陶瓷电容器的制造方法。即，该层叠陶瓷电容器的制造方法是如下方法：对陶瓷生片以条纹状印刷成为内部电极的导电膜，且按所需数量将该陶瓷生片层叠并压接后，切割为单个层叠体芯片，从而制造层叠体芯片。而且，在如图7所示那样的绝缘体部形成装置1中，在水平的金属板2上形成绝缘体部用膏3的涂膜，该绝缘体部用膏3是使层叠体芯片中所使用的陶瓷材料共享、且使用了如不溶解层叠体那样的溶剂。其后，对于该涂膜，通过对由保持板4所保持的层叠体芯片5的侧面涂敷绝缘体部用膏3，从而在层叠体芯片5上形成绝缘体部(参照专利文献1)。

[0004] 先前技术文献

[0005] 专利文献

[0006] 专利文献1：日本专利特开昭61-248413号公报

发明内容

[0007] 发明所要解决的问题

[0008] 然而，作为绝缘体部用膏，即便设为于层叠体芯片的侧面与该层叠体中所使用的陶瓷材料共享、且使用了如不溶解层叠体那样的溶剂，亦存在如下问题：在通过如上所述那样的先前的方法对层叠体芯片的侧面涂敷了绝缘体部用膏的情况下，层叠体芯片的棱部中的涂敷厚度超过可维持电气特性的容许范围而变薄，或无法平滑地涂敷等。

[0009] 因此，本发明的主要目的在于提供一种可通过对于层叠体芯片的侧面具有所期望的绝缘体部的厚度，而获得电气特性稳定的高可靠性的层叠陶瓷电子部件的层叠陶瓷电子部件的制造方法。此外，提供一种可获得抑制层叠陶瓷电子部件的外观质量下降的层叠陶瓷电子部件的层叠陶瓷电子部件的制造方法。

[0010] 用于解决问题的技术手段

[0011] 本发明所涉及的层叠陶瓷电子部件的制造方法包括如下工序：准备层叠有多个陶瓷层和多个内部电极、且形成为内部电极的两侧端缘于侧面露出的层叠体芯片；排列多个层叠体芯片，将层叠体芯片的一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充有包含陶瓷膏的绝缘体部用膏的金属板，在将层叠体芯片自金属板拉离时使金属板或层叠体芯片向任意方向摇动，从而在一个侧面上涂敷绝缘体部用膏而形成第一绝缘体部；将层叠体芯片的另一个侧面抵压至具有任意体积的沟槽且在上述体积的沟槽内填充有绝缘体部用膏的金属板，在将层叠体芯片自金属板拉离时使金属板或层叠体芯片向任意方向摇动，从而在另一个侧面上涂敷绝缘体部用膏而形成第二绝缘体部；以及对形成有第一绝缘体部及第二绝缘体部的层叠体芯片进行烧制，绝缘体部用膏的特征在于粘度为500Pa·s～2500Pa·s、且无机固形物的含量C(vol％)满足C≥(S×t/(V／2))×100，式中的C为无机固形物的含量(vol％)，t为绝缘层的保证厚度(μm)，S为绝缘层形成面
2 3
的面积(μm)，V为与每个芯片相对应的金属板的沟槽体积(μm)。

[0012] 此外，在本发明所涉及的层叠陶瓷电子部件的制造方法中，构成绝缘体部用膏的溶剂成分优选为与层叠体芯片中所含有的粘合剂成分不相溶。

[0013] 发明效果

[0014] 根据本发明所涉及的层叠陶瓷电子部件的制造方法，通过将绝缘体部用膏的粘度设定为500Pa·s以上且2500Pa·s以下，且陶瓷原料的含量满足上述数式，而在层叠体芯片的侧面形成绝缘体部时，可抑制该绝缘体部的涂敷厚度的不均，从而如角状突起等的涂敷形状无异常，进而可制造实测厚度不低于保证厚度的层叠陶瓷电子部件。因此，可通过对于层叠体芯片的侧面具有所期望的绝缘体部的厚度，而获得电气特性稳定的高可靠性的层叠陶瓷电子部件。

[0015] 此外，在本发明所涉及的层叠陶瓷电子部件的制造方法中，可通过对于绝缘体部用膏中所含有的膏溶剂使用不溶解形成有层叠体芯片的陶瓷层的粘合剂成分的溶媒，而获得电气特性稳定的层叠陶瓷电子部件。

[0016] 本发明的上述目的、其他目的、特征及优势根据以下用于实施发明的方式的说明而更加明确。

附图说明

[0017] 图1是表示通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部件的外观的一例的简要立体图。

[0018] 图2是表示通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部件的A-A线处的剖面的剖面图解图。

[0019] 图3是表示了在本发明所涉及的层叠陶瓷电子部件的制造方法中制造层叠体芯片的制造工序的简要图，图3(a)是在所准备的陶瓷生片上以带状印刷有导电膜的状态的图，图3(b)是表示了层叠第一及第二陶瓷生片的工序的图，图3(c)是表示层叠体的简要立体图。

[0020] 图4(a)是表示通过图3中所示的层叠体芯片的制造工序而制造出的层叠体芯片的外观的一例的简要立体图，图4(b)及图4(c)是分别用于说明内部电极的形状的平面剖面图。

[0021] 图5是表示了在本发明所涉及的层叠陶瓷电子部件的制造方法中将绝缘体部用膏涂敷于层叠体芯片的工序的简要图，图5(a)是表示了使层叠体芯片突入至具有沟槽的金属板的状态的图，图5(b)是表示了将层叠体芯片抵压至具有沟槽的金属板的状态的图，图5(c)表示一面使层叠体芯片自具有沟槽的金属板摇动一面提拉的状态。

[0022] 图6(a)是表示通过图5中所示的将绝缘体部用膏涂敷于层叠体芯片的工序而制造出的附有绝缘体部的层叠体芯片的外观的一例的简要立体图，图6(b)及图6(c)是分别用于说明内部电极的形状的平面剖面图。

[0023] 图7是表示在先前的层叠陶瓷电子部件的制造方法中将绝缘体部用膏涂敷于层叠体芯片的工序的简要图。

[0024] 符号说明

[0025] 10 层叠陶瓷电子部件

[0026] 12 陶瓷胚体

[0027] 14a、14b 外部电极

[0028] 16a、16b 陶瓷层

[0029] 18a 一个主面

[0030] 18b 另一个主面

[0031] 20a 一个侧面

[0032] 20b 另一个侧面

[0033] 22a 一个端面

[0034] 22b 另一个端面

[0035] 24a、24b 内部电极

[0036] 26a、26b 对置部

[0037] 28a、28b 引出电极部

[0038] 30a、30b 陶瓷生片

[0039] 32a、32b 导电膜

[0040] 34a、34b 间隙

[0041] 36 层叠体

[0042] 38 第一切割线

[0043] 40 第二切割线

[0044] 42 层叠体芯片

[0045] 44a、44b 侧面部电极

[0046] 50 绝缘体部形成装置

[0047] 52 具有沟槽的金属板

[0048] 52a 沟槽部

[0049] 54 绝缘体部用膏

[0050] 56 保持板

[0051] 56a 主体部

[0052] 56b 保持部

[0053] 60 附有绝缘体部的层叠体芯片

[0054] 62a 第一绝缘体部

[0055] 62b 第二绝缘体部

具体实施方式

[0056] 对通过本发明所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部件的一实施方式进行说明。图1表示作为由陶瓷胚体及外部电极构成的层叠陶瓷电子部件的外观的一例的层叠陶瓷电子部件的简要立体图，图2表示图1中所示的层叠陶瓷电子部件的A-A线处的剖面的剖面图解图。

[0057] 通过本实施方式所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部件10包括陶瓷胚体12、以及形成于陶瓷胚体12的表面的外部电极14a及14b。

[0058] 通过本实施方式所涉及的层叠陶瓷电子部件的制造方法而制造的层叠陶瓷电子部件10中所使用的陶瓷胚体12包括多个经层叠的陶瓷层16a及16b。而且，陶瓷胚体12形成为长方体状，且具有：沿长度(L)方向及宽度(W)方向延伸的一个主面18a及另一个主面18b、沿长度(L)方向及高度(T)方向延伸的一个侧面20a及另一个侧面20b、以及沿宽度(W)方向及高度(T)方向延伸的一个端面22a及另一个端面22b。此处，层叠陶瓷电子部件10在确保所需的电容的前提下，要求其一个侧面20a及另一个侧面20b绝缘。再者，陶瓷胚体12优选在角部及棱部带有圆润度。

[0059] 陶瓷层16a及16b的材料可使用例如包含BaTiO3、CaTiO3、SrTiO3及CaZrO3等主成分的电介质陶瓷。此外，亦可使用在这些主成分中添加有Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类化合物等副成分的材料。此外，亦可使用PZT(锆钛酸铅)系陶瓷等压电体陶瓷、尖晶石系陶瓷等半导体陶瓷等。

[0060] 再者，关于本实施方式所涉及的陶瓷胚体12，由于使用电介质陶瓷，故而发挥电容器的功能。

[0061] 陶瓷胚体12以由多个陶瓷层16a及16b夹持的方式具有多个内部电极24a及24b。内部电极24a及24b的材料可使用例如Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。烧制后的内部电极24a及24b的厚度优选为0.3～2.0μm。此外，烧制后的陶瓷层16a及16b的厚度优选为0.5～10μm。

[0062] 内部电极24a具有对置部26a及引出电极部28a。对置部26a与内部电极24b相对置。引出电极部28a自对置部26a引出至陶瓷胚体12的一个端面22a。而且，内部电极24a的引出电极部28a的端部形成为延伸至陶瓷胚体12的一个端面22a而露出。

[0063] 此外，内部电极24b与内部电极24a同样地，具有与内部电极24a相对置的对置部26b、及自对置部26b引出至陶瓷胚体12的另一个端面22b的引出电极部28b。内部电极
24b的引出电极部28b的端部形成为延伸至陶瓷胚体12的另一个端面22b而露出。

[0064] 在陶瓷胚体12的一个端面22a，外部电极14a形成为经由引出电极部28a而与内部电极24a电连接、且覆盖一个端面22a及内部电极24a。同样地，在陶瓷胚体12的另一个端面22b，外部电极14b形成为经由引出电极部28b而与内部电极24b电连接、且覆盖另一个端面22b及内部电极24b。

[0065] 外部电极14a及14b的材料可使用例如Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。其中，优选使用例如Cu、Ni等贱金属。外部电极14a及14b的厚度优选为10～80μm。

[0066] 其次，对本发明所涉及的层叠陶瓷电子部件的制造方法相关的一实施方式进行说明。图3(a)～(c)是表示了在本发明所涉及的一实施方式中的层叠陶瓷电子部件的制造方法之中制造层叠体芯片的制造工序的简要图。本发明所涉及的层叠陶瓷电子部件的制造方法是包含如下工序的层叠陶瓷电子部件的制造方法，即，在多个陶瓷生片上印刷条纹状电极并进行层叠而形成了层叠体之后，切割该层叠体而制作于侧面部露出有电极的层叠体芯片，然后将层叠体芯片抵压至具有填充有绝缘体部用膏的任意体积的沟槽的金属板，由此在层叠体芯片上形成绝缘体部。以下进行详细说明。

[0067] 首先，在制造层叠陶瓷电子部件10时，将陶瓷材料粉末、烧结助剂、粘合剂及塑化剂等混合而形成陶瓷浆料。陶瓷浆料例如使用刮刀成形法于承载膜上形成陶瓷生片。继而，准备多片陶瓷生片30a及30b。粘合剂成分使用例如聚乙烯醇缩丁醛(polyvinyl butyral)。此外，塑化剂使用例如邻苯二甲酸二辛酯(dioctyl phthalate)。

[0068] 继而，如图3(a)所示，在陶瓷生片30a的表面以带状互相平行地印刷多个导电膜32a。此外，在陶瓷生片30b的表面以带状互相平行地印刷多个导电膜32b。在导电膜32a与导电膜32a之间适当地设置间隙34a，在导电膜32b与导电膜32b之间适当地设置间隙
34b。结果，在陶瓷生片30a的表面，导电膜32a形成为条纹状，在陶瓷生片30b的表面，导电膜32b形成为条纹状。其次，对印刷于陶瓷生片30a及30b的表面的导电膜32a及32b进行干燥。再者，该导电膜32a成为层叠陶瓷电子部件10中的内部电极24a，导电膜32b成为层叠陶瓷电子部件10中的内部电极24b。导电膜32a及32b的材料包含导电成分、粘合剂成分及塑化剂。导电成分使用例如Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。此外，粘合剂成分使用乙基纤维素(ethyl cellulose)。此外，塑化剂使用例如醇酸树脂(alkyd)。

[0069] 其后，如图3(b)所示，将呈条纹状地印刷有导电膜32a及32b的陶瓷生片30a及30b沿相对于导电膜32a及32b的印刷方向正交的方向，以至少为了确保内部电极24a及
24b中的引出电极部28a及28b所需的大小程度交替地错开而层叠。在以上述方式层叠的陶瓷生片的上表面及下表面，视需要堆积特定片数的未形成有导电膜的陶瓷生片。继而，按压所堆积的陶瓷生片而使它们互相压接，从而形成包含呈带状印刷的导电膜32a及32b的层叠体36。

[0070] 继而，如图3(c)所示，将所形成的层叠体36于长度(L)方向上以第一切割线38进行切割，于宽度(W)方向上以第二切割线40进行切割，由此制造层叠体芯片42。此时，在层叠体芯片42中，导电膜32a发挥作为内部电极24a的功能，导电膜32b发挥作为内部电极24b的功能。

[0071] 图4(a)是表示图3中所示的层叠体芯片的制造工序中所制造出的层叠体芯片的外观的一例的简要立体图。自层叠体36切割出的层叠体芯片42与层叠陶瓷电子部件10同样地形成为长方体状，且具有沿长度(L)方向及宽度(W)方向延伸的一个主面18a及另一个主面18b、沿长度(L)方向及高度(T)方向延伸的一个侧面20a及另一个侧面20b、以及沿宽度(W)方向及高度(T)方向延伸的一个端面22a及另一个端面22b。

[0072] 图4(b)及(c)是分别用于说明内部电极的形状的平面剖面图。层叠体芯片42以由多个陶瓷层16a及16b夹持的方式具有多个内部电极24a及24b。因此，层叠体芯片42是层叠多个陶瓷层16a及16b以及内部电极24a及24b而构成的。

[0073] 如图4(b)所示，内部电极24a具有对置部26a、引出电极部28a、侧面部电极44a及侧面部电极44b。而且，引出电极部28a自对置部26a引出至层叠体芯片42的一个端面22a。而且，内部电极24a的引出电极部28a的端部形成为延伸至层叠体芯片42的一个端面22a而露出。此外，侧面部电极44a于层叠体芯片42的一个侧面20a露出，侧面部电极
44b于层叠体芯片42的另一个侧面20b露出。

[0074] 此外，如图4(c)所示，内部电极24b具有对置部26b、引出电极部28b、侧面部电极44a及侧面部电极44b。而且，引出电极部28b自对置部26b引出至层叠体芯片42的另一个端面22b。而且，内部电极24b的引出电极部28b的端部形成为延伸至层叠体芯片42的另一个端面22b而露出。此外，侧面部电极44a于层叠体芯片42的一个侧面20a露出，侧面部电极44b于层叠体芯片42的另一个侧面20b露出。

[0075] 其次，对用于在层叠体芯片上形成绝缘体部的工序进行说明。通过该工序，为了覆盖所露出的侧面部电极44a及44b，而对通过上述方法所制造出的层叠体芯片42的一个侧面20a及另一个侧面20b涂敷绝缘体部用膏。首先，对在层叠体芯片42上涂敷绝缘体部用膏的工序中所使用的绝缘体部形成装置50进行说明。

[0076] 如图5(a)所示，绝缘体部形成装置50包括具有沟槽的金属板52、绝缘体部用膏54及保持板56。除此以外，虽省略了图示，但绝缘体部形成装置50还包括用于将绝缘体部用膏54填充至具有沟槽的金属板52的刮浆板(squeegee)、及用于使保持有层叠体芯片42的保持板56以上下左右方向等任意形式摇动或移动的保持板摇动·移动机构等。

[0077] 绝缘体部形成装置50是如下装置：针对绝缘体部用膏54，通过刮浆板动作将绝缘体部用膏54填充至形成于具有沟槽的金属板52的沟槽部后，使层叠体芯片42浸渍于填充有该绝缘体部用膏54的具有沟槽的金属板52来形成绝缘体部，由此制造附有绝缘体部的层叠体芯片。

[0078] 具有沟槽的金属板52是为了供给用于向层叠体芯片42涂敷的绝缘体部用膏54而设置的。具有沟槽的金属板52在金属板上形成有多个沟槽部52a。沟槽部52a形成为长方体状的凹部。沟槽部52a在相对于层叠体芯片42的长度方向交叉的方向上形成为格子状。此外，沟槽部52a的体积的大小是基于涂敷绝缘体部用膏54的层叠体芯片42的侧面面积而决定的。

[0079] 绝缘体部用膏54被用于在层叠体芯片42上形成绝缘体部。绝缘体部用膏54的材料中包含粘合剂成分、陶瓷原料、塑化剂及膏溶剂。粘合剂成分使用例如聚乙烯醇缩丁醛(polyvinyl butyral)、乙基纤维素(ethyl cellulose)及乙酸丁酸纤维素(celhlose butyrate acetate)。陶瓷原料使用BaTiO3、CaTiO3、SrTiO3、CaZrO3等。塑化剂使用例如邻苯二甲酸二辛酯(dioctyl phthalate)。

[0080] 所使用的绝缘体部用膏54具有如下特征。即，绝缘体部用膏54可通过改变上述粘合剂成分的种类、各粘合剂成分的分子量、作为无机固形物的陶瓷原料的含量及陶瓷的体积分数，而改变其粘度。在本发明所涉及的实施方式中，以绝缘体部用膏54在25℃时的粘度为500Pa·s以上且2500Pa·s以下的方式含有上述粘合剂成分。在粘度较低的区域内，绝缘体部用膏54易流动，故层叠体芯片42的棱部中的绝缘体部的厚度变薄。另一方面，在粘度较高的区域内，绝缘体部用膏54难以流动，故维持刚涂敷后的形状，从而绝缘体部的形状异常。再者，绝缘体部用膏在25℃时的粘度是利用锥板型旋转粘度计且使用3°×R9.7mm的锥体以剪切速度0.2(1／s)进行测定的。

[0081] 此外，绝缘体部用膏54中所含有的作为无机固形物的陶瓷原料的含量必需满足下述数式1。

[0082] [数式1]

[0083] C≥(S×t/(V／2))×100

[0084] 此处，C为陶瓷原料的含量(vol％)，t为第一绝缘体部62a或第二绝缘体部62b2
的保证厚度(μm)，S为第一绝缘体部62a或第二绝缘体部62b的形成面的面积(μm)，V为
3
与每个层叠体芯片42相对应的具有沟槽的金属板52的沟槽部52a中的沟槽体积(μm)。
再者，所谓保证厚度，是指形成于层叠体芯片的侧面的绝缘体部中的目标厚度。

[0085] 即，在使用了具有沟槽的金属板52的情况下，将相当于与每个层叠体芯片42相对应的沟槽部的空间体积的1／2以上的绝缘体部用膏54涂敷于层叠体芯片42。因此，用于达成所期望的保证厚度的绝缘体部用膏54的陶瓷原料的含量是基于保证厚度、沟槽体积、第一绝缘体部62a或第二绝缘体部62b的形成面的面积而决定的。

[0086] 此外，对于绝缘体部用膏54所含有的膏溶剂，使用不溶解形成层叠体芯片42的陶瓷层16a及16b的粘合剂成分的溶媒。其原因在于：在膏溶剂溶解形成层叠体芯片42的陶瓷层16a及16b的粘合剂成分的情况下，会对层叠体芯片42造成损坏而导致短路不良。例如，绝缘体部用膏54所含有的膏溶剂就与陶瓷生片30a及30b中所使用的膏溶剂的关系而言，优选使用与层叠体芯片42所含有的粘合剂成分不相溶的膏溶剂。该膏溶剂使用例如二氢乙酸松油酯(dihydroterpineol acetate)。

[0087] 保持板56是为了在保持层叠体芯片42后，根据浸渍条件且通过保持板摇动·移动机构的控制，使层叠体芯片42移动成浸渍于具有沟槽的金属板52而设置的。保持板56由主体部56a及保持部56b构成。层叠体芯片42的一个侧面20a或另一个侧面20b由保持部56b保持。再者，保持部56b使用例如黏着橡胶。此外，将层叠体芯片42以例如45行×22列排列于保持部56b。在层叠体芯片42的另一个侧面20b由保持板56保持的情况下，保持板56是以如下方式由保持板摇动·移动机构控制的，即，通过将层叠体芯片42的一个侧面
20a抵压至具有沟槽的金属板52而使其浸渍于绝缘体部用膏54，且在自具有沟槽的金属板
52拉离时，使层叠体芯片42向上下左右方向以任意形式摇动。同样地，在层叠体芯片42的一个侧面20a由保持板56保持的情况下，保持板56是以如下方式由保持板摇动·移动机构控制的，即，通过将层叠体芯片42的另一个侧面20b抵压至具有沟槽的金属板52而使其浸渍于绝缘体部用膏54，且在自具有沟槽的金属板52拉离时，使层叠体芯片42向上下左右方向以任意形式摇动。

[0088] 其次，使用图5，对在层叠陶瓷电子部件的制造方法中将绝缘体部用膏涂敷于层叠体芯片的工序进行说明。图5(a)～(c)是表示了在本发明所涉及的一实施方式中的层叠陶瓷电子部件的制造方法之中将绝缘体部用膏涂敷于层叠体芯片的工序的简要图。

[0089] 首先，如图5(a)所示，使用刮浆板将绝缘体部用膏54填充至具有沟槽的金属板52的沟槽部52a。如图5(b)所示，其次，在如上所述那样通过保持板56保持了多个层叠体芯片42的另一个侧面20b的状态下，将层叠体芯片42的一个侧面20a抵压至填充有绝缘体部用膏54的具有沟槽的金属板52的沟槽部52a。继而，如图5(c)所示，在将层叠体芯片42自具有沟槽的金属板52拉离时，使层叠体芯片42向上下左右方向以任意形式摇动，从而使绝缘体部用膏54向层叠体芯片42的一个侧面20a润湿扩散。

[0090] 此外，通过与在图5(a)～(c)中所说明的对层叠体芯片42的一个侧面20a涂敷绝缘体部用膏54的工序相同的工序，亦在层叠体芯片42的另一个侧面20b涂敷绝缘体部用膏54。结果，在另一个侧面20b形成第二绝缘体部62b。继而，制造附有绝缘体部的层叠体芯片60。

[0091] 图6(a)是表示通过图5中所示的将绝缘体部用膏涂敷于层叠体芯片的工序而制造出的附有绝缘体部的层叠体芯片的外观的一例的简要立体图。

[0092] 通过上述制造方法而制造出的附有绝缘体部的层叠体芯片60与层叠陶瓷电子部件10或层叠体芯片42同样地形成为长方体状，且具有沿长度(L)方向及宽度(W)方向延伸的一个主面18a及另一个主面18b、沿长度(L)方向及高度(T)方向延伸的一个侧面20a及另一个侧面20b、以及沿宽度(W)方向及高度(T)方向延伸的一个端面22a及另一个端面22b。

[0093] 图6(b)及(c)是分别用于说明内部电极的形状的平面剖面图。附有绝缘体部的层叠体芯片60以由多个陶瓷层16a及16b夹持的方式具有多个内部电极24a及24b。

[0094] 如图6(b)所示，内部电极24a具有对置部26a、引出电极部28a、侧面部电极44a及侧面部电极44b。而且，引出电极部28a自对置部26a引出至层叠体芯片42的一个端面22a。而且，内部电极24a的引出电极部28a的端部形成为延伸至层叠体芯片42的一个端面22a而露出。另一方面，侧面部电极44a由具有所期望的宽度的第一绝缘体部62a覆盖，侧面部电极44b由具有所期望的宽度的第二绝缘体部62b覆盖。

[0095] 此外，如图6(c)所示，内部电极24b具有对置部26b、引出电极部28b、侧面部电极44a及侧面部电极44b。而且，引出电极部28b自对置部26b引出至层叠体芯片42的另一个端面22b。而且，内部电极24b的引出电极部28b的端部形成为延伸至层叠体芯片42的另一个端面22b而露出。另一方面，侧面部电极44a由具有所期望的宽度的第一绝缘体部
62a覆盖，侧面部电极44b由具有所期望的宽度的第二绝缘体部62b覆盖。

[0096] 继而，对通过上述工序而制造出的附有绝缘体部的层叠体芯片60进行烧制。继而，对经烧制的附有绝缘体部的层叠体芯片60的一个端面22a及另一个端面22b涂敷导电膏，且对涂敷有导电膏的附有绝缘体部的层叠体芯片60进行烧接。如此一来，在一个端面22a及另一个端面22b分别形成外部电极14a及14b，从而制造层叠陶瓷电子部件。

[0097] 根据本发明所涉及的层叠陶瓷电子部件的制造方法，由于将绝缘体部用膏的粘度设定为500Pa·s以上且2500Pa·s以下，且陶瓷原料的含量满足特定的条件，故在层叠体芯片42的侧面形成绝缘体部时，可抑制该绝缘体部的涂敷厚度的不均，从而如角状突起等的涂敷形状无异常，进而可制造实测厚度不低于保证厚度的层叠陶瓷电子部件。因此，可通过对于层叠体芯片42的侧面具有所期望的绝缘体部的厚度，而获得电气特性稳定的高可靠性的层叠陶瓷电子部件。进而，根据本发明所涉及的层叠陶瓷电子部件的制造方法，可获得抑制层叠陶瓷电子部件的外观质量下降的层叠陶瓷电子部件。

[0098] 此外，根据本发明所涉及的层叠陶瓷电子部件的制造方法，由于对于绝缘体部用膏54使用相对于层叠体芯片42为非相溶性的膏剂，因此可消除由该膏剂所导致的对层叠体芯片42主体的损坏。

[0099] 实施例1

[0100] 继而，对本发明所涉及的层叠陶瓷电子部件的制造方法相关的一实施例进行说明。本实施例所涉及的层叠陶瓷电子部件的制造方法是如下方法：在多个陶瓷生片上印刷条纹状的电极并进行层叠，将该层叠体切割而制成露出有侧面部的电极的层叠体芯片，然后将该层叠体芯片抵压至具有填充有绝缘体部用膏的任意体积的沟槽这样的具有沟槽的金属板，由此制造层叠陶瓷电子部件。

[0101] 在本实施例中，改变粘合剂的种类、粘合剂的分子量、陶瓷原料的含量及陶瓷的体积分数，而试制成绝缘体部用膏的粘度发生变化的绝缘体部用膏。使用各个绝缘体部用膏，将层叠体芯片浸渍于具有沟槽的金属板，并一面使该层叠体芯片向上下左右方向以任意形式摇动一面提拉，由此在层叠体芯片的侧面形成了绝缘体部。继而，确认各层叠体芯片的绝缘体部的厚度不均及绝缘体部的形状。此外，改变具有沟槽的金属板的空间体积，而确认陶瓷原料的含量与绝缘体部的厚度的关系。将结果示于表1、表2、表3及表4中。再者，本实施例所涉及的实验条件如下。

[0102] ·实验条件

[0103] ·层叠体芯片的尺寸：L1.0mm×W0.5mm×T0.5mm

[0104] ·层叠体芯片的个数：990个(在黏着橡胶上以45行×22列进行配置)[0105] ·层叠体芯片的配置间隔：列间距1.0mm，行间距2.0mm

[0106] ·层叠体芯片的有机成分

[0107] 电介质层：

[0108] (粘合剂成分)：主要为聚乙烯醇缩丁醛

[0109] (塑化剂)：邻苯二甲酸二辛酯

[0110] 内部电极(导电膜)

[0111] (粘合剂成分)：乙基纤维素

[0112] (塑化剂)：醇酸树脂

[0113] ·绝缘体部用膏的有机成分

[0114] (粘合剂成分)：聚乙烯醇缩丁醛、乙基纤维素、乙酸丁酸纤维素[0115] (塑化剂)：邻苯二甲酸二辛酯

[0116] (溶剂)：二氢乙酸松油酯

[0117] ·具有沟槽的金属板的空间体积(相当于一个层叠体芯片的沟槽部的空间体积)：

[0118] 1.0mm×1.0mm×0.05mm，1.0mm×1.0mm×0.10mm

[0119] 1.0mm×1.0mm×0.15mm，1.0mm×1.0mm×0.20mm

[0120] 再者，绝缘体部用膏的组成的粘合剂成分的粘合剂的种类及分子量的详细情况如下。

[0121] 聚乙烯醇缩丁醛：重量平均分子量Mw：25000

[0122] 乙基纤维素A：重量平均分子量Mw：35000

[0123] 乙基纤维素B：重量平均分子量Mw：11000

[0124] 乙酸丁酸纤维素A：重量平均分子量Mw：20000

[0125] 乙酸丁酸纤维素B：重量平均分子量Mw：11000

[0126] 乙酸丁酸纤维素C：重量平均分子量Mw：4000

[0127] 绝缘体部用膏的膏粘度是利用锥板型旋转粘度计且使用3°×R9.7mm的锥体，以剪切速度为0.2(1／s)进行测定的。详细的粘度的测定条件如下。

[0128] ·粘度计：东机产业股份有限公司制造的TV-30型粘度计

[0129] ·锥板类型：TV-30H

[0130] ·锥形转子名称：3°×R9.7

[0131] ·测定试样量：0.2ml

[0132] ·测定温度：25℃

[0133] ·转速：0.1rpm

[0134] ·测定时间：60秒(测定自粘度计开始旋转起60秒后的粘度)

[0135] [表1]

[0136]

[0137] [表2]

[0138]

[0139] [表3]

[0140]

[0141] [表4]

[0142]

[0143] 表1、表2、表3及表4分别表示关于如上述实验条件所示那样通过改变构成绝缘体部用膏的粘合剂成分的种类等而改变粘度，一并改变具有沟槽的金属板中的沟槽体积的情况下的绝缘体部的厚度的变化的实验结果。表1及表2表示绝缘体部的保证厚度设定为20μm的情况下的实验例，表3及表4表示绝缘体部的保证厚度设定为30μm的情况下的实验例。此外，在表1及表2中的试样编号1～58与表3及表4中的试样编号61～118中，试样编号1与61、2与62……分别使用相同的膏组成、芯片物性及具有沟槽的金属板。再者，各表中的※为本发明的范围外。

[0144] 此处，在表1、表2、表3及表4中，芯片物性中的侧面面积S表示层叠体芯片的侧2
面中的绝缘体部的形成面的面积(μm)。此外，PVC(Pigment Volume Concentration：颜料体积浓度)是定义为表示固形物中粒子(颜料)所占的体积比率，此处为以{陶瓷粒子／(陶瓷粒子+固形粘合剂成分)}×100[vol％]的式所求出的值。此外，表1、表2、表3及表4中的绝缘体部的实测厚度是以如下方式求出的。即，首先，沿端面切割附有绝缘体部的层叠体芯片，并利用SEM(Scanning Electron Microscope：扫描电子显微镜)观察一个侧面上的绝缘体部(9处)的状态，测定陶瓷胚体的一个侧面或另一个侧面至绝缘体部的端部为止的长度作为绝缘体部的厚度。针对该9处的测定结果求出平均值，将该平均值设为实测厚度的值。此外，所谓绝缘体部的厚度不均，是表示9处的测定结果各自的值相对于实测厚度增减多少的比率的最大值与最小值。所谓绝缘体部的保证厚度，是形成于层叠体芯片的侧面的绝缘体部中的目标厚度。此外，所谓角形状，是表示涂敷于层叠体芯片上的绝缘体部用膏是否形成为角状的判定结果。

[0145] 本实施例中的绝缘体部用膏的粘度是在较之实测厚度将厚度不均抑制为±50％以内、且不产生绝缘体部的形状异常的范围内决定的。再者，绝缘体部的形状是否异常的判定是对于未形成有角状突起等的绝缘体部设为“○”而进行的。其结果，可确认在绝缘体部用膏在25℃时的粘度为500Pa·s以上且2500Pa·s以下的情况下，厚度不均减少，此外绝缘体部的形状未形成角状突起等。

[0146] 继而，当选出绝缘体部的厚度不均及绝缘体部的形状不存在问题的绝缘体部用膏时，根据实测厚度与保证厚度的关系确认出绝缘体部用膏的陶瓷原料与具有沟槽的金属板的沟槽部中的空间体积的关系。各绝缘体部用膏的绝缘体部的实测厚度的实测值与设为将相当于具有沟槽的金属板的沟槽部中的空间体积的1／2以上的绝缘体部用膏涂敷于层叠体芯片上的计算值大致一致，不存在小于该计算值的情况。由该结果明确可知，只要达成绝缘体部的保证厚度的绝缘体部用膏的陶瓷原料满足以下数式2即可。

[0147] [数式2]

[0148] C≥(S×t/(V／2))×100

[0149] 此处，C为陶瓷原料的含量(vol％)，t为绝缘体部的保证厚度(μm)，S为绝缘体2
部的形成面的面积(μm)，V为与每个层叠体芯片相对应的具有沟槽的金属板的沟槽体积
3
(μm)。再者，所谓保证厚度，是指形成于层叠体芯片的侧面的绝缘体部中的目标厚度。

[0150] 因此，由本实验结果明确可知，为了对于层叠体芯片的侧面形成所期望的厚度的绝缘体部，绝缘体部用膏在25℃时的粘度优选为500Pa·s以上且2500Pa·s以下，进而必需满足上述数式2的条件。

[0151] 进而，在表1、表2、表3及表4中，使保证厚度分别为20μm及30μm而不同。如此，可知在使保证厚度为30μm时，与为20μm的情况相比，本发明的申请专利范围外的比较例增加。因此，明确可知因将保证厚度设定得较厚而必需与其相应地变更涂敷条件。该情况暗示出若将保证厚度设定得较大则可维持层叠陶瓷电子部件的电气特性的容许条件变严格。

[0152] 实施例2

[0153] 其次，对本发明所涉及的层叠陶瓷电子部件的制造方法相关的另一实施例进行说明。本实施例所涉及的层叠陶瓷电子部件的制造方法与实施例1同样地为如下方法：在多个陶瓷生片上以条纹状印刷电极并进行层叠，且将该层叠体切割而制成露出有侧面部的电极的层叠体芯片，然后将该层叠体芯片抵压至具有填充有绝缘体部用膏的任意体积的沟槽这样的具有沟槽的金属板，由此制造层叠陶瓷电子部件。

[0154] 在陶瓷生片成形用粘合剂中使用有高分子量且羟基较多的类型的聚乙烯醇缩丁醛的层叠陶瓷电子部件中，表示本发明的实施例。对于膏溶剂使用与层叠体的陶瓷层中所含有的粘合剂成分不相溶的溶剂、及与层叠体的陶瓷层中所含有的粘合剂成分相溶的溶剂而制作出绝缘体部用膏。利用各绝缘体部用膏对层叠体芯片形成绝缘体部，从而制作出层叠陶瓷电子部件，然后确认其短路率。再者，本实施例所涉及的实验条件如下。

[0155] ·实验条件

[0156] ·层叠体芯片的尺寸：L1.0mm×W0.5mm×T0.5mm

[0157] ·层叠体芯片的个数：990个(在黏着橡胶上以45行×22列进行配置)[0158] ·层叠体芯片的配置间隔：列间距1.0mm，行间距2.0mm

[0159] ·层叠体芯片的有机成分

[0160] 电介质层：

[0161] (粘合剂成分)：聚乙烯醇缩丁醛《重量平均分子量为200000，羟基为34mol％》[0162] (塑化剂)：邻苯二甲酸二辛酯

[0163] 内部电极(导电膜)

[0164] (粘合剂成分)：乙基纤维素

[0165] (塑化剂)醇酸树脂

[0166] ·绝缘体部用膏的有机成分

[0167] (粘合剂成分)：乙酸丁酸纤维素

[0168] (塑化剂)邻苯二甲酸二辛酯

[0169] (溶剂)二氢乙酸松油酯、松油醇

[0170] ·具有沟槽的金属板的空间体积(与1个层叠体芯片相当的沟槽部的空间体积)：1.0mm×1.0mm×0.10mm

[0171] [表5]

[0172]粘着用溶剂 短路率[％]
二氢乙酸松油酯 0.0
松油醇 100.0

[0173] 表5表示绝缘体部用膏中所含有的膏溶剂与层叠体陶瓷电子部件的短路率的关系。如表5所示，对于绝缘体部用膏的膏溶剂使用相对于形成有层叠体芯片的陶瓷层的有机成分不相溶的二氢乙酸松油酯的膏的短路率为0％。另一方面，对于膏溶剂使用与形成有层叠体芯片的陶瓷层的粘合剂成分相溶的松油醇的膏的短路率为100％。由该结果明确可知，必需对于膏溶剂使用相对于形成有层叠体芯片的陶瓷层的粘合剂成分不相溶的溶剂。

[0174] 根据本发明所涉及的层叠陶瓷电子部件的制造方法，通过将绝缘体部用膏的粘度设定为500Pa·s以上且2500Pa·s以下，且陶瓷原料的含量满足特定条件，从而可获得具有所期望的绝缘体部的厚度的层叠陶瓷电子部件，因此可获得电气特性稳定的高可靠性的层叠陶瓷电子部件。

[0175] 此外，在本实施方式中，通过使用相对于层叠体芯片的陶瓷层中所含有的粘合剂成分不相溶的膏溶剂作为绝缘体部用膏，从而形成层叠体芯片的陶瓷层的粘合剂成分不会被溶解，因此可获得电气特性稳定的层叠陶瓷电子部件。

[0176] 在本发明所涉及的实施例中，通过使保持板向上下左右方向以任意形式摇动而使层叠体芯片摇动，从而自具有沟槽的金属板分离，但并不限定于此，亦可使具有沟槽的金属板向上下左右方向以任意形式摇动而将层叠体芯片拉离。

[0177] 此外，由于本发明所涉及的实施方式中的陶瓷胚体使用电介质陶瓷，故而发挥电容器的功能，但并不限定于此，在使用压电体陶瓷的情况下发挥压电元件的功能，在使用半导体陶瓷的情况下发挥热敏电阻的功能，在使用磁性体陶瓷的情况下发挥电感器的功能。此外，在发挥电感器的功能的情况下，内部电极成为线圈状的导体。