串列传输推动方法

摘要

本发明是公开一种串列传输推动方法，其是利用一串列传输推动装置分别通过一第一差动总线与一第二差动总线连接一等效负载电容的一第一端与一第二端，第一差动总线通过一第一等效电阻连接一高电位端，第二差动总线通过一第二等效电阻连接一低电位端。串列传输推动装置接收一启动信号到一关闭信号间的触发信息，据此产生一第一电位与大于第一电位的一第二电位，并将其分别施加于第二差动总线与第一差动总线上，同时利用高电位端与低电位端快速地改变并维持第一端的电位至大于第二端的电位，直到关闭信号结束，以提升信号传输品质。

权利要求

1.一种串列传输推动方法，其特征在于，其是利用一串列传输推动装置推动一等效负载电容的一第一端与一第二端的电位，且所述第一端与所述第二端分别通过一第一差动总线与一第二差动总线连接所述串列传输推动装置，所述第一差动总线通过一第一等效电阻连接一高电位端，所述第二差动总线通过一第二等效电阻连接一低电位端，所述串列传输推动方法包含下列步骤：所述串列传输推动装置接收一启动信号，以据此产生一第三电位与大于所述第三电位的一第四电位，并将其分别施加于所述第一差动总线与所述第二差动总线上，所述第三电位与所述第四电位分别通过所述第一差动总线与所述第二差动总线分别提供给所述第一端与所述第二端；以及所述串列传输推动装置接收由所述启动信号到一关闭信号间的触发信息，据此产生一第一电位与大于所述第一电位的一第二电位，并将其分别施加于所述第二差动总线与所述第一差动总线上，以利用所述第一电位、所述第二电位快速地改变所述第一端的电位至大于所述第二端的电位，再利用所述高电位端与所述低电位端维持所述第一差动总线与所述第二差动总线的电位到所述关闭信号结束。

2.如权利要求1所述的串列传输推动方法，其特征在于，所述启动信号与所述关闭信号分别为一数字信号的一高准位信号及一低准位信号。

3.如权利要求1所述的串列传输推动方法，其特征在于，所述关闭信号的传输时间大于或等于所述第一电位与所述第二电位的传输时间。

说明书

串列传输推动方法

技术领域

[0001] 本发明是关于一种推动技术，且特别关于一种串列传输推动方法。

背景技术

[0002] 工业控制产品常用的控制单元大都有串列传输接口来进行通讯与控制，串列传输利用两条差动总线与其他控制单元的串列接口连接，在此差动总线上大部分会连接多个控制单元，控制单元越多其等效负载越重。所以串列传输接口的设计通常在不同的应用中，会出现无法驱动太多设备的问题。

[0003] 在传统技术中，如图1所示，二差动总线10、12连接多个元器件，其中一个元器件30包含一接口芯片14、一处理器16、第一光耦合器24、第二光耦合器26与保护元件15等。
当差动总线连接多个元器件时，总线负载很重，故以一负载电容18表示。二差动总线10、12分别通过电阻20、22分别连接高电压端VCC与接地端。在串列传输的接口应用中，因为成本因素，在处理器16与接口芯片14中仅使用两个光耦合器24、26，第一光耦合器24用于接口芯片14的接收端，即接口芯片14的第1端，第二光耦合器26则使用于控制信号端或数据的输入信号端，其中控制信号端为接口芯片14的第2、3端，数据的输入信号端为接口芯片14的第4端。因为第二光耦合器26同时使用于控制信号端及数据的输入信号端，实际应用上受到很大的限制，目前实体应用限制方式为，接口芯片14的传送器28因为第4端等效接地，所以只能传输“0”的信号，传输“1”的信号则必须由电阻20、22来拉动。然而，二差动总线10、12上会有挂载许多元器件及长线，造成负载电容18很重，使得电阻20、22在拉动“1”时，会有拉不动的问题，所以此应用仅能在低速的应用上使用，无法高速传输。

[0004] 以下将解释传统技术利用二个接口芯片14、30彼此传输信号的状况，如图2与图3所示，若令高电压端VCC为5伏特，电阻20、22分别为1000欧姆，其余元器件所造成的负载电容18为0.1微法拉。在传输信号时，使接口芯片14的第2端与第3端接收频率为2.5k赫兹的数字输入信号S，第4端等效接地。另外，负载电容18的两端为A、B节点，接口芯片30的接收器输出端为RO节点。由于接口芯片14的第4端接地，故接口芯片14的传送器
28只能传输“0”的信号。在图3中，上图代表数字输入信号S，中图的实线代表A点电位，虚线代表B点电位，下图代表RO节点的信号。约在第2.5毫秒至第2.7毫秒之间，数字输入信号S为高准位信号，传送器28的传收逻辑为“0”，此时A、B点信号迅速分别被调至低准位电压与高准位电压，且RO点的电压为低准位电压。约在第2.7毫秒时，数字输入信号S为由高准位转为低准位信号，之后关闭传送器28，因此利用电阻20、22来拉动A、B点的电压，使A、B点的电压分别提升与下降，直到A点电压大于B点电压后，RO点的电压才为高准位电压。理论上RO点的电压的责任周期应为50％，才能收到正常的信号，但现在却因为利用电阻20、22来拉动A、B点的电压，导致RO点的电压的责任周期为22％，故拉动力量明显不足。另外如图4所示，当数字输入信号S的频率为5k赫兹时，A点电压根本没有机会大于B点电压，导致RO点的电压的责任周期为0，完全接收不到信号。在如此的应用下，当负载电容18为0.1微法拉，数字输入信号S的频率最大必须小于2.5k赫兹以下才有机会收到正常的数据，但信号品质是非常差的。

[0005] 因此，本发明是在针对上述的困扰，提出一种串列传输推动方法，以解决现有所产生的问题。

发明内容

[0006] 本发明的主要目的，在于提供一种串列传输推动方法，其是接收外部信号以产生不同电位施加于二差动总线上，以快速地反转原来的总线电位大小，进而提升传输信号品质。

[0007] 为达上述目的，本发明提供一种串列传输推动方法，其是利用一串列传输推动装置推动一等效负载电容的一第一端与一第二端的电位，且第一端与第二端分别通过一第一差动总线与一第二差动总线连接串列传输推动装置，第一差动总线通过一第一等效电阻连接一高电位端，第二差动总线通过一第二等效电阻连接一低电位端。串列传输推动装置接收由一启动信号到一关闭信号间的触发信息，据此产生一第一电位与大于第一电位的一第二电位，并将其分别施加于第二差动总线与第一差动总线上，以利用第一电位、第二电位快速地改变第一端的电位至大于第二端的电位，再利用高电位端与低电位端维持第一总线与第二总线的电位到关闭信号结束。

[0008] 其中在所述串列传输推动装置接收所述触发信息的步骤前，所述串列传输推动装置接收所述启动信号，以据此产生一第三电位与大于所述第三电位的一第四电位，并将其分别施加于所述第一差动总线与所述第二差动总线上，所述第三电位与所述第四电位分别通过所述第一差动总线与所述第二差动总线分别提供给所述第一端与所述第二端，接着再进行所述串列传输推动装置接收所述触发信息的步骤

[0009] 其中所述启动信号与所述关闭信号分别为一数字信号的一高准位信号及一低准位信号。

[0010] 其中所述关闭信号的传输时间大于或等于所述第一电位与所述第二电位的传输时间。

[0011] 为使贵审查委员对本发明的结构特征及所达成的功效更有进一步的了解与认识，谨佐以较佳的实施例图及配合详细的说明，说明如后：

附图说明

[0012] 图1为先前技术的元器件的电路示意图。

[0013] 图2为先前技术的互相传输信号的二元器件的电路示意图。

[0014] 图3为先前技术的频率为2.5k赫兹的数字输入信号、负载电容两端的信号、接收端的信号的波形图。

[0015] 图4为先前技术的频率为5k赫兹的数字输入信号、负载电容两端的信号、接收端的信号的波形图。

[0016] 图5为本发明的互相传输信号的二元器件的电路示意图。

[0017] 图6为本发明的数字输入信号、负载电容两端的信号、接收端的信号的波形图。

[0018] 附图标记说明：10－差动总线；12－差动总线；14－接口芯片；15－保护元件；16－处理器；18－负载电容；20－电阻；22－电阻；24－第一光耦合器；26－第二光耦合器；28－传送器；30－元器件；32－串列传输推动装置；34－等效负载电容；35－接口芯片；36－第一差动总线；38－第二差动总线；40－第一等效电阻；42－第二等效电阻；
44－接口芯片；46－控制逻辑单元；48－传送器。

具体实施方式

[0019] 请参阅图5与图6。在图5中，本发明利用一串列传输推动装置32推动一等效负载电容34的一第一端与一第二端的电位，其分别为A、B节点的电位，此分别以实线及虚线波形表示于图6。串列传输推动装置32设于一接口芯片35中，等效负载电容34是以0.1微法拉(uF)为例。第一端与第二端分别通过一第一差动总线36与一第二差动总线38连接串列传输推动装置32，第一差动总线36通过一第一等效电阻40连接一高电位端VCC，例如5伏特。第二差动总线38通过一第二等效电阻42连接一低电位端，串列传输推动装置32连接作为外部数据输入端的第4脚位与作为外部控制信号端的第3脚位，此数据输入端以接地端为例。第一等效电阻40与第二等效电阻42皆以1000欧姆为例。

[0020] 本发明利用接口芯片35中的串列传输推动装置32传输信号给另一接口芯片44。接口芯片44的第1端为信号接收端RO。首先，串列传输推动装置32在第2.5毫秒时，接收数据输入端的低准位信号与作为一启动信号的一数字信号S的一高准位信号的信息，以分别产生并施加一第三电位与大于第三电位的一第四电位在第一差动总线36与第二差动总线38，且串列传输推动装置32将第三电位与第四电位分别通过第一差动总线36与第二差动总线38分别提供给等效负载电容34的第一端与第二端，使A、B点电位分别下降与提升，直到B点电位大于A点电位时，信号接收端RO由高准位信号变为低准位信号。此阶段的传收逻辑为”0”。接着，在第2.54毫秒时，串列传输推动装置32接收由启动信号瞬间降到一关闭信号间的触发信息，以据此产生传收逻辑视为“1”的一第一电位与大于第一电位的一第二电位，并将其分别施加于第二差动总线38与第一差动总线36上，以利用第一电位、第二电位快速地改变等效负载电容34第一端的A节点电位至大于第二端的B节点电位，再利用第一等效电阻40所连接的高电位端与第二等效电阻42所连接的低电位端维持第一差动总线36与第二差动总线38的电位到关闭信号结束。其中关闭信号为数字信号S的低准位信号，数字信号S的频率是以12.5k赫兹为例。由信号接收端RO观察，接收到的信号的责任周期约为50％，可知信号传输品质得到提升。在此以关闭信号的传输时间大于第一电位与第二电位的传输时间为例，另外亦可使关闭信号的传输时间等于第一电位与第二电位的传输时间，同样能提升传输信号品质。

[0021] 本发明的串列传输推动装置32由互相连接的一控制逻辑单元46与一传送器48所构成，控制逻辑单元46输入端通过接口芯片35的第4脚位及第3脚位分别连接作为数据输入端的低电压端与控制端，此控制端是接收数字信号S。控制逻辑单元46将控制端的的控制信号与数据信号进行处理，处理后便可输出控制信号E与数据输入信号F，上述控制信号包括启动信号与关闭信号，数据信号包括逻辑“1”及逻辑“0”。控制逻辑单元46将控制信号E与数据输入信号F分别通过传送器48的两个输入端输入于传送器48。传送器48的输出端则连接第一差动总线36与第二差动总线38。控制逻辑单元46利用由启动信号到关闭信号间的触发信息，使控制传送器48在第一差动总线36与第二差动总线38上，分别施加第二电位与第一电位。

[0022] 综上所述，本发明在接收开启到关闭信号的触发信息时，利用传送器的推力加强原本电阻拉力的不足，进而快速地反转原来的总线电位大小，进而提升传输信号品质。