一种半导体器件双外延层的形成方法

摘要

本发明涉及一种半导体器件双外延层的形成方法，包括：提供半导体衬底，所述半导体衬底上至少包含第一栅极和第二栅极；在所述半导体衬底上形成外延阻挡层；蚀刻去除所述第一栅极以及两侧源漏区上的外延阻挡层，露出所述半导体衬底，并在所述第一栅极两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；蚀刻去除剩余的所述外延阻挡层，在所述第二栅极两侧的源漏区形成第二抬升源漏，其中，所述第二半导体材料层与第一半导体材料层具有高的蚀刻选择比；在所述第二栅极以及第二抬升源漏上沉积掩膜材料层；蚀刻去除所述第一抬升源漏上的第二半导体材料层；去除所述掩膜材料层。本发明所述方法更加简单、高效。

权利要求

1.一种半导体器件双外延层的形成方法，包括：

提供半导体衬底，所述半导体衬底上至少包含第一栅极和第二栅极；

在所述半导体衬底上形成外延阻挡层；

蚀刻去除所述第一栅极以及两侧源漏区上的外延阻挡层，露出所述半导体衬底，并在所述第一栅极两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；

蚀刻去除剩余的所述外延阻挡层，在所述第一抬升源漏以及第二栅极两侧的源漏区外延生长第二半导体材料层，在所述第二栅极两侧的源漏区形成第二抬升源漏，其中，所述第二半导体材料层与第一半导体材料层具有高的蚀刻选择比，所述第二半导体材料层与第一半导体材料层的蚀刻选择比为1000:1以上；

在所述第二栅极以及第二抬升源漏上沉积掩膜材料层；

蚀刻去除所述第一抬升源漏上的第二半导体材料层并停止于所述第一半导体材料层；

去除所述掩膜材料层。

2.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层为Si材料层。

3.根据权利要求1所述的方法，其特征在于，所述第二半导体材料层为SiGe材料层。

4.根据权利要求1所述的方法，其特征在于，所述外延阻挡层为二氧化硅或者氮化硅层。

5.根据权利要求1所述的方法，其特征在于，选用干法蚀刻去除所述第一抬升源漏上的第二半导体材料层。

6.根据权利要求5所述的方法，其特征在于，所述干法蚀刻选用ClF3的刻蚀气氛。

7.根据权利要求1所述的方法，其特征在于，过蚀刻去除所述第一栅极以及两侧的源漏区上的外延阻挡层，并在所述第一栅极两侧的源漏区形成凹陷。

8.根据权利要求1所述的方法，其特征在于，过蚀刻去除剩余所述外延阻挡层，并在所述第二栅极以及两侧源漏区形成“∑”形凹陷。

9.根据权利要求1所述的方法，其特征在于，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。

10.根据权利要求1所述的方法，其特征在于，所述掩膜材料层为光刻胶材料层。

说明书

一种半导体器件双外延层的形成方法

技术领域

[0001] 本发明涉及半导体领域，具体地，本发明涉及一种半导体器件双外延层的形成方法。

背景技术

[0002] 在制备半导体器件时往往需要在半导体衬底的不同区域外延生长两种不同的半导体材料，例如常常需要在NMOS和PMOS的源漏外延生长两种不同的半导体材料，而目前在NMOS和PMOS的源漏外延生长两种不同的半导体材料时往往需要形成两次外延阻挡层，具体的方法为：提供一半导体衬底，所述衬底上具有NMOS和PMOS的源漏区以及栅极，为了在NMOS上形成一种半导体材料，需要在NMOS和PMOS的源漏上沉积形成外延阻挡层，然后蚀刻去除所述NMOS源漏以及栅极上的外延阻挡层，在NMOS区域外延生长半导体材料I；然后去除PMOS上的外延阻挡层至所述衬底，接着在NMOS和PMOS的源漏以及栅极上沉积第二外延阻挡层，蚀刻所述PMOS上的第二外延阻挡层，保留NMOS上的第二外延阻挡层作为保护层，在所述PMOS上方外延生长半导体材料II，外延生长后再蚀刻去除所述NMOS上的第二外延阻挡层。因此在该制备过程中需要在所述NMOS和PMOS的源漏上沉积两次外延阻挡层，两次形成的外延阻挡层都需要通过刻蚀打开，而且在其阻挡作用完成后需要去除，给整个工艺带来一些不必要的步骤。

[0003] 目前在半导体衬底的不同区域外延生长两种不同的半导体材料的工艺步骤非常繁琐，增加很多不必要的步骤，效率低，因此需要对目前的方法进行改进。

发明内容

[0004] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

[0005] 本发明为了克服目前存在问题，提供了一种半导体器件双外延层的形成方法，包括：

[0006] 提供半导体衬底，所述半导体衬底上至少包含第一栅极和第二栅极；

[0007] 在所述半导体衬底上形成外延阻挡层；

[0008] 蚀刻去除所述第一栅极以及两侧源漏区上的外延阻挡层，露出所述半导体衬底，并在所述第一栅极两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；

[0009] 蚀刻去除剩余的所述外延阻挡层，在所述第一抬升源漏以及第二栅极两侧的源漏区外延生长第二半导体材料层，在所述第二栅极两侧的源漏区形成第二抬升源漏，其中，所述第二半导体材料层与第一半导体材料层具有高的蚀刻选择比；

[0010] 在所述第二栅极以及第二抬升源漏上沉积掩膜材料层；

[0011] 蚀刻去除所述第一抬升源漏上的第二半导体材料层；

[0012] 去除所述掩膜材料层。

[0013] 作为优选，所述第一半导体材料层与第二半导体材料层的蚀刻选择比为1000:1以上。

[0014] 作为优选，所述第一半导体材料层为Si材料层。

[0015] 作为优选，所述第二半导体材料层为SiGe材料层。

[0016] 作为优选，所述外延阻挡层为二氧化硅或者氮化硅层。

[0017] 作为优选，选用干法蚀刻去除所述第一抬升源漏上的第二半导体材料层。

[0018] 作为优选，所述干法蚀刻选用ClF3的刻蚀气氛。

[0019] 作为优选，过蚀刻去除所述第一栅极以及两侧的源漏区上的外延阻挡层，并在所述第一栅极两侧的源漏区形成凹陷。

[0020] 作为优选，过蚀刻去除剩余所述外延阻挡层，并在所述第二栅极以及两侧源漏区形成“∑”形凹陷。

[0021] 作为优选，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。

[0022] 作为优选，所述掩膜材料层为光刻胶材料层。

[0023] 本发明提出一种形成源漏双外延层的方法，所述方法先形成外延阻挡层，先蚀刻打开NMOS区域，外延生长第一种半导体材料，例如Si，然后去除剩余外延阻挡层，同时对NMOS和PMOS源漏外延第二种半导体材料例如SiGe，然后用光刻胶保护PMOS区域，利用第一半导体材料和第二半导体材料之间较高的刻蚀选择比，例如SiGe和Si，将NMOS区域的SiGe外延层刻蚀掉，停止于Si上。利用SiGe与Si的高刻蚀选择比，可以将NMOS区域不需要的SiGe外延层刻蚀掉，仅留下Si外延层。这种方法只需要形成一次外延阻挡层，简化工艺步骤。

附图说明

[0024] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

[0025] 图1a-1f为本发明中制备双外延层过程的剖面示意图；

[0026] 图2为本发明制备双外延层的工艺流程图。

具体实施方式

[0027] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0028] 为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明半导体器件双外延层制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0029] 应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[0030] 现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

[0031] 下面，参照图1a-f和图2对本发明提出的仅通过一层外延阻挡层来制备所述双外延层的方法进行详细的解释。

[0032] 首先，如图1a所示，提供一半导体衬底201，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底201上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。

[0033] 然后在所述衬底上形成浅沟槽隔离204，所述浅沟槽隔离204的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底201上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底201进行刻蚀以形成沟槽204。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底201进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。

[0034] 然后，在沟槽内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构302。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。

[0035] 在本发明中所述浅沟槽隔离204可以讲所述半导体衬底分为NMOS区域以及PMOS区域。

[0036] 接着，在所述NMOS区域形成NMOS栅极302以及源漏区，在所述PMOS区域形成PMOS栅极202以及源漏区。具体地，在所述半导体衬底上依次沉积氧化物绝缘层、栅极材料层，然后对所述的氧化物绝缘层、栅极材料层进行刻蚀得到栅极结构，所述过程还包括栅极间隔壁的形成，所述形成方法可以选用本领常用方法，在此不再赘述。其中，所述氧化物绝缘层优选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成绝缘层，所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。

[0037] 作为优选，在形成所述栅极结构之后，还可以进一步包含在栅极两侧形成源漏区的步骤，具体地，可以通过离子注入或者扩散的方法来形成所述源漏区，作为进一步的优选，在进行离子注入或者扩散后还可以进一步包括一热退火的步骤。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-300s。作为进一步的优选，在本发明中可以选用快速热退火，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等，但并非局限于所举示例。

[0038] 在所述半导体衬底上形成外延阻挡层203，所述外延阻挡层可以为二氧化硅层或者氮化硅层，所述外延阻挡层203可以通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成。作为示例，所述氮化硅层可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。

[0039] 如图1b所示，蚀刻所述NMOS区域的外延阻挡层，具体地，蚀刻所述NMOS栅极302以及两侧源漏上的外延阻挡层，以露出所述半导体衬底，所述蚀刻方法可以选用本领常用的干法或者湿法蚀刻，其中为了更加彻底的去除所述外延阻挡层，在本发明中优选形成过蚀刻，在所述NMOS的源漏区形成凹陷，如图1b所示。

[0040] 然后在所述NMOS的源漏区外延生长第一半导体材料，以形成第一抬升源漏205，如图1c所示，具体地，在本发明的实施例中所述第一半导体材料优选Si；在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。下面以外延生长硅为例做进一步说明：将氢(H2)气携带四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)或二氯氢硅(SiH2Cl2)等进入置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。在该步骤中可以选用98.5%的高稀释比，反应的温度为1500-1800℃，并控制气压为1pa左右，即可在温度为200℃的衬底上外延生长得到200nm或以上的硅薄膜，在该步骤中还可以调节温度、时间对硅薄膜进行控制。

[0041] 参照图1d，去除所述PMOS上的外延阻挡层，包括去除PMOS栅极以及两侧的源漏上的外延层，露出所述半导体衬底，在本发明为了彻底去除所述外延阻挡层，可以形成过蚀刻，此外，在本发明中还可以选择性蚀刻，以在所述PMOS的源漏形成倒“∑”形凹陷。

[0042] 接着在所述PMOS源漏区以及所述第一抬升源漏205上方外延生长第二半导体材料层206，所述第二半导体材料层的选择并非任意的，需要选择与所述第一半导体材料层具有较高蚀刻选择比的材料，两者之间的蚀刻选择比在1000:1以上，例如在本发明中如果第一半导体材料层选择硅，则所述第二半导体材料层优选为SiGe材料层。所述第二半导体材料层206的形成方法仍然可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。外延生长第二半导体材料后，在所述PMOS源漏部位形成第二抬升源漏206，如图1d所示。

[0043] 参照图1e所示，在所述PMOS区域，包括PMOS栅极以及第二抬升源漏206的上方形成掩膜材料层，作为蚀刻保护层，所述掩膜材料层可以为氧化物层、金属氮化物层，还可以为光刻胶层，在本发明中优选为光刻胶层，光刻胶层不仅能够起到保护的作用，而且更加容易去除，使该步骤更加简单、高效。

[0044] 参照图1f，蚀刻去除所述NMOS区域内第一抬升源漏205上方的第二半导体材料层，所述蚀刻方法可以选用干法蚀刻或者湿法蚀刻，在本发明中优选为干法蚀刻，并且在本发明中优选气体蚀刻，具体地，选用ClF3的刻蚀气氛，当第一半导体材料层选用硅，第二半导体材料层选用SiGe材料层时，选用ClF3的刻蚀气氛，可以使蚀刻选择比达到1000:1以上，不仅能够完全去除所述第二半导体材料层，而且还不会对所述第一抬升源漏造成任何损坏。但是需要说明的是，所述蚀刻气氛并不仅仅局限于ClF3的刻蚀气氛，只要对所述第一半导体材料和第二半导体材料具有很高的蚀刻选择比均可以用到本发明中。

[0045] 最后去除所述掩膜材料层，在本发明的一具体实施例中，可以选用硫酸清洗以及高温氧化的步骤去除，还可以选用其他方法，在此不再做详细说明。

[0046] 参照图2，其中示出了本发明制备双外延层的方法流程图，用于简要示出整个制造工艺的流程。

[0047] 步骤201提供半导体衬底，所述半导体衬底上至少包含第一栅极和第二栅极，以及位于所述第一栅极所述第二栅极两侧的源漏区；

[0048] 步骤202在所述半导体衬底上形成外延阻挡层；

[0049] 步骤203蚀刻去除所述第一栅极以及两侧源漏区上的外延阻挡层，露出所述半导体衬底，并外延生长第一半导体材料层，形成第一抬升源漏；

[0050] 步骤204蚀刻去除剩余所述外延阻挡层，在所述第一抬升源漏以及第二栅极两侧的源漏区外延生长第二半导体材料层，在所述第二栅极两侧的源漏区形成第二抬升源漏，其中，所述第二半导体材料层与第一半导体材料层具有高的蚀刻选择比；

[0051] 步骤205在所述第二栅极以及第二抬升源漏上沉积掩膜材料层；

[0052] 步骤206蚀刻去除所述第一抬升源漏上的第二半导体材料层；

[0053] 步骤207去除所述掩膜材料层。

[0054] 本发明提出一种形成源漏双外延层的方法，所述方法先形成外延阻挡层，先蚀刻打开NMOS区域，外延生长第一种半导体材料，例如Si，然后去除剩余外延阻挡层，同时对NMOS和PMOS源漏外延第二种半导体材料例如SiGe，然后用光刻胶保护PMOS区域，利用第一半导体材料和第二半导体材料之间较高的刻蚀选择比，例如SiGe和Si，将NMOS区域的SiGe外延层刻蚀掉，停止于Si上。利用SiGe与Si的高刻蚀选择比，可以将NMOS区域不需要的SiGe外延层刻蚀掉，仅留下Si外延层。这种方法只需要形成一次外延阻挡层，简化工艺步骤。

[0055] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。