本发明涉及电子电路技术，具体的说是涉及模拟集成电路中的运算放大器的频率补偿技术。本发明所述的一种两级运算放大器，包括依次相连接的偏置电路、第一级放大电路和第二级放大电路，其特征在于，所述第一级放大电路包括电容倍增模块，所述电容倍增模块由电流控制电流源和电压控制电流源组成。本发明的有益效果为，提高电容倍增系数，减小了所需补偿电容，节省芯片面积，不需要额外的偏置电路，提高了运算放大器的增益和单位增益带宽，同时减小系统性失调。本发明尤其适用于两级运算放大器。
1.一种两级运算放大器，包括依次相连接的偏置电路、第一级放大电路和第二级放大电路，其特征在于，所述第一级放大电路包括电容倍增模块，所述电容倍增模块由电流控制电流源和电压控制电流源组成；
所述第一级放大电路包括第一PMOS管M0、第二PMOS管M1、第三PMOS管M2、第四PMOS管M11、第五PMOS管M12、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M9、第八NMOS管M10和第一电容Cm；其中，第一NMOS管M3和第二NMOS管M4构成电压控制电流源；第三NMOS管M5和第四NMOS管M6以及第五NMOS管M7和第六NMOS管M8构成电流控制电流源；
所述第二级放大电路包括第六PMOS管M13、第七PMOS管M15、第九NMOS管M14和第二电容Cb；
所述偏置电路包括第八PMOS管Mb0、第九PMOS管Mb1、第十NMOS管Mb2、第十一NMOS管Mb3和电流源；
第一PMOS管M0的源极、第四PMOS管M11的源极、第五PMOS管M12的源极、第七PMOS管M15的源极、第八PMOS管Mb0的源极和第九PMOS管Mb1的源极均接电源VDD；
第八PMOS管Mb0的栅极和漏极、第九PMOS管Mb1的栅极、第一PMOS管M0的栅极与电流源的正向端连接；
第一PMOS管M0的漏极与第二PMOS管M1的源极和第三PMOS管M2的源极连接，第二PMOS管M1的栅极为运算放大器的正向输入端，第三PMOS管M2的栅极为运算放大器的反向输入端；
第二PMOS管M1的漏极与第一电容Cm的一端、第一NMOS管M3的漏极、第二NMOS管M4的栅极、第三NMOS管M5的漏极和栅极以及第四NMOS管M6的栅极连接；
第三PMOS管M2的漏极与第二NMOS管M4的漏极、第一NMOS管M3的栅极、第五NMOS管M7的漏极和栅极以及第六NMOS管M8的栅极连接；
第四NMOS管M6的漏极连接第七NMOS管M9的源极，第七NMOS管M9的栅极与第八NMOS管M10的栅极、第九PMOS管Mb1的漏极、第十NMOS管Mb2的漏极和栅极连接，第七NMOS管M9的漏极与第四PMOS管M11的漏极和栅极以及第五PMOS管M12的栅极连接；
第五PMOS管M12的漏极连接第八NMOS管M10的漏极、第七PMOS管M15的栅极和第二电容Cb的一端，第八NMOS管M10的源极和第六NMOS管M8的漏极连接；
第二电容Cb的另一端与第六PMOS管M13的栅极和漏极以及第九NMOS管M14的栅极连接；
第六PMOS管M13的源极与第十一NMOS管Mb3的栅极和漏极以及第十NMOS管Mb2的源极连接；
第九NMOS管M14的漏极、第七PMOS管M15的漏极以及第一电容Cm的另一端连接作为运算放大器的输出端；
偏置电路的电流源的反向端、第十一NMOS管Mb3的源极、第一NMOS管M3的源极、第二NMOS管M4的源极、第三NMOS管M5的源极、第四NMOS管M6的源极、第五NMOS管M7的源极、第六NMOS管M8的源极和第九NMOS管M14的源极均接地。
一种两级运算放大器
技术领域
[0001] 本发明涉及电子电路技术，具体的说是涉及模拟集成电路中的运算放大器的频率补偿技术。
背景技术
[0002] 运算放大器是线性电路中最通用和最重要的单元电路，广泛的应用于模拟系统和混合信号系统之中。常用的运算放大器包括单级运算放大器、两级运算放大器和三级运算放大器。两级运算放大器因为其较高的增益，宽的输出摆幅而得到了广泛的应用。
[0003] 在一些驱动电路中(如LCD驱动、耳机驱动)需要运算放大器有高增益，宽带宽等特性，且能驱动大的容性负载。相较于传统的米勒补偿两级运算放大器，插入一个与米勒电容串联的电流缓冲器可以破坏补偿电容形成的前馈通路，同时增加驱动电容负载的能力。为了进一步减小片内补偿电容，节省芯片面积，通常需要采用电容倍增技术。其拓扑结构如图1所示，其中电阻Rt用于检测流过补偿电容Cm的电流，然后通过一个电流控制电流源ki流入A点。这样A点到地的等效电容能得以增加。但该结构电容倍增系数有限，且会为第一级引入系统性的失调。
发明内容
[0004] 本发明所要解决的，就是针对上述问题，提供一种嵌入了电容倍增补偿模块的两级运算放大器。
[0005] 本发明解决上述技术问题所采用的技术方案是：一种两级运算放大器，包括依次相连接的偏置电路、第一级放大电路和第二级放大电路，其特征在于，所述第一级放大电路包括电容倍增模块，所述电容倍增模块由电流控制电流源和电压控制电流源组成。
[0006] 本发明总的技术方案，在第一级放大电路中插入电容倍增模块，从而有效减小了系统性失调，同时提高了运算放大器的增益和单位增益带宽，本方案的电容倍增模块由电流控制电流源和电压控制电流源，有效的提高了电容倍增系数。
[0007] 具体的，所述第一级放大电路包括第一PMOS管M0、第二PMOS管M1、第三PMOS管M2、第四PMOS管M11、第五PMOS管M12、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M9、第八NMOS管M10和第一电容Cm；其中，第一NMOS管M3和第二NMOS管M4构成电压控制电流源；第三NMOS管M5和第四NMOS管M6以及以及第五NMOS管M7和第六NMOS管M8构成电流控制电流源；
[0008] 所述第二级放大电路包括第六PMOS管M13、第七PMOS管M15、第九NMOS管M14和第二电容Cb；
[0009] 所述偏置电路包括第八PMOS管Mb0、第九PMOS管Mb1、第十NMOS管Mb2、第十一NMOS管Mb3和电流源；
[0010] 第一PMOS管M0的源极、第四PMOS管M11的源极、第五PMOS管M12的源极、第七PMOS管M15的源极、第八PMOS管Mb0的源极和第九PMOS管Mb1的源极均接电源VDD；
[0011] 第八PMOS管Mb0的栅极和漏极、第九PMOS管Mb1的栅极、第一PMOS管M0的栅极与电流源的正向端连接；
[0012] 第一PMOS管M0的漏极与第二PMOS管M1的源极和第三PMOS管M2的源极连接，第二PMOS管M1的栅极为运算放大器的正向输入端，第三PMOS管M2的栅极为运算放大器的反向输入端；
[0013] 第二PMOS管M1的漏极与第一电容Cm的一端、第一NMOS管M3的漏极、第二NMOS管M4的栅极、第三NMOS管M5的漏极和栅极以及第四NMOS管M6的栅极连接；
[0014] 第三PMOS管M2的漏极与第二NMOS管M4的漏极、第一NMOS管M3的栅极、第五NMOS管M7的漏极和栅极以及第六NMOS管M8的栅极连接；
[0015] 第四NMOS管M6的漏极连接第七NMOS管M9的源极，第七NMOS管M9的栅极与第八NMOS管M10的栅极、第九PMOS管Mb1的漏极、第十NMOS管Mb2的漏极和栅极连接，第七NMOS管M9的漏极与第四PMOS管M11的漏极和栅极以及第五PMOS管M12的栅极连接；
[0016] 第五PMOS管M12的漏极连接第八NMOS管M10的漏极、第七PMOS管M15的栅极和第二电容Cb的一端，第八NMOS管M10的源极和第六NMOS管M8的漏极连接；
[0017] 第二电容Cb的另一端与第六PMOS管M13的栅极和漏极以及第九NMOS管M14的栅极连接；
[0018] 第六PMOS管M13的源极与第十一NMOS管Mb3的栅极和漏极以及第十NMOS管Mb2的源极连接；
[0019] 第九NMOS管M14的漏极、第七PMOS管M15的漏极以及第一电容Cm的另一端连接作为运算放大器的输出端；
[0020] 偏置电路的电流源的反向端、第十一NMOS管Mb3的源极、第一NMOS管M3的源极、第二NMOS管M4的源极、第三NMOS管M5的源极、第四NMOS管M6的源极、第五NMOS管M7的源极、第六NMOS管M8的源极和第九NMOS管M14的源极均接地。
[0021] 本发明的有益效果为，提高电容倍增系数，减小了所需补偿电容，节省芯片面积，不需要额外的偏置电路，提高了运算放大器的增益和单位增益带宽，同时减小系统性失调。
附图说明
[0022] 图1为传统的两级运算放大器逻辑结构示意图；
[0023] 图2为本发明的两级运算放大器逻辑结构示意图；
[0024] 图3为本发明的两级运算放大器的电路结构示意图。
具体实施方式
[0025] 下面结合附图，详细描述本发明的技术方案：
[0026] 如图2所示，为本发明的两级运算放大器的拓扑结构，包括两个跨导放大级和电容倍增模块。第一级跨导为gm1，输出阻抗为R1，输出电容为C1。第二级跨导为gm2，输出阻抗为R2，输出电容为C2。Cm为补偿电容。电容倍增模块由电流控制电流源X1和电压控制电流源X2组成，X1的转移电流比为k，X2的转移电导为gmf。X1输入端电阻为Rt，寄生电容为Cp，则本发明的运算放大器的小信号传输函数为：
[0027]
[0028] 其中：gmt＝1/Rt，Adc和p-3db为运算放大器的直流增益和主极点，分别为：
[0029] Adc＝kmgm1gm2R1R2 (2)
[0030]
[0031] 其中:
[0032]
[0033] 从公式(2)可得，本发明的运算放大器的增益提高了km倍，原因在于本发明中的电容倍增模块嵌入第一级，第一级的输入信号也经由电容倍增模块放大，因此增益提高了km倍。
[0034] 从公式(3)可以得出，本发明的运算放大器的电容倍增系数为km，和传统的电容倍增技术相比，提高了m倍。原因在于插入的电压控制电流源减小了第一级的有效电导，能有效的提高电容倍增系数。因此可以采用更小的米勒补偿电容来实现运算放大器的频率补偿，有效能减小芯片面积。
[0035] 本发明运算放大器的单位增益带宽为：
[0036]
[0037] 从公式(5)可以得出，和传统的电容倍增技术相比，本发明的运算放大器的单位增益带宽提升了k倍。由于本发明的运算放大器的增益提高了km倍，而主极点为传统电容倍增补偿两级运算放大器的1/m，因此单位增益带宽提升了k倍。
[0038] 如图3所示，为本发明的具体的电路图，第一级放大电路包括第一PMOS管M0、第二PMOS管M1、第三PMOS管M2、第四PMOS管M11、第五PMOS管M12、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M9、第八NMOS管M10和第一电容Cm；其中，第一NMOS管M3、第二NMOS管M4、第三NMOS管M5和第五NMOS管M7构成电容倍增模块；第二级放大电路包括第六PMOS管M13、第七PMOS管M15、第九NMOS管M14和第二电容Cb；偏置电路包括第八PMOS管Mb0、第九PMOS管Mb1、第十NMOS管Mb2、第十一NMOS管Mb3和电流源；
[0039] 第一PMOS管M0的源极、第四PMOS管M11的源极、第五PMOS管M12的源极、第七PMOS管M15的源极、第八PMOS管Mb0的源极和第九PMOS管Mb1的源极均接电源VDD；
[0040] 第八PMOS管Mb0的栅极和漏极、第九PMOS管Mb1的栅极、第一PMOS管M0的栅极与电流源的正向端连接；
[0041] 第一PMOS管M0的漏极与第二PMOS管M1的源极和第三PMOS管M2的源极连接，第二PMOS管M1的栅极为运算放大器的正向输入端，第三PMOS管M2的栅极为运算放大器的反向输入端；
[0042] 第二PMOS管M1的漏极与第一电容Cm的一端、第一NMOS管M3的漏极、第二NMOS管M4的栅极、第三NMOS管M5的漏极和栅极以及第四NMOS管M6的栅极连接；
[0043] 第三PMOS管M2的漏极与第二NMOS管M4的漏极、第一NMOS管M3的栅极、第五NMOS管M7的漏极和栅极以及第六NMOS管M8的栅极连接；
[0044] 第四NMOS管M6的漏极连接第七NMOS管M9的源极，第七NMOS管M9的栅极与第八NMOS管M10的栅极、第九PMOS管Mb1的漏极、第十NMOS管Mb2的漏极和栅极连接，第七NMOS管M9的漏极与第四PMOS管M11的漏极和栅极以及第五PMOS管M12的栅极连接；
[0045] 第五PMOS管M12的漏极连接第八NMOS管M10的漏极、第七PMOS管M15的栅极和第二电容Cb的一端，第八NMOS管M10的源极和第六NMOS管M8的漏极连接；
[0046] 第二电容Cb的另一端与第六PMOS管M13的栅极和漏极以及第九NMOS管M14的栅极连接；
[0047] 第六PMOS管M13的源极与第十一NMOS管Mb3的栅极和漏极以及第十NMOS管Mb2的源极连接；
[0048] 第九NMOS管M14的漏极、第七PMOS管M15的漏极以及第一电容Cm的另一端连接作为运算放大器的输出端；
[0049] 电流源的反向端、第十一NMOS管Mb3的源极、第一NMOS管M3的源极、第二NMOS管M4的源极、第三NMOS管M5的源极、第四NMOS管M6的源极、第五NMOS管M7的源极、第六NMOS管M8的源极和第九NMOS管M14的源极均接地。
