一种高精度和宽幅适应的脉冲应答电路及方法

摘要

本发明提供一种高精度和宽幅适应的脉冲应答电路及方法，其中电路为高斯或cos/cos2脉冲的询问信号通过信号调整理电路进入功分器后，分成两路信号，第一路通过信号放大器进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。采用上述方案，实现了极高的抗噪处理，通过低通滤波、电源的处理以及电路板的镂空隔离，极大的提高设备的环境适应性，也同时避免畸变信号干扰，提供触发精度的有效保证。

权利要求

1.一种高精度和宽幅适应的脉冲应答电路，其特征在于，包括信号调理电路、分立电源、低压差稳压器、功分器、信号放大器、高分辨率数字延迟电路、无源低通滤波器、比较器及PCB镂空隔离装置；高斯或cos/cos2脉冲的询问信号通过信号调整理电路进入功分器后，分成两路信号，第一路通过信号放大器进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。

2.如权利要求1所述的高精度和宽幅适应的脉冲应答电路，其特征在于，所述高分辨率数字延迟电路设置为预定的调节信号研制的精确时间。

3.如权利要求2所述的高精度和宽幅适应的脉冲应答电路，其特征在于，所述预定的调节信号研制的精确时间为将信号进行数字高速量化后，经过至少20ns的延迟后，进行信号的数模转化后发送。

4.如权利要求1所述的高精度和宽幅适应的脉冲应答电路，其特征在于，所述两路信号为等幅等相的两路信号。

5.一种高精度和宽幅适应的脉冲应答方法，其特征在于，包括以下步骤：

步骤1：高斯或cos/cos2脉冲的询问信号通过信号调整理电路进入功分器后，分成两路信号，第一路通过信号放大器12进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；

步骤2：所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与分立电源及低压差稳压器相连接，以避免电源的噪声串扰。

6.如权利要求5所述的高精度和宽幅适应的脉冲应答方法，其特征在于，所述高分辨率的数字延迟电路的实现步骤为：根据不同脉冲长度，设置延迟电路的时间为脉冲时间的一半。

7.如权利要求5所述的高精度和宽幅适应的脉冲应答方法，其特征在于，所述无源低通滤波器为两个，并同步联动所述无源低通滤波器的带宽；当两路的信号进入无源低通滤波器后，滤除掉在两路信号中寄生的信号，只保留需要的特定信号。

说明书

一种高精度和宽幅适应的脉冲应答电路及方法

技术领域

[0001] 本发明属于测试技术领域，尤其涉及的是一种高精度和宽幅适应的脉冲应答电路及方法。

背景技术

[0002] 脉冲应答技术广泛应用在导航设备的距离测试中，常见的是伏尔、塔康和精密测距等装备，在机载、地面信标、模拟器以及测试等相关的领域大量应用。本专利的脉冲信号格式主要是指高斯脉冲和cos/cos2脉冲。

[0003] 复杂电磁环境已是现代战争的常态，非常容易造成信号在时域上突发多变、空域上纵横交错、能量上高低分布，因此设计一种能够抗各种噪声信号干扰，并能够适应宽电平幅度触发电路是非常重要的。目前很多领域的导航装备都未能及时的适应现代化战争条件下的复杂电磁环境，特别是近程导航模拟器设计尤其落后，现代战争对电磁环境信号的幅度都有苛刻的要求，已经不能满足装备的发展要求。

[0004] 因此，现有技术存在缺陷，需要改进。

发明内容

[0005] 本发明所要解决的技术问题是针对现有技术的不足，提供一种高精度和宽幅适应的脉冲应答电路及方法。

[0006] 本发明的技术方案如下：

[0007] 一种高精度和宽幅适应的脉冲应答电路，其中，包括信号调理电路、分立电源、低压差稳压器、功分器、信号放大器、高分辨率数字延迟电路、无源低通滤波器、比较器及PCB镂空隔离装置；高斯或cos/cos2脉冲的询问信号通过信号调整理电路进入功分器后，分成两路信号，第一路通过信号放大器进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。

[0008] 所述的高精度和宽幅适应的脉冲应答电路，其中，所述高分辨率数字延迟电路设置为预定的调节信号延迟的精确时间。

[0009] 所述的高精度和宽幅适应的脉冲应答电路，其中，所述预定的调节信号研制的精确时间为将信号进行数字高速量化后，经过至少20ns的延迟后，进行信号的数模转化后发送。

[0010] 所述的高精度和宽幅适应的脉冲应答电路，其中，所述两路信号为等幅等相的两路信号。

[0011] 一种高精度和宽幅适应的脉冲应答方法，其中，包括以下步骤：

[0012] 步骤1：高斯或cos/cos2脉冲的询问信号通过信号调理电路进入功分器后，分成两路信号，第一路通过信号放大器12进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；

[0013] 步骤2：所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。

[0014] 所述的高精度和宽幅适应的脉冲应答方法，其中，所述高分辨率的数字延迟电路的实现步骤为：根据不同脉冲长度，设置延迟电路的时间为脉冲时间的一半。

[0015] 所述的高精度和宽幅适应的脉冲应答方法，其中，所述无源低通滤波器为两个，并同步联动所述无源低通滤波器的带宽；当两路的信号进入无源低通滤波器后，滤除掉在两路信号中寄生的信号，只保留需要的特定信号。

[0016] 采用上述方案，实现了高分辨率的数字延迟，可以在最小精度20ns的延迟，支持任意控制，而现有的技术难以精确到20ns。本发明实现了极高的抗噪处理，通过低通滤波、电源的处理以及电路板的镂空隔离，极大的提高设备的环境适应性，也同时避免畸变信号干扰，提供触发精度的有效保证。另外,本发明通过功分两路比较实现宽幅的触发，而固定电平触发难以适应不同功率的变化。

附图说明

[0017] 图1为本发明高精度和宽幅适应的脉冲应答的结构示意图。

具体实施方式

[0018] 以下结合附图和具体实施例，对本发明进行详细说明。

[0019] 实施例1

[0020] 如图1所示，高精度和宽幅适应的脉冲应答包括分立电源10、信号调理电路14、功分器15、高分辨率数字延迟电路16、无源低通滤波器17、比较器20及PCB板镂空隔离装置21。高斯或cos/cos2脉冲的询问信号，进入功分器15，分成两路信号，一路通过信号放大器12进行信号的放大，另一路通过高分辨率的数字延迟器16实现高分辨率的数字延迟，两路信号分别经过无源低通滤波器13、17，滤除干扰信号后，进入严格隔离的比较器20，从而产生高精度的应答触发信号。不同电路部分电源是独立的，采用了不同的分立电源，如10、18，它们都是通过总电源单点直接接入的，中途不与其它任何电路共享电源，而且对敏感的电路比如12、20经过低压差稳压器11、19进行再次滤除噪声，避免电源的噪声串扰，在比较器20周围通过镂空PCB21隔离外界信号的干扰，极大的提高了比较电路20的稳定性，且高分辨率的数字延迟可以实现精确的校准。

[0021] 脉冲的类型可以选择，通常只在高斯脉冲和cos/cos2脉冲之间选择，高分辨率数字延迟电路16随着脉冲类型同步调整，当选择高斯脉冲时，一路信号需精确延迟3us；当选择cos/cos2脉冲时，需精确延迟0.8us；另一路信号放大两倍，两路进入无源滤波器13、17后，也由信号的类型不同，同步改变不同带宽的无源滤波器，实现信号的高精度无干扰比较，产生的应答触发左右应答信号的发射触发条件。

[0022] 在该技术方案下，需要采用高精度的时钟源，以及采样率为100MSa/s的ADC和DAC，延迟主要在FPGA之中实现，FPGA的内部工作时钟运行在稳定的200MHz，并需要严格控制FPGA内部的布线逻辑，精确的保证FPGA的内部延迟，另外，外部彻底的避免了电源和空间的干扰，可以非常方便的控制触发。

[0023] 实施例2

[0024] 在上述实施例的基础上，进一步，提供一种高精度和宽幅适应的脉冲应答电路，其中，包括信号调理电路、分立电源、低压差稳压器、功分器、信号放大器、高分辨率数字延迟电路、无源低通滤波器、比较器及PCB镂空隔离装置；高斯或cos/cos2脉冲的询问信号通过信号调理电路进入功分器后，分成两路信号，第一路通过信号放大器12进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。

[0025] 所述高分辨率数字延迟电路设置为预定的调节信号延迟的精确时间。

[0026] 所述预定的调节信号延迟的精确时间为将信号进行数字高速量化后，经过至少20ns的延迟后，进行信号的数模转化后发送。

[0027] 所述两路信号为等幅等相的两路信号。

[0028] 本发明还提供一种高精度和宽幅适应的脉冲应答方法，包括以下步骤：

[0029] 步骤1：高斯或cos/cos2脉冲的询问信号通过信号调整理电路进入功分器后，分成两路信号，第一路通过信号放大器12进行信号的放大，第二路通过高分辨率的数字延迟电路实现高分辨率的数字延迟，两路信号分别经过串联的无源低通滤波器，滤除干扰信号后，进入比较器从而产生高精度的应答触发信号；

[0030] 步骤2：所述比较器周围通过PCB镂空隔离装置隔离外界信号的干扰；所述信号调理电路、所述信号放大器及所述比较器还分别与所述分立电源及所述低压差稳压器相连接，以避免电源的噪声串扰。

[0031] 上述步骤中，所述高分辨率的数字延迟电路的实现步骤为：根据不同脉冲长度，设置延迟电路的时间为脉冲时间的一半。若6us时间长度的脉冲，需设置延迟3us，为脉冲时间长度的一半；在FPGA内部的计数时钟是200MHz，一个时钟为0.5us，600x0.5us＝3us，因此需要延迟600个时钟的周期；同理，若延迟0.8us，需要的周期是160个。

[0032] 上述步骤中，所述无源低通滤波器为两个，并同步联动所述无源低通滤波器的带宽；当两路的信号进入无源低通滤波器后，滤除掉在两路信号中，寄生的信号，只保留需要的特定信号。不同的信号需要无源低通滤波器的带宽是不同的，且根据板级引入干扰信号的带宽进行低通滤波器的带宽设计。通常情况下，周期是0.6us的高斯脉冲信号，需要设计500kHz的低通滤波带宽。

[0033] 采用上述方案，实现了高分辨率的数字延迟，可以在最小精度20ns的延迟，支持任意控制，而现有的技术难以精确到20ns。本发明实现了极高的抗噪处理，通过低通滤波、电源的处理以及电路板的镂空隔离，极大的提高设备的环境适应性，也同时避免畸变信号干扰，提供触发精度的有效保证。另外,本发明通过功分两路比较实现宽幅的触发，而固定电平触发难以适应不同功率的变化。

[0034] 应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。