像素结构

摘要

本发明提供一种像素结构，其包含图案化绝缘层及图案化电极层。图案化绝缘层包含第一区以及第二区，图案化电极层包含第三区及第四区。第一区上具有多个条状结构，第三区为块状电极，第四区由多个第一条状电极所组成。第三区相对地配置于第一区上，以使第三区根据该些条状结构而凸起，以形成多个第二条状电极，而第四区相对于第二区而配置，以使该些第一条状电极形成于第二区上。

权利要求

1.一种像素结构，其特征在于，包含：

一图案化绝缘层，包含一第一区以及一第二区，其中该第一区上具有多个条状结构；以及一图案化电极层，包含一第三区及一第四区，其中该第三区为一块状电极，该第四区由多个第一条状电极所组成，其中该第三区相对地配置于该第一区上，以使该第三区根据该些条状结构而凸起，以形成多个第二条状电极，其中该第四区相对于该第二区而配置，以使该些第一条状电极形成于该第二区上。

2.根据权利要求1所述的像素结构，其特征在于，该第二区与该些第一条状电极接触的一第一部分的高度，与该第二区未与该些第一条状电极接触的一第二部分的高度相同。

3.根据权利要求2所述的像素结构，其特征在于，该第三区于该些条状结构之间形成多个第三条状电极，该些第三条状电极与该些第二条状电极相互连接。

4.根据权利要求1所述的像素结构，其特征在于，该第一条状电极由该块状电极向外延伸。

5.根据权利要求1至权利要求4任一项所述的像素结构，其特征在于，该第一区位于该图案化绝缘层的中央，该第二区位于该图案化绝缘层的外围，其中该第三区位于该图案化电极层的中央，该第四区位于该图案化电极层的外围。

6.根据权利要求1至权利要求4任一项所述的像素结构，其特征在于，该第一区的面积占该图案化绝缘层的总面积的40％～60％。

7.根据权利要求1至权利要求4任一项所述的像素结构，其特征在于，该第一区的形状包含一四边形及一六边形的其中一者。

8.根据权利要求7所述的像素结构，其特征在于，在该第一区的形状为六边形的状况下，该六边形其中一边与该图案化绝缘层的一边的夹角为35～55度角。

9.根据权利要求1至权利要求4任一项所述的像素结构，其特征在于，该第一区包含多个第一子区，该第二区包含多个第二子区，该些第一子区及该些第二子区分散位于该图案化绝缘层，且该些第一子区的每一者与该些第二子区的每一者间隔排列，其中该第三区包含多个第三子区，该第四区包含多个第四子区，该些第三子区及该些第四子区分散位于该图案化电极层，且该些第三子区的每一者与该些第四子区的每一者间隔排列，其中该些第三子区的每一者相对地配置于该些第一子区其中一者上，其中该些第四子区的每一者相对地配置于该些第二子区其中一者上。

10.根据权利要求9所述的像素结构，其特征在于，还包含：

多个条状凸块，该些条状凸块的每一者相对地配置于该些第一子区其中一者之上；以及一共享电极层，配置于该些条状凸块之上。

11.根据权利要求9所述的像素结构，其特征在于，还包含：

一共享电极层，配置于该图案化电极层之上，该共享电极层包含多个条状通孔，该些条状通孔的每一者相对于该些第一子区其中一者而配置。

说明书

像素结构

技术领域

[0001] 本发明涉及一种用于控制光的结构，特别是涉及一种像素结构。

背景技术

[0002] 液晶显示器（Liquid crystal display,LCD）常用作显示装置，这是基于其使用少许电力即可显示高质量影像的能力。在液晶显示器中，液晶分子基于其长条状与扁平状的分子结构而具有一定的配向，液晶分子的配向在液晶面板的液晶胞中具有决定光线穿透率的重要作用。

[0003] 液晶分子的配向由像素结构中的电极层来决定，传统的电极层配置方式为磨擦（Rubbing）或凸块（Protrusion）形成的多维度配向（Multi-Domain Vertical Alignment,MVA）、条状电极配向（Patterned Vertical Alignment,PVA）、聚合物稳定配向（Polymer-Stabilized Alignment,PSVA）与支条状绝层电极的形状设计（Patterned PV with Full ITO）等。其中，PVA与PSVA技术像素电极主要采用支条状导电层（ITO）电极形成于平坦的绝缘层之上，而支条状绝缘层电极则是采用支条状绝缘层（PV）与其上方的区块状导电层彼此组合而成最后的电极形状，也即支条状绝缘层电极是通过具有高低起伏的绝缘层搭配型成于其上大致厚度相等的电极层来形成最后条状的电及形状，而采用此传统支条状绝缘层电极形状设计的电极层配置方式时，会产生液晶倒向不稳定、暗态漏光及液晶反应速率慢等缺点。

[0004] 由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。

发明内容

[0005] 发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。

[0006] 本发明内容的一目的在于提供一种像素结构，借以改善现有技术所存在的问题。

[0007] 为达上述目的，本发明内容的一技术方式涉及一种像素结构，其包含图案化绝缘层及图案化电极层。图案化绝缘层包含第一区以及第二区，图案化电极层包含第三区及第四区。第一区上具有多个条状结构，第三区为块状电极，第四区由多个第一条状电极所组成。第三区相对地配置于第一区上，以使第三区根据该些条状结构而凸起，以形成多个第二条状电极，而第四区相对于第二区而配置，以使该些第一条状电极形成于第二区上。

[0008] 因此，根据本发明的技术内容，本发明实施例借由提供一种像素结构，借以改善采用传统的电极层配置方式，会产生液晶倒向不稳定、暗态漏光及液晶反应速率慢的问题。

[0009] 在参照以下实施方式后，本发明所属技术领域中具有通常知识的人员可轻易了解本发明的基本精神及其它发明目的，以及本发明所采用的技术手段与实施方式。

附图说明

[0010] 为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

[0011] 图1A示出依照本发明一实施例的一种像素结构的图案化绝缘层的示意图；

[0012] 图1B示出依照本发明一实施例的一种像素结构的图案化电极层的示意图；

[0013] 图1C示出依照本发明一实施例的一种像素结构的示意图；

[0014] 图1D示出依照本发明图1C的部分区块的放大示意图；

[0015] 图1E示出依照本发明图1C所示的像素结构上的A点至B点的剖面示意图；

[0016] 图1F示出依照本发明图1C所示的像素结构上的C点至D点的剖面示意图；

[0017] 图1G示出支条状导电层电极或支条状绝缘层电极技术的结构的剖面示意图，以及本发明图1C所示的像素结构的剖面示意图；

[0018] 图2A示出依照本发明一实施例的一种像素结构的图案化绝缘层的示意图；

[0019] 图2B示出依照本发明一实施例的一种像素结构的图案化电极层的示意图；

[0020] 图2C示出依照本发明一实施例的一种像素结构的示意图；

[0021] 图3A示出依照本发明一实施例的一种像素结构的图案化绝缘层的示意图；

[0022] 图3B示出依照本发明一实施例的一种像素结构的图案化电极层的示意图；

[0023] 图3C示出依照本发明一实施例的一种像素结构的多个条状凸块的示意图；

[0024] 图3D示出依照本发明一实施例的一种像素结构的共享电极层的示意图；

[0025] 图3E示出依照本发明一实施例的一种像素结构的示意图；

[0026] 图3F示出依照本发明图3E所示的像素结构上的A点至B点的剖面示意图；

[0027] 图4A示出依照本发明一实施例的一种像素结构的图案化绝缘层的示意图；

[0028] 图4B示出依照本发明一实施例的一种像素结构的图案化电极层的示意图；

[0029] 图4C示出依照本发明一实施例的一种像素结构的共享电极层的示意图；

[0030] 图4D示出依照本发明一实施例的一种像素结构的示意图。

[0031] 根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图之间，以相同或相似的元件标记来指称相似的元件/部件。

[0032] 附图标记

[0033] 100：像素结构         224：第四区

[0034] 110：图案化绝缘层     226：第一条状电极

[0035] 112：第一区           236：第二条状电极

[0036] 114：第二区           300：像素结构

[0037] 116：条状结构           310：图案化绝缘层

[0038] 120：图案化电极层       312：第一子区

[0039] 121：电极边缘           314：第二子区

[0040] 122：第三区             316：条状结构

[0041] 123：电极边缘           320：图案化电极层

[0042] 124：第四区             322：第三子区

[0043] 126：第一条状电极       324：第四子区

[0044] 128：第一部分           326：第一条状电极

[0045] 129：第二部分           332：条状凸块

[0046] 136：第二条状电极       340：共享电极层

[0047] 138：第三条状电极       400：像素结构

[0048] 140：区块               410：图案化绝缘层

[0049] 142：第一种方向         412：第一子区

[0050] 144：第二种方向         414：第二子区

[0051] 146：第三种方向         416：条状结构

[0052] 148：间隔               420：图案化电极层

[0053] 200：像素结构           422：第三子区

[0054] 210：图案化绝缘层       424：第四子区

[0055] 212：第一区             426：第一条状电极

[0056] 214：第二区             432：条状通孔

[0057] 216：条状结构           500：电极边缘

[0058] 218：凹陷区             600：液晶

[0059] 220：图案化电极层       700：基板

[0060] 222：第三区             800：基板

[0061] E：电场

具体实施方式

[0062] 为了使本揭示内容的叙述更加详尽与完整，以下针对本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以构建与操作这些具体实施例的方法步骤与其顺序。然而，也可利用其它具体实施例来达成相同或均等的功能与步骤顺序。

[0063] 除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中具有通常知识的人员所理解与惯用的意义相同。此外，在不和上下内容冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时也涵盖该名词的单数型。

[0064] 请参照图1A、图1B及图1C，其分别示出图案化绝缘层110、图案化电极层120及上述两层状结构的组合结构的示意图。

[0065] 如图1A所示，图案化绝缘层110包含第一区112以及第二区114。在第一区112上具有多个条状结构116，该些条状结构116于第一区112的中央包含十字状主结构，而其余条状结构116由前述十字状主结构向外放射状延伸，其延伸的范围不超过图案化绝缘层110的第一区112。此外，图案化绝缘层110的第二区114可为一平坦区域。

[0066] 在一实施例中，上述第二区114的高度可低于该些条状结构116的高度。然而本发明并不以图1A所示为限，其仅用以例示性地说明本发明的一实现方式，本领域的普通技术人员可选择性地依照实际需求来配置该些条状结构116的形状、延伸方向及连接关系。

[0067] 其次，请参照图1B，图案化电极层120包含第三区122及第四区124。图案化电极层120的第三区122可为块状电极，图案化电极层120的第四区124可由多个第一条状电极126所组成，该些第一条状电极126可连接于第三区122的块状电极而由块状电极向外放射状延伸。在一实施例中，图案化电极层120的第三区122及第四区124的厚度可相同，也可为第三区122的厚度大于第四区124的厚度，或者第四区124的厚度大于第三区122的厚度。

[0068] 然而本发明并不以图1B所示为限，其仅用以例示性地说明本发明的一实现方式，本领域的普通技术人员可选择性地依照实际需求来配置第三区122的形状及结构，并可依照实际需求来配置第四区124的该些第一条状电极126的形状、延伸方向及连接关系。

[0069] 再者，图1C所示的结构即为像素结构100，其由图案化绝缘层110及图案化电极层120所组成。于结构上，图案化电极层120的第三区122相对地配置于图案化绝缘层110的第一区112上，以使第三区122根据该些条状结构116而凸起，以形成多个第二条状电极136。此外，图案化电极层120的第四区124相对于图案化绝缘层110的第二区114而配置，以使该些第一条状电极126形成于第二区114上。

[0070] 详细而言，图案化绝缘层110的第一区112与图案化电极层120的第三区122所组成的电极结构属于支条状绝缘层电极（支条状绝缘层电极with Full ITO）技术，而图案化绝缘层110的第二区114与图案化电极层120的第四区124所组成的电极结构则与传统利用聚合物稳定配向（Polymer-Stabilized Alignment,PSA）技术的支条状导电层电极结构相同。

[0071] 由于支条状绝缘层电极技术及支条状导电层电极技术中各有其优缺点，据此，本发明实施例借由调配支条状绝缘层电极技术及支条状导电层电极技术在像素结构100的比例，以保持支条状绝缘层电极技术及支条状导电层电极技术的优点，并改善支条状绝缘层电极技术及支条状导电层电极技术的缺点。关于本发明实施例的像素结构100、支条状绝缘层电极技术与支条状导电层电极技术的相关实验数据列表如下：

[0072] 表1、本发明支条状绝缘层电极技术与支条状导电层电极技术的对照表[0073]

[0074] 如表1所示，其中在支条状导电层电极技术,支条状绝缘层电极技术与本发明实施例中的电极结构所采用的线宽（Line）及间距（Space）总合均固定为8um时条件下的结果比较。其中支条状导电层电极技术实际线宽与间距各约为4um，支条状绝缘层电极技术的绝缘层结构采用的线宽及间距各约为4um，且其绝缘层（PV）的厚度约为0.5um。而在本发明里，对应的支条状导电层电极技术的结构采用的线宽及间距各约为4um，对应的支条状绝缘层电极技术的结构采用的线宽及间距各约为4um,且图案化绝缘层110（PV）的厚度约为0.2um。

[0075] 请参照表1，支条状导电层电极技术、支条状绝缘层电极技术及本发明实施例的像素结构100的对比率（CR）分别为3630、625及2261，由此可知，本发明的像素结构100维持支条状导电层电极技术所具有的高对比率，并改善支条状绝缘层电极技术的结构的低对比率。此外，支条状导电层电极技术、支条状绝缘层电极技术及本发明实施例的像素结构100的穿透率（Tr.）分别为100%、119.7%及103.9%，据此，本发明的像素结构100维持支条状绝缘层电极技术所具有的高穿透率，并改善支条状导电层电极技术的结构的低穿透率。再者，在液晶的灰阶为L0（黑色）的状况下，支条状导电层电极技术、支条状绝缘层电极技术及本发明实施例的像素结构100的亮度（即暗态漏光）分别为0.023、0.154及0.037尼特（nits），因此，本发明的像素结构100改善支条状绝缘层电极技术所存在的暗态漏光的问题。

[0076] 在一实施例中，请再参照图1A。第一区112位于图案化绝缘层110的中央，第二区114位于图案化绝缘层110的外围。其次，请参照图1B，第三区122位于图案化电极层120的中央，第四区124位于图案化电极层120的外围。上述配置方式可使该些第二条状电极136位于像素结构100的中央，并使该些第一条状电极126位于像素结构100的外围。如此一来，在该些电极126、136的交界处，以及该些第一条状电极126与第二区114的交界处，将对液晶的倒向造成变化，此变化将详述如下。

[0077] 请参照图1D，其示出依照本发明图1C的区块140的放大示意图。如图所示，在像素结构100结构中包含三种电极边缘所造成的等位面的变化，此等位面的变化会决定液晶的倒向。第一种等位面的变化发生在该些第一条状电极126的电极边缘，第二种等位面的变化发生在该些第一条状电极126与该些第二条状电极136之间，第三种等位面的变化发生在该些第一条状电极126之间的第二区114与第三区122。

[0078] 上述第一种至第三种等位面的变化，分别使得液晶倒向第一种方向142、第二种方向144及第三种方向146，而由图中可以清楚看出上述三种液晶的倒向皆相同，皆是向内倒，由此可知，借由上述配置方式，可使本发明实施例的像素结构100的液晶倒向十分稳定。

[0079] 请继续参照图1D，该些第二条状电极136的每一者皆会与该些第一条状电极126其中之一对齐，且在两者交界处保持一间隔148，如此，可防止错位的问题。上述间隔148约为1um～10um（微米），较佳者，可为1um～3um，也可为约2um。易言之，该些第二条状电极136所在的第一区112与该些第一条状电极126所在的第四区124之间的间隔约为1um～10um，较佳者，可为1um～3um，也可为约2um。换个角度看，第三区122（块状电极）的长度比第一区112的长度多约1um～10um，较佳者，为1um～3um，也可为约2um。

[0080] 在一实施例中，请参照图1A，图案化绝缘层110的第一区112的形状可为但不限于四边形、五边形、六边形（盾牌形）、七边形及八边形，然而本发明并不以此为限，熟悉此技术的人员可选择性地依照实际需求来配置图案化绝缘层110的第一区112的形状。在图案化绝缘层110的第一区112的形状为六边形（盾牌形）的状况下，六边形其中一边（例如标号118）与图案化绝缘层110的一边（例如标号119）的夹角约为35～55度角，其次，上述夹角可为约40～50度角，再者，上述夹角也可为约45度角。

[0081] 请继续参照图1A，第一区112的面积可占图案化绝缘层110的总面积的约40%～60%，其次，第一区112的面积可占图案化绝缘层110的总面积的约45%～55%，再者，第一区
112的面积也可占图案化绝缘层110的总面积的约50%。在一实施例中，请参照图1B，第三区
122的面积占图案化电极层120的总面积的约40%～60%，较佳者，约占45%～55%，此外，也可占50%。

[0082] 在另一实施例中，请看到图1E，其示出依照本发明图1C所示的像素结构100上的A点至B点的剖面示意图。如图所示，在第三区122中，于该些条状结构116之间形成多个第三条状电极138，该些第三条状电极138与该些第二条状电极136相互连接。再者，第一区112的该些条状结构116的高度约为0.1um至1um，其次，上述高度可为约0.2um至0.8um，此外，上述高度可为约0.4um至0.6um。

[0083] 于再一实施例中，请看到图1F，其示出依照本发明图1C所示的像素结构100上的C点至D点的剖面示意图。如图所示，第二区114与该些第一条状电极126接触的第一部分128的高度，与第二区114未与该些第一条状电极126接触的第二部分129的高度相同。再者，第二区114的厚度约为0.1um至1um，其次，上述厚度可为约0.2um至0.8um，此外，上述厚度也可为约0.4um至0.6um。

[0084] 请看到图1G，其上半部示出支条状导电层电极或支条状绝缘层电极技术的结构的剖面示意图，而下半部示出依照本发明图1C所示的像素结构100的剖面示意图。如图所示，其分成三个状态来解释本发明的像素结构100与支条状导电层电极或支条状绝缘层电极技术的结构的不同。首先，在电压关闭状态，液晶600并未受到像素电极的影响。其次，在电压开启的初始状态下，由于支条状导电层电极或支条状绝缘层电极技术的结构的配置方式中仅具有单一个电极边缘500，而仅有单一等位面变化所产生的电场E，因此，支条状导电层电极或支条状绝缘层电极技术的结构仅会使极少部分的液晶600产生反应，然而，借由本发明的像素结构100的配置方式，其可产生两个电极边缘121、123，这些电极边缘121、123可造成等位面的变化而产生电场E，相较于支条状导电层电极或支条状绝缘层电极技术的结构仅具有单一个电极边缘500，当电压开启时，本发明的像素结构100可使得更多的液晶产生反应。最后，在电压开启的最终状态，大部分的液晶都已经受到像素电极的影响而产生反应。关于上述结构的实验数据如下表所示：

[0085] 表2、反应时间表

[0086]

[0087] 如表2所示，其中在支条状导电层电极技术,支条状绝缘层电极技术与本发明实施例中的电极结构所采用的线宽（Line）及间距（Space）总合均固定为8um时条件下的结果比较。其中支条状导电层电极技术实际线宽与间距各约为4um，支条状绝缘层电极技术的绝缘层结构采用的线宽及间距各约为4um，且其绝缘层（PV）的厚度约为0.5um。而在本发明里，对应的支条状导电层电极技术的结构采用的线宽及间距各约为4um，对应的支条状绝缘层电极技术的结构采用的线宽及间距各约为4um,且图案化绝缘层110（PV）的厚度约为0.2um。

[0088] 由表2可知，相较于单纯采用支条状导电层电极技术的结构而言，本发明的像素结构100的Ton+Toff的整体反应速率与其差距不大。再者，在单纯采用支条状绝缘层电极技术的结构中，其Ton+Toff的整体反应时间为41.1ms，而本发明实施例的像素结构100的Ton+Toff的整体反应时间为21.9ms，由此可知，借由本发明的像素结构100的配置方式，可使得液晶的反应速率提高。

[0089] 请参照图2A、图2B及图2C，其分别示出图案化绝缘层210、图案化电极层220及上述两层状结构的组合结构的示意图。如图2A所示，其图案化绝缘层210与图1A所示的图案化绝缘层110的差异在于其第二区214的高度与条状结构216的高度相同，简单来说，在图案化绝缘层210中，事实上是标号218的部分向下凹陷。

[0090] 此外，图2B所示的图案化电极层220与图1B所示的图案化电极层120相似。再者，图案化绝缘层210及图案化电极层220结合而成图2C所示的像素结构230。另外，图案化电极层220的第三区（块状电极）222较图案化绝缘层210的第一区212向内缩约1um～10um，较佳者，为1um～3um，也可为2um，以确保提供电压后等位面的变化可让液晶皆向内倾倒。

[0091] 请参照图3A、图3B、图3C、图3D及图3E，其分别示出图案化绝缘层310、图案化电极层320、多个条状凸块332、共享电极层340及上述四层状结构的组合结构的示意图。如图3A所示，在一侧基板上其图案化绝缘层310基本上类似于图1A所示的图案化绝缘层110，不同之处在于图案化绝缘层310的第一区包含多个第一子区312，而图案化绝缘层310的第二区包含多个第二子区314，该些第一子区312及该些第二子区314分散位于图案化绝缘层310上，且该些第一子区312的每一者与该些第二子区314的每一者间隔排列。类似于图1A，在每一第一子区312上具有多个条状结构316。

[0092] 此外，请参照图3B，其图案化电极层320基本上类似于图1B所示的图案化电极层120，不同之处在于图案化电极层320的第三区包含多个第三子区322，而图案化电极层320的第四区包含多个第四子区324，且该些第三子区322的每一者与该些第四子区324的每一者间隔排列。类似于图1B，该些第四子区324可由多个第一条状电极326所组成。在配置上，该些第三子区322的每一者相对地配置于该些第一子区312其中一者上，其次，该些第四子区324的每一者相对地配置于该些第二子区314其中一者上。

[0093] 请看到图3C，在另一侧基板上设置的该些条状凸块332的每一者相对地配置于该些第一子区312其中一者之上。此外，图3D所示的共享电极层340配置于该些条状凸块332之上。然后，于图3E中，图案化绝缘层310、图案化电极层320、条状凸块332、共享电极层340相应地组合，以形成像素结构300。上述条状凸块332可由绝缘层质所组成，由于上述条状凸块332配置于共享电极层340之下，其可借由条状凸块造成表面地形的起伏变化使得液晶的初始预倾角受到改变，并其可于电压开启时，改变共享电极层340所产生的电场强度，进行调控液晶的倒向。然而本发明并不以图3A至3E图所示的结构为限，熟悉此技术的人员可选择性地依照实际需求以配置上述结构的形状、位置及连接关系。

[0094] 请参照图3F，其示出依照本发明图3E所示的像素结构300上的A点至B点的剖面示意图。如图所示，在一侧基板700上，具有图案化绝缘层310的第一子区312及第二子区314，在第一子区312上则具有多个条状结构316。当图案化电极层320相对地配置于图案化绝缘层310上，图案化电极层320的第一条状电极326形成于第二子区314上，而图案化电极层320的第三子区322根据该些条状结构316而凸起，以形成多个第二条状电极336。再者，于另一侧基板800上具有共享电极层340，条状凸块332则配置于共享电极层340上。在一侧基板700的整体结构及另一侧基板800的整体结构间则具有液晶600。

[0095] 请参照图4A、图4B、图4C及图4D，其分别示出图案化绝缘层410、图案化电极层420、共享电极层430及上述三层状结构的组合结构的示意图。在上述附图中，图4A所示在一侧基板上的图案化绝缘层410相似于图3A所示的图案化绝缘层310，其第一子区412上具有多个条状结构416，且图4B所示的图案化电极层420相似于图3B所示的图案化电极层320，其第四子区424可由多个第一条状电极426所组成。请参照图4C，此共享电极层430设计在另一侧基板上并配置于图案化电极层420之上，共享电极层430包含多个条状通孔432，该些条状通孔432的每一者相对于该些第一子区412其中一者而配置。然后，于图4D中，图案化绝缘层410、图案化电极层420、共享电极层430相应地组合，以形成像素结构400。然发明并不以图4A至
4D图所示的结构为限，熟悉此技术的人员可选择性地依照实际需求以配置上述结构的形状、位置及连接关系。

[0096] 由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例借由提供一种像素结构，借以改善采用传统的电极层配置方式，会产生液晶倒向不稳定、暗态漏光差及液晶反应速率慢的问题。

[0097] 详细而言，本发明实施例借由调配支条状绝缘层电极技术及支条状导电层电极技术在像素结构的比例，以保持支条状绝缘层电极技术及支条状导电层电极技术的优点，并改善支条状绝缘层电极技术及支条状导电层电极技术的缺点，使得本发明的像素结构维持支条状导电层电极技术所具有的高对比率及支条状绝缘层电极技术所具有的高穿透率，并可改善支条状绝缘层电极技术所存在的暗态漏光的问题。此外，本发明实施例还借由配置支条状绝缘层电极技术及支条状导电层电极技术在像素结构的相对位置，以使本发明实施例的像素结构100的液晶倒向更加稳定。再者，由于本发明实施例的像素结构组合支条状绝缘层电极技术及支条状导电层电极技术于其中，并妥善地进行配置，使本发明的像素结构得以提高液晶的反应速率。

[0098] 虽然以上实施方式中揭示了本发明的具体实施例，然而其并非用以限定本发明，本发明所属技术领域中具有通常知识的人员，在不背离本发明的原理与精神的情形下，可对其进行各种变更与修饰，因此本发明的保护范围应当由所附的权利要求书所界定为准。