一种对掩膜版图形进行曝光的方法

摘要

本发明提供一种对掩膜版图形进行曝光的方法，包括：根据所需曝光精度的要求，将掩膜版上的图形区分成若干等级1、2、…、N；将所述具有不同等级的图形划入相应的需要采用不同曝光方式的区域单元1、2、…、N；以第一曝光方式对所述区域单元1内包含的图形进行曝光，以第二曝光方式对所述区域单元2内包含的图形进行曝光，依此类推，以第N曝光方式对所述区域单元N内包含的图形进行曝光，其中，所述曝光方式具有不同的曝光速度，所述N为大于2的正整数。根据本发明，可以对所述掩膜版上的要求不同曝光精度的图形分别采用不同的曝光方式进行曝光，从而缩短曝光时间。

权利要求

1.一种对掩膜版图形进行曝光的方法，包括：

根据所需曝光精度的要求，将掩膜版上的图形区分成若干等级1、2、…、N；

将所述具有不同等级的图形划入相应的需要采用不同曝光方式的区域单元1、2、…、N，获得所述区域单元1、2、…、N的方式包括以下步骤：a)由所述掩膜版中的原始图形单元直接构成部分所述区域单元，b)提供若干模板，并确定所述模板上的图形，对所述掩膜版上的图形与所述模板上的图形执行相减操作，以提取部分所述区域单元；

以第一曝光方式对所述区域单元1内包含的图形进行曝光，以第二曝光方式对所述区域单元2内包含的图形进行曝光，依此类推，以第N曝光方式对所述区域单元N内包含的图形进行曝光，其中，所述曝光方式具有不同的曝光速度，所述N为大于2的正整数。

2.根据权利要求1所述的方法，其特征在于，要求所述曝光精度高的图形包括用于对半导体器件进行性能测试的图形和实现半导体器件所具有的各种预设功能的图形。

3.根据权利要求1所述的方法，其特征在于，要求所述曝光精度低的图形包括各种起辅助作用的图形。

4.根据权利要求1所述的方法，其特征在于，采用所述步骤a)和所述步骤b)提取部分所述区域单元之后，所述掩膜版上的剩余部分构成所述区域单元的最后部分。

5.根据权利要求1所述的方法，其特征在于，当所述掩膜版上具有多个在任意一个所述掩膜版上固定设置的图形时，将所述多个固定设置于任意一个所述掩膜版的图形布置在所述模板上。

6.根据权利要求1所述的方法，其特征在于，当所述掩膜版上具有一无任何图形的框状封闭区域时，确定所述模板上的图形的过程如下：以所述框状封闭区域的内边界所在的位置为起点，使所述内边界朝向所述内边界所包围的区域的中心进行逐步逼近，当检测到所述掩膜版的图形的存在时，所述内边界的逼近操作终止，此时由所述内边界所围成的区域构成所述模板的图形。

7.根据权利要求1所述的方法，其特征在于，当所述掩膜版上具有一无任何图形的框状封闭区域时，确定所述模板上的图形的过程如下：以所述框状封闭区域的外边界所在的位置为起点，使所述外边界朝向所述框状封闭区域的内边界所包围的区域的中心的相反方向进行逐步扩展，当检测到所述掩膜版的图形的存在时，所述外边界的扩展操作终止，此时由所述外边界所围成的区域构成所述模板的图形。

8.根据权利要求1所述的方法，其特征在于，当所述掩膜版上具有一无任何图形的实心封闭区域时，确定所述模板上的图形的过程如下：以所述实心封闭区域的边界所在的位置为起点，使所述边界朝向所述实心封闭区域的中心的相反方向进行逐步扩展，当检测到所述掩膜版的图形的存在时，所述边界的扩展操作终止，此时由所述边界所围成的区域构成所述模板的图形。

9.根据权利要求1所述的方法，其特征在于，所述区域单元1内包含的图形为所述掩膜版上的曝光精度要求最高的图形，所述区域单元2内包含的图形为曝光精度要求低于所述区域单元1的图形，依此类推，所述区域单元N内包含的图形为曝光精度要求最低的图形。

10.根据权利要求9所述的方法，其特征在于，所述曝光方式的曝光速度自第一曝光方式起依次加快。

说明书

一种对掩膜版图形进行曝光的方法

技术领域

[0001] 本发明涉及半导体制造工艺，具体而言涉及一种对掩膜版图形进行曝光的方法。

背景技术

[0002] 在半导体器件的制造过程中，需要大量的掩膜版，通过对掩膜版的曝光、显影，将掩膜版上的图形转移到构成半导体器件的各层材料中。通常来说，掩膜版上的图形包括用于对半导体器件进行性能测试的图形和实现半导体器件所具有的各种预设功能的图形,这类图形需要应用高精度的曝光方式以充分达到图形转移的准确性；所述掩膜版上的图形还包括各种起辅助作用的图形，此类图形一般没有图形转移准确度的要求或者所述要求较低，应用低精度的曝光方式对其进行曝光即可达到要求。对于要求高曝光精度的图形而言，需要对其进行精细曝光，即采用电子束进行步进曝光的时候，速度较慢；而对于要求低曝光精度的图形而言，则不需要进行精细曝光，如果对所述要求低曝光精度的图形也采用同样的曝光速度进行曝光，则会无谓地增加曝光的时间，不利于缩短生产时间和降低生产成本。

[0003] 因而，需要提出一种方法，对掩膜版上的要求不同曝光精度的图形分别采用不同的曝光方式进行曝光，从而缩短曝光时间。

发明内容

[0004] 针对现有技术的不足，本发明提供一种对掩膜版图形进行曝光的方法，包括：根据所需曝光精度的要求，将掩膜版上的图形区分成若干等级1、2、…、N；将所述具有不同等级的图形划入相应的需要采用不同曝光方式的区域单元1、2、…、N；以第一曝光方式对所述区域单元1内包含的图形进行曝光，以第二曝光方式对所述区域单元2内包含的图形进行曝光，依此类推，以第N曝光方式对所述区域单元N内包含的图形进行曝光，其中，所述曝光方式具有不同的曝光速度，所述N为大于2的正整数。

[0005] 进一步，所述曝光精度要求高的图形包括用于对半导体器件进行性能测试的图形和实现半导体器件所具有的各种预设功能的图形。

[0006] 进一步，所述曝光精度要求低的图形包括各种起辅助作用的图形。

[0007] 进一步，获得所述区域单元1、2、…、N的方式包括：a)由所述掩膜版中的原始图形单元直接构成部分所述区域单元；b)提供若干模板，并确定所述模板上的图形，对所述掩膜版上的图形与所述模板上的图形执行相减操作，以提取部分所述区域单元。

[0008] 进一步，采用所述方式a)和所述方式b)提取部分所述区域单元之后，所述掩膜版上的剩余部分构成所述区域单元的最后部分。

[0009] 进一步，当所述掩膜版上具有多个在任意一个所述掩膜版上固定设置的图形时，将所述多个固定设置于任意一个所述掩膜版的图形布置在所述模板上。

[0010] 进一步，当所述掩膜版上具有一无任何图形的框状封闭区域时，确定所述模板上的图形的过程如下：以所述框状封闭区域的内边界所在的位置为起点，使所述内边界朝向所述内边界所包围的区域的中心进行逐步逼近，当检测到所述掩膜版的图形的存在时，所述内边界的逼近操作终止，此时由所述内边界所围成的区域构成所述模板的图形。

[0011] 进一步，当所述掩膜版上具有一无任何图形的框状封闭区域时，确定所述模板上的图形的过程如下：以所述框状封闭区域的外边界所在的位置为起点，使所述外边界朝向所述框状封闭区域的内边界所包围的区域的中心的相反方向进行逐步扩展，当检测到所述掩膜版的图形的存在时，所述外边界的扩展操作终止，此时由所述外边界所围成的区域构成所述模板的图形。

[0012] 进一步，当所述掩膜版上具有一无任何图形的实心封闭区域时，确定所述模板上的图形的过程如下：以所述实心封闭区域的边界所在的位置为起点，使所述边界朝向所述实心封闭区域的中心的相反方向进行逐步扩展，当检测到所述掩膜版的图形的存在时，所述边界的扩展操作终止，此时由所述边界所围成的区域构成所述模板的图形。

[0013] 进一步，所述区域单元1内包含的图形为所述掩膜版上的曝光精度要求最高的图形，所述区域单元2内包含的图形为曝光精度要求低于所述区域单元1的图形，依此类推，所述区域单元N内包含的图形为曝光精度要求最低的图形。

[0014] 进一步，所述曝光方式的曝光速度自第一曝光方式起依次加快。

[0015] 根据本发明，可以对所述掩膜版上的要求不同曝光精度的图形分别采用不同的曝光方式进行曝光，从而缩短曝光时间。

附图说明

[0016] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

[0017] 附图中：

[0018] 图1为本发明提出的对掩膜版图形进行曝光的方法的流程图；

[0019] 图2为本发明的实施例1所例举的掩膜版的示意性简图；

[0020] 图3A-图3C为本发明的实施例2所例举的掩膜版的示意性简图；

[0021] 图4为本发明的实施例3所例举的掩膜版的示意性简图；

[0022] 图5为分别采用本发明提出的方法和现有技术完成对掩膜版上的图形进行曝光所需时间的对比示意图。

具体实施方式

[0023] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0024] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的对掩膜版图形进行曝光的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0025] 应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[0026] 本发明提出了一种对掩膜版图形进行曝光的方法，通过对掩膜版上的要求不同曝光精度的图形分别采用不同的曝光方式进行曝光来缩短曝光时间。

[0027] 参照图1，其中示出了本发明提出的对掩膜版图形进行曝光的方法的流程图，用于简要示出其流程。

[0028] 在步骤101中，根据所需曝光精度的要求，将掩膜版上的图形区分成若干等级1、2、…、N；

[0029] 在步骤102中，将所述具有不同等级的图形划入相应的需要采用不同曝光方式的区域单元1、2、…、N；

[0030] 在步骤103中，以第一曝光方式对所述区域单元1内包含的图形进行曝光，以第二曝光方式对所述区域单元2内包含的图形进行曝光，依此类推，以第N曝光方式对所述区域单元N内包含的图形进行曝光，

[0031] 其中，所述N为大于2的正整数。

[0032] 在上述流程中，获得所述区域单元1、2、…、N的方式包括：a)由所述掩膜版中的原始图形单元直接构成部分所述区域单元；b)提供若干模板，并确定所述模板上的图形，对所述掩膜版上的图形与所述模板上的图形执行相减操作，从而提取出部分所述区域单元。采用上述两种方式提取部分所述区域单元之后，所述掩膜版上的剩余部分构成所述区域单元的最后部分。所述区域单元1内包含的图形为所述掩膜版上的曝光精度要求最高的图形，所述区域单元2内包含的图形为曝光精度要求低于所述区域单元1的图形，依此类推，所述区域单元N内包含的图形为曝光精度要求最低的图形。相应地，所述曝光方式的曝光速度自第一曝光方式起依次加快。通常来说，要求曝光精度高的图形包括用于对半导体器件进行性能测试的图形和实现半导体器件所具有的各种预设功能的图形，要求曝光精度低的图形包括各种起辅助作用的图形。

[0033] 下面，结合具体实施例来说明掩膜版上的图形是如何分别划入所述区域单元1、2、…、N中的。

[0034] 实施例1

[0035] 参见图2，其中示出了实施例1所例举的掩膜版的示意性简图。如图所示，掩膜版201上具有多个在任意一个掩膜版上固定设置的图形202，所述图形202要求相同曝光精度a。对于所述掩膜版201，将所述多个图形202布置在一模板上，所述模板确定了所述掩膜版
201的要求相同曝光精度a的区域；然后，将所述掩膜版201与所述模板执行相减操作，以获得要求不同于所述曝光精度a的其它区域。如果所述其它区域所要求的曝光精度相同（例如要求相同曝光精度b），则所述掩膜版201上的图形被分别划入两个区域，即所述多个图形
202所在的要求相同曝光精度a的区域和所述要求相同曝光精度b的区域。如果所述其它区域所要求的曝光精度不同，则可以参照下述实施例2中的方法来对所述其它区域做进一步的划分。

[0036] 实施例2

[0037] 参见图3A-图3C，其中分别示出了实施例2所例举的掩膜版的示意性简图。

[0038] 如图3A所示，掩膜版301上具有一无任何图形的框状封闭区域302（图中用黑色标示的部分）。对于所述掩膜版301，以所述框状封闭区域302的内边界所在的位置为起点，使所述内边界朝向所述内边界所包围的区域的中心进行逐步逼近，当检测到所述掩膜版301的图形的存在时，所述内边界的逼近操作终止，此时由所述内边界所围成的区域构成模板的图形303（图中虚线所围成区域以内的部分）。

[0039] 如图3B所示，掩膜版301上具有一无任何图形的框状封闭区域302（图中用黑色标示的部分）。对于所述掩膜版301，以所述框状封闭区域302的外边界所在的位置为起点，使所述外边界朝向所述框状封闭区域302的内边界所包围的区域的中心的相反方向进行逐步扩展，当检测到所述掩膜版301的图形的存在时，所述外边界的扩展操作终止，此时由所述外边界所围成的区域构成模板的图形303（图中虚线所围成区域以外的部分）。

[0040] 如图3C所示，掩膜版301上具有一无任何图形的实心封闭区域302（图中用黑色标示的部分）。对于所述掩膜版301，以所述实心封闭区域302的边界所在的位置为起点，使所述边界朝向所述实心封闭区域302的中心的相反方向进行逐步扩展，当检测到所述掩膜版301的图形的存在时，所述边界的扩展操作终止，此时由所述边界所围成的区域构成模板的图形303（图中虚线所围成区域以外的部分）。

[0041] 通过以上三种示例得到所需要的模板之后，将所述掩膜版201与所述模板执行相减操作，以获得可以实施相同曝光精度的区域。如果位于所述模板范围之内的图形进一步要求不同的曝光精度，则可以参照下述实施例3中的方法来确定这些图形所应划入的区域。

[0042] 实施例3

[0043] 参见图4，其中示出了实施例3所例举的掩膜版的示意性简图，该掩膜版是实施例2所例举的掩膜版301位于所述模板的图形303范围之内的部分。所述掩膜版中具有四个要求不同曝光精度的独立的图形304、图形305、图形306和图形307，所述图形304、图形305、图形306和图形307分别直接构成四个要求不同曝光精度的区域，所述掩膜版位于所述四个区域之外的部分构成要求另一曝光精度的区域。该实施例中只例举了四个要求不同曝光精度的独立的图形，本领域技术人员可以知晓的是，该实施例所描述的方法同样适用于具有多个要求不同曝光精度的独立的图形的情形。

[0044] 参见图5，其中示出了分别采用本发明提出的方法和现有技术完成对掩膜版上的图形进行曝光所需时间的对比示意图。对于现有技术而言，其采用相同的曝光方式（例如第一曝光方式）对一掩膜版的两个部分（区域A和区域B）进行曝光；对于本发明提出的方法而言，在将掩膜版分成所述区域A和区域B之后，分别采用不同的曝光方式对所述区域A和区域B进行曝光，即采用第一曝光方式对所述区域A进行曝光，采用第二曝光方式对所述区域B进行曝光，所述第二曝光方式的曝光速度比所述第一曝光方式的曝光速度快，因此，可以大幅降低曝光时间。

[0045] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。