基于SOICMOS工艺的辐射探测器件及其制备方法转让专利
申请号 : CN201310656997.1
文献号 : CN103715293B
文献日 : 2015-12-02
发明人 : 杨凌
申请人 : 中国航天科技集团公司第九研究院第七七一研究所
摘要 :
一种基于SOI CMOS工艺的辐射探测器件及其制备方法，埋氧氧化层上从内向外依次设有Si薄膜区、源极或漏极注入区和介质隔离区，Si薄膜区上嵌有体区注入区，源极或漏极注入区和体区注入区上设有欧姆接触电极；埋氧氧化层下设有Si衬底，Si衬底上开有底部向上的凹槽，凹槽表面有背栅电极，埋氧氧化层内有与背栅电极相连的背通孔金属填充区。该器件辐射灵敏度高、感生电荷容量高、工作栅电压低、可靠性高。在基片正面生长介质隔离区；注入离子得源极或漏极注入区和体区注入区；溅射淀积得欧姆接触电极；基片背面刻蚀探测窗口区和背通孔区并向其中填充金属。该方法工艺简单、重复性好、成本低、易和现有大规模集成电路的制作工艺整合。
权利要求 :
1.一种基于SOI CMOS工艺的辐射探测器件，其特征在于：包括埋氧氧化层(4)，埋氧氧化层(4)的正面从中心向两侧分别依次对称的设有Si薄膜区(8)、源极或漏极注入区(6)和介质隔离区(7)，Si薄膜区(8)的上表面嵌有体区注入区(9)，源极或漏极注入区(6)和体区注入区(9)的上方设有欧姆接触电极(10)；埋氧氧化层(4)的背面设有Si衬底(3)，Si衬底(3)上开设有底部向上的凹槽，凹槽的深度等于Si衬底(3)的厚度，凹槽的表面设有背栅电极(1)，埋氧氧化层(4)内设有与背栅电极(1)相连的背通孔金属填充区(5)。
2.根据权利要求1所述的基于SOI CMOS工艺的辐射探测器件，其特征在于：所述的源极或漏极注入区(6)和体区注入区(9)的掺杂类型为N型或P型；
13 15
每立方厘米的源极或漏极注入区(6)和体区注入区(9)内掺杂有2×10 -5×10 个掺杂离子。
3.根据权利要求1或2所述的基于SOI CMOS工艺的辐射探测器件，其特征在于：所述的体区注入区(9)的厚度小于Si薄膜区(8)厚度的二分之一；
所述的源极或漏极注入区(6)的厚度等于Si薄膜区(8)的厚度。
4.根据权利要求1或2所述的基于SOI CMOS工艺的辐射探测器件，其特征在于：所述的背通孔金属填充区(5)的深度h小于埋氧氧化层(4)厚度；
所述的背通孔金属填充区(5)设置多个，且相邻的背通孔金属填充区(5)间距d小于背通孔金属填充区(5)的深度h。
5.根据权利要求1所述的基于SOI CMOS工艺的辐射探测器件，其特征在于：所述的背栅电极(1)的凹槽部分为背面探测窗口(2)。
6.一种基于SOI CMOS工艺的辐射探测器件的制备方法，其特征在于：包括以下步骤：
1)在SOI CMOS基片的正面，利用LOCOS或者STI工艺，生长介质隔离区(7)，其中SOI CMOS基片包括Si衬底(3)、Si衬底(3)上方的埋氧氧化层(4)、以及埋氧氧化层(4)上方的Si薄膜区；
2)采用光刻工艺，在生长有介质隔离区(7)的SOI CMOS基片的正面光刻出源区或漏区
13 15
的图形，对其进行能量为50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到源极或漏极注入区(6)；
3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能量为
13 15
50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到体区注入区(9)；
4)采用溅射淀积的方法，利用Ti作为靶材，将金属Ti溅射在整个SOI CMOS基片的正面上，接着在600-800℃下烧结1-10min，分别在金属Ti与源极或漏极注入区(6)和体区注入区(9)的接触处形成欧姆接触电极(10)，然后采用湿法化学清洗掉其余部分的金属Ti；
5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层(4)裸露，获得探测窗口区；
6)先在探测窗口区内的埋氧氧化层(4)上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层(4)，形成可供金属填充的背通孔区，再去除光刻胶；
7)采用溅射工艺或Cu互联工艺完全填充背通孔区，同时采用溅射工艺或Cu互联工艺在探测窗口区的表面填充一层金属层，得到背栅电极(1)和背通孔金属填充区(5)，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
7.根据权利要求6所述的基于SOI CMOS工艺的辐射探测器件的制备方法，其特征在于：所述的步骤1)中利用LOCOS工艺，生长介质隔离区(7)的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度为50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出介质隔离区(7)的图形，经氧化得到介质隔离区(7)，最后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并去除光刻胶；
所述的步骤1)中利用STI工艺，生长介质隔离区(7)的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度大于50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出介质隔离区(7)图形，而后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并完成介质隔离区(7)的刻蚀；之后采用低压化学气相淀积的方法生长厚度为180-220nm的TEOS氧化物填充介质隔离区(7)，其中淀积压力为45-55Pa，淀积时间为30-60min，淀积温度为600-850℃；再利用化学机械抛光的方法完成SOI CMOS基片表面的平整化；最后，利用磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到介质隔离区(7)。
8.根据权利要求6或7中任意一项所述的基于SOI CMOS工艺的辐射探测器件的制备方法，其特征在于：所述的步骤6)中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率50-300W、偏压0-80V、压力1-3Pa、刻蚀时间50-200s。
9.根据权利要求6或7中任意一项所述的基于SOI CMOS工艺的辐射探测器件的制备方法，其特征在于：所述的步骤7)采用溅射工艺时的具体步骤为：采用溅射金属完全填充背通孔区，并在探测窗口区的表面溅射厚度为0.5-1.6μm的金属层，形成背栅电极(1)和背通孔金属填充区(5)，再去除光刻胶，最后去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件；
所述的步骤7)采用Cu互联工艺时的具体步骤为：将具有背通孔区和背面的探测窗口区的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290-300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2-5清洗Cu源管道、放置样品、抽真空，当真空度为(1～5)×10 Torr时，在N2保护下升温到
320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极(1)和背通孔金属填充区(5)；之后，采用CMP的方法使背栅电极(1)表面平整；最后，去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
说明书 :
基于SOI CMOS 工艺的辐射探测器件及其制备方法
技术领域
[0001] 本发明属于微电子技术领域，涉及半导体器件，具体涉及一种基于SOI CMOS工艺的辐射探测器件及其制备方法。
背景技术
[0002] 辐射探测器主要是为了测量各种辐射环境粒子，例如光子、中子、α粒子、β粒子和高能离子等。因此，它在核物理、医疗、生物医学场合以及宇航卫星探测等领域有着广泛的应用。例如，在空间应用领域，需要实时测量空间环境粒子的计量率，从而确保电子设备的正常工作。
[0003] MOS器件型辐射剂量计指的是用半导体材料制作出来的剂量计。在辐射条件下，器件的栅氧介质区域会产生感生的空穴电子对，其中一定数量的电子空穴对会立即发生复合并消失，而那些没有发生复合的电子空穴对在电场的作用下会慢慢漂移。如果栅极加上正偏压，那么电子就会迅速漂移到栅极上并离开灵敏区域。这意味着在栅极加上正偏压可以增加剂量计的灵敏度。与电子运动方向相反，空穴会缓慢的向Si衬底方向移动。作为SiO2的一个固有特性，在SiO2中会有一些空穴陷阱。在Si和SiO2的界面处附近，空穴陷阱的密度最高。因此，当空穴向Si衬底方向移动时，一定数量的空穴就会被空穴陷阱俘获，从而引起SiO2区域中正电荷的增加量跟所受到的辐射量服从一定的函数关系，是一种次线性的关系。这是因为随着辐照量的增加，空穴陷阱的数量会减少，栅压区域的灵敏度会下降。随着SiO2区域中正电荷的增加，MOS管的开端电压会增加，所以通过测量MOS管的开端电压之差△V，就可以计算出MOS剂量计 受到的辐射累计剂量D。
[0004] 1983年，Ian thomson首次利用MOS器件来进行辐射效应的探测并对其p-MOS的RADFET辐射剂量计进行了标定。1985年，M einhard knoll利用浮栅MOS器件对辐射剂量率进行计量，由于采用浮栅结构和干法氧化二氧化硅栅介质工艺，从而使MOS器件的抗辐射性能进一步提高，辐射感生的电荷主要产生在浮栅上。
[0005] 1996年，R istic利用厚栅氧结构，得到了具有高抗辐射退化能力的RADFET器件，但其栅极的工作电压过高。1998年，O'cornell利用干法热氧化和PECVD的工艺方法，研制出一种SiO2/SiON的叠层栅介质结构，利用此结构，将其辐射灵敏度提升到7.54mv/rad，并成功将其应用到临床工作医疗中。
[0006] 2004年，Arner haran系统研究了非掺杂和掺杂的介质的MOS器件的长期可靠性问题，研究表明掺杂后的栅介质能够有效的改善RADFET器件的长期可靠性。
[0007] 综上所述，当前国际上的RADFET器件都是基于体硅工艺，采用SiO2(SiN)栅介质薄膜形成的。该型RADFET器件的主要问题有以下几个方面：1)由于采用了体硅工艺，未对单粒子效应做有效的隔离；2)为了抑制RADFET器件辐射后阈值电压的退化，一般都采用较厚的栅氧厚度，造成RADFET器件的工作电压过高；3)现有的RADFET器件普遍采用SiO2(SiON)结构栅介质，这使其灵敏度响应偏低；4)现有的RADFET器件的工作时间较短，无法满足长期的辐射信息数据的记录；5)缺乏保护装置，在突发性的高辐射环境下，容易造成MOS剂量率器件的烧毁。
发明内容
[0008] 本发明的目的在于提供一种基于SOI CMOS工艺的辐射探测器件及其制备方法，该基于SOI CMOS工艺的辐射探测器件的辐射灵敏度高、感生电荷容量高、工作栅电压较低，该制备方法成本低、工艺简单、重复性好、易于和现有的大规模集成电路工艺整合。
[0009] 为实现上述目的，本发明采用的技术方案为：
[0010] 一种基于SOI CMOS工艺的辐射探测器件，包括埋氧氧化层，埋氧氧化层的正面从中心向两侧分别依次对称的设有Si薄膜区、源极或漏极注入区和介质隔离区，Si薄膜区的上表面嵌有体区注入区，源极或漏极注入区和体区注入区的上方设有欧姆接触电极；埋氧氧化层的背面设有Si衬底，Si衬底上开设有底部向上的凹槽，凹槽的深度等于Si衬底的厚度，凹槽的表面设有背栅电极，埋氧氧化层内设有与背栅电极相连的背通孔金属填充区。
[0011] 所述的源极或漏极注入区和体区注入区的掺杂类型为N型或P型；
[0012] 每立方厘米的源极或漏极注入区和体区注入区内掺杂有2×1013-5×1015个掺杂离子。
[0013] 所述的体区注入区的厚度小于Si薄膜区厚度的二分之一；
[0014] 所述的源极或漏极注入区的厚度等于Si薄膜区的厚度。
[0015] 所述的背通孔金属填充区的深度h小于埋氧氧化层厚度；
[0016] 所述的背通孔金属填充区设置多个，且相邻的背通孔金属填充区间距d小于背通孔金属填充区的深度h。
[0017] 所述的背栅电极的凹槽部分为背面探测窗口。
[0018] 一种基于SOI CMOS工艺的辐射探测器件的制备方法，包括以下步骤：
[0019] 1)在SOI CMOS基片的正面，利用LOCOS或者STI工艺，生长介质隔离 区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区；
[0020] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏13 15
区的图形，对其进行能量为50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到源极或漏极注入区；
区的图形，对其进行能量为50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到源极或漏极注入区；
[0021] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行13 15
能量为50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到体区注入区；
能量为50-100KeV，剂量为2×10 -5×10 的掺杂离子注入，再去除光刻胶，得到体区注入区；
[0022] 4)采用溅射淀积的方法，利用Ti作为靶材，将金属Ti溅射在整个SOI CMOS基片的正面上，接着在600-800℃下烧结1-10min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti；
[0023] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区；
[0024] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的背通孔区，再去除光刻胶；
[0025] 7)采用溅射工艺或Cu互联工艺完全填充背通孔区，同时采用溅射工艺或Cu互联工艺在探测窗口区的表面填充一层金属层，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0026] 所述的步骤1）中利用LOCOS工艺，生长介质隔离区的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度为50-200nm 的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出介质隔离区的图形，经氧化得到介质隔离区最后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并去除光刻胶；
[0027] 所述的步骤1）中利用STI工艺，生长介质隔离区的具体步骤为：去除SOI CMOS基片上的氧化层、清洗，采用干氧氧化的方法生长厚度大于50-200nm的SiO2垫氧层，其中所使用的氧化炉温度为900-1100℃，氧化瓶温度为85-95℃，氧化时间为5-10min；而后采用低压化学气相淀积的方法生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度600-850℃；利用光刻工艺，光刻出介质隔离区图形，而后利用反应离子刻蚀工艺刻蚀去除Si3N4掩蔽层，并完成介质隔离区的刻蚀；之后采用低压化学气相淀积的方法生长厚度为180-220nm的TEOS氧化物填充介质隔离区，其中淀积压力为45-55Pa，淀积时间为30-60min，淀积温度为600-850℃；再利用化学机械抛光的方法完成SOI CMOS基片表面的平整化；最后，利用磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到介质隔离区。
[0028] 所述的步骤5）的具体步骤为：采用低压化学气相淀积的方法分别在SOI CMOS基片的正面和背面生长厚度为180-220nm的Si3N4掩蔽层，其中淀积压力为25-35Pa，淀积时间为30-60min，淀积温度为600-850℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并去除光刻胶；最后，采用四甲基氢氧化铵的摩尔浓度为10-45%的、温度为50-110℃的腐蚀液，以湿法腐蚀方法腐蚀出 SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0029] 所述的步骤6）中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率50-300W、偏压0-80V、压力1-3Pa、刻蚀时间50-200s。
[0030] 所述的步骤7）采用溅射工艺时的具体步骤为：采用溅射金属完全填充背通孔区，并在探测窗口区的表面溅射厚度为0.5-1.6μm的金属层，形成背栅电极和背通孔金属填充区，再去除光刻胶，最后去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件；
[0031] 所述的步骤7）采用Cu互联工艺时的具体步骤为：将具有背通孔区和背面的探测窗口区的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290-300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2-5清洗Cu源管道、放置样品、抽真空，当真空度为（1～5）×10 Torr时，在N2保护下升温到
320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极和背通孔金属填充区；之后，采用CMP的方法使背栅电极表面平整；最后，去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
320-330℃，然后进行表面N2吹扫，再喷Cu源进行淀积前的表面预反应，然后交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50-100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极和背通孔金属填充区；之后，采用CMP的方法使背栅电极表面平整；最后，去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0032] 本发明与现有技术相比，具有以下有益效果：
[0033] 本发明提供的基于SOI CMOS工艺的辐射探测器件，包括埋氧氧化层，埋氧氧化层的正面从中心向两侧分别依次对称的设有Si薄膜区、源极或漏极注入区和介质隔离区，Si薄膜区的上表面嵌有体区注入区，源极或漏极注入区和体 区注入区的上方设有欧姆接触电极；埋氧氧化层的背面设有Si衬底，Si衬底上开设有底部向上的凹槽，凹槽的深度等于Si衬底的厚度，凹槽的表面设有背栅电极，埋氧氧化层内设有与背栅电极相连的背通孔金属填充区。Si衬底、埋氧氧化层和Si薄膜区是采用SOI CMOS基片得到，从而有效抑制单粒子效应对基于SOI CMOS工艺的辐射探测器件性能参数的影响。采用埋氧氧化层作为栅介质，使产生的辐射感生电荷存储在埋氧氧化层中，完成大容量辐射感生电荷的存储，有效的减少了基于SOI CMOS工艺的辐射探测器件的体积，便于基于SOI CMOS工艺的辐射探测器件的集成。由于采用了背通孔叉指状的背栅型结构设计，在降低基于SOI CMOS工艺的辐射探测器件的阈值电压的同时，还保证了较高的辐射感生电荷的存储容量，扩展了基于SOI CMOS工艺的辐射探测器件的探测范围，从而保证能够长期有效的在辐射环境下工作。通过改变背栅式和背通孔叉指结构的尺寸，能够有效地调整基于SOI CMOS工艺的辐射探测器件的探测范围。通过组合不同尺寸的背通孔叉指结构的基于SOI CMOS工艺的辐射探测器件，可以实现对剂量率的数字式读出。通过控制体区注入区的电压，能够有效抑制背通孔叉指结构的工作电流，因此，可以保护于基于SOI CMOS工艺的辐射探测器件在总剂量效应的作用下而不被烧毁。因此本发明提供的基于SOI CMOS工艺的辐射探测器件的辐射灵敏度高、感生电荷容量高、工作栅电压较低、可靠性高，可用于核物理，医疗、生物医学场合以及宇航卫星探测中，具有良好的应用前景。
[0034] 本发明提供的基于SOI CMOS工艺的辐射探测器件的制备方法，先在SOI CMOS基片的正面，利用LOCOS或者STI工艺，生长介质隔离区；然后在SOI CMOS基片的正面利用离子注入技术形成源极或漏极注入区和体区注入区；接 着采用溅射淀积的方法形成欧姆接触电极；然后在SOI CMOS基片的背面刻蚀形成探测窗口区和背通孔区，再填充金属，得到背栅电极和背通孔金属填充区，最终得到结合背通孔叉指结构和SOI的器件结构的背栅型的基于SOI CMOS工艺的辐射探测器件。背通孔叉指结构和SOI的器件结构能够保证基于SOI CMOS工艺的辐射探测器件工作在强辐射的环境条件下，而不被烧毁。基于SOI CMOS工艺的辐射探测器件可以通过调整背通孔金属填充区的深度和宽度来有效的控制基于SOI CMOS工艺的辐射探测器件阈值电压的范围，从而提升了基于SOI CMOS工艺的辐射探测器件的探测精度和探测范围。本发明提供的基于SOI CMOS工艺的辐射探测器件的制备方法工艺简单、重复性好、可靠性高、成本低、完全兼容现有的CMOS体硅工艺，易于和现有的大规模集成电路工艺整合，同时降低了器件的开发成本。
附图说明
[0035] 图1是本发明的基于SOI CMOS工艺的辐射探测器件的剖面结构示意图；
[0036] 图2是本发明的基于SOI CMOS工艺的辐射探测器件的制备工艺流程图。
[0037] 其中：1为背栅电极，2为背面探测窗口，3为Si衬底，4为埋氧氧化层，5为背通孔金属填充区，6为源极或漏极注入区，7为介质隔离区，8为Si薄膜区，9为体区注入区，10为欧姆接触电极。
具体实施方式
[0038] 下面结合附图对本发明作进一步详细说明。
[0039] 参照图1，本发明提供的基于SOI CMOS工艺的辐射探测器件包括埋氧氧化层4，埋氧氧化层4的正面从中心向两侧分别依次对称的设有Si薄膜区8、源极或漏极注入区6和介质隔离区7，Si薄膜区8的上表面嵌有体区注入区9，源 极或漏极注入区6和体区注入区9的上方设有欧姆接触电极10；埋氧氧化层4的背面设有Si衬底3，Si衬底3上开设有底部向上的凹槽，凹槽的深度等于Si衬底3的厚度，凹槽的表面设有背栅电极1，背栅电极1的凹槽部分为背面探测窗口2，埋氧氧化层4内设有与背栅电极1相连的背通孔金属填充区5。源极或漏极注入区6和体区注入区9的掺杂类型为N型或P型；每立方厘米的源极
13 15
或漏极注入区6和体区注入区9内掺杂有2×10 -5×10 个掺杂离子。体区注入区9的厚度小于Si薄膜区8厚度的二分之一；源极或漏极注入区6的厚度等于Si薄膜区8的厚度。
背通孔金属填充区5的深度h小于埋氧氧化层4厚度；背通孔金属填充区5设置多个，且相邻的背通孔金属填充区5间距d小于背通孔金属填充区5的深度h。
13 15
或漏极注入区6和体区注入区9内掺杂有2×10 -5×10 个掺杂离子。体区注入区9的厚度小于Si薄膜区8厚度的二分之一；源极或漏极注入区6的厚度等于Si薄膜区8的厚度。
背通孔金属填充区5的深度h小于埋氧氧化层4厚度；背通孔金属填充区5设置多个，且相邻的背通孔金属填充区5间距d小于背通孔金属填充区5的深度h。
[0040] 下面结合图2和具体实施例对本发明提供的电容式Si基辐射探测器件的制备方法作进一步详细说明。
[0041] 实施例1
[0042] 1)在SOI CMOS基片的正面，利用LOCOS工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0043] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为50nm的SiO2垫氧层，其中所使用的氧化炉温度为900℃，氧化瓶温度为85℃，氧化时间为5min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为190nm的Si3N4掩蔽层，其中淀积压力为25Pa，淀积时间为30min，淀积温度600℃；利用光刻工艺，光刻出介质隔离区的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得介质隔离区，最后 利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0044] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏13
区的图形，对其进行能量为50KeV，剂量为2×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为50KeV，剂量为2×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0045] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能15
量为70KeV，剂量为3×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
量为70KeV，剂量为3×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
[0046] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在600℃下烧结1min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0047] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0048] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为220nm的Si3N4掩蔽层，其中淀积压力为35Pa，淀积时间为60min，淀积温度为600℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为45%的、温度为110℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0049] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基 ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率50W、偏压0V、压力1Pa、刻蚀时间200s。
[0050] 7)采用溅射工艺或Cu互联工艺完全填充背通孔区，同时采用溅射工艺或Cu互联工艺在探测窗口区的表面填充一层金属层，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0051] 其具体步骤为：采用溅射工艺时的具体步骤为：采用溅射金属完全填充背通孔区，并在探测窗口区的表面溅射厚度为1.6μm的金属层，形成背栅电极和背通孔金属填充区，再采用湿法去除光刻胶，最后去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0052] 实施例2
[0053] 1)在SOI CMOS基片的正面，利用LOCOS工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0054] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为125nm的SiO2垫氧层，其中所使用的氧化炉温度为950℃，氧化瓶温度为88℃，氧化时间为9min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为210nm的Si3N4掩蔽层，其中淀积压力为33Pa，淀积时间为45min，淀积温度700℃；利用光刻工艺，光刻出介质隔离区的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得介质隔离区，最后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0055] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源 区或漏15
区的图形，对其进行能量为70KeV，剂量为1×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为70KeV，剂量为1×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0056] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能15
量为80KeV，剂量为4×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
量为80KeV，剂量为4×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
[0057] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在750℃下烧结6min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0058] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0059] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为205nm的Si3N4掩蔽层，其中淀积压力为27Pa，淀积时间为35min，淀积温度为750℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为25%的、温度为90℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0060] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率 250W、偏压10V、压力1.75Pa、刻蚀时间150s。
[0061] 7)采用Cu互联工艺填充背通孔区和背面的探测窗口区，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0062] 其具体步骤为：将具有背通孔区和背面的探测窗口区的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在300℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真-5空度为3×10 Torr时，在N2保护下升温到325℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为50℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极和背通孔金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使背栅电极表面平整；最后，采用湿法去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0063] 实施例3
[0064] 1)在SOI CMOS基片的正面，利用LOCOS工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0065] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度为100nm的SiO2垫氧层，其中所使用的氧化炉温度为1000℃， 氧化瓶温度为90℃，氧化时间为8min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为205nm的Si3N4掩蔽层，其中淀积压力为27Pa，淀积时间为55min，淀积温度750℃；利用光刻工艺，光刻出介质隔离区的图形，依次利用干法氧化、湿法氧化和干法氧化的方法进行高温氧化，得介质隔离区，最后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并采用湿法去除光刻胶。
[0066] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏15
区的图形，对其进行能量为80KeV，剂量为4×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为80KeV，剂量为4×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0067] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能13
量为50KeV，剂量为2×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
量为50KeV，剂量为2×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
[0068] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在650℃下烧结8min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0069] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0070] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为210nm的Si3N4掩蔽层，其中淀积压力为30Pa，淀积时间为45min，淀积温度为800℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中 生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为40%的、温度为100℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0071] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率200W、偏压20V、压力2Pa、刻蚀时间100s。
[0072] 7)采用溅射工艺或Cu互联工艺完全填充背通孔区，同时采用溅射工艺或Cu互联工艺在探测窗口区的表面填充一层金属层，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0073] 其具体步骤为：采用溅射工艺时的具体步骤为：采用溅射金属完全填充背通孔区，并在探测窗口区的表面溅射厚度为0.5μm的金属层，形成背栅电极和背通孔金属填充区，再采用湿法去除光刻胶，最后去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0074] 实施例4
[0075] 1)在SOI CMOS基片的正面，利用STI工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0076] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于200nm的SiO2垫氧层，其中所使用的氧化炉温度为1100℃，氧化瓶温度为95℃，氧化时间为10min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为180nm的Si3N4掩蔽层，其中淀积压力为35Pa，淀 积时间为60min，淀积温度850℃；利用光刻工艺，光刻出介质隔离区图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成介质隔离区的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为180nm的TEOS氧化物填充介质隔离区，其中淀积压力为55Pa，淀积时间为30min，淀积温度为850℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到介质隔离区。
[0077] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏15
区的图形，对其进行能量为100KeV，剂量为5×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为100KeV，剂量为5×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0078] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能15
量为90KeV，剂量为1×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
量为90KeV，剂量为1×10 的掺杂离子注入，掺杂类型为N型，再采用湿法去除光刻胶，得到体区注入区。
[0079] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在800℃下烧结10min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0080] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0081] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为180nm的Si3N4掩蔽层，其中淀积压力为25Pa，淀积时间为30min，淀积温度为850℃；再利用光刻工艺，光刻出探测窗口的图 形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为10%的、温度为50℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0082] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率300W、偏压80V、压力3Pa、刻蚀时间50s。
[0083] 7)采用Cu互联工艺填充背通孔区和背面的探测窗口区，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0084] 其具体步骤为：将具有背通孔区和背面的探测窗口区的SOI CMOS基片放入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在290℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真-5空度为1×10 Torr时，在N2保护下升温到330℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为100℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极和背通孔金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使背栅电极表面平整；最后，采用湿法去除正面的Si3N4层，得到基于SOI CMOS工艺 的辐射探测器件。
[0085] 实施例5
[0086] 1)在SOI CMOS基片的正面，利用STI工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0087] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于150nm的SiO2垫氧层，其中所使用的氧化炉温度为1050℃，氧化瓶温度为92℃，氧化时间为6min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为200nm的Si3N4掩蔽层，其中淀积压力为30Pa，淀积时间为40min，淀积温度800℃；利用光刻工艺，光刻出介质隔离区图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成介质隔离区的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为200nm的TEOS氧化物填充介质隔离区，其中淀积压力为50Pa，淀积时间为45min，淀积温度为700℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到介质隔离区。
[0088] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏15
区的图形，对其进行能量为90KeV，剂量为3×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为90KeV，剂量为3×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0089] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能14
量为60KeV，剂量为1×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
量为60KeV，剂量为1×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
[0090] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金 属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在700℃下烧结4min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0091] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0092] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为190nm的Si3N4掩蔽层，其中淀积压力为33Pa，淀积时间为40min，淀积温度为700℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为20%的、温度为60℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0093] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率150W、偏压40V、压力1.5Pa、刻蚀时间125s。
[0094] 7)采用溅射工艺或Cu互联工艺完全填充背通孔区，同时采用溅射工艺或Cu互联工艺在探测窗口区的表面填充一层金属层，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0095] 其具体步骤为：采用溅射工艺时的具体步骤为：采用溅射金属完全填充背通孔区，并在探测窗口区的表面溅射厚度为1μm的金属层，形成背栅电极和背 通孔金属填充区，再采用湿法去除光刻胶，最后去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0096] 实施例6
[0097] 1)在SOI CMOS基片的正面，利用STI工艺，生长介质隔离区，其中SOI CMOS基片包括Si衬底、Si衬底上方的埋氧氧化层、以及埋氧氧化层上方的Si薄膜区。
[0098] 其具体步骤为：去除SOI CMOS基片上的所有氧化层、清洗，采用干氧氧化的方法生长厚度大于75nm的SiO2垫氧层，其中所使用的氧化炉温度为975℃，氧化瓶温度为93℃，氧化时间为7min；而后采用低压化学气相淀积的方法(LPCVD)生长厚度为220nm的Si3N4掩蔽层，其中淀积压力为28Pa，淀积时间为50min，淀积温度650℃；利用光刻工艺，光刻出介质隔离区图形，而后利用反应离子刻蚀工艺(RIE)刻蚀去除Si3N4掩蔽层，并完成介质隔离区的刻蚀；之后采用低压化学气相淀积的方法(LPCVD)生长厚度为220nm的TEOS氧化物填充介质隔离区，其中淀积压力为45Pa，淀积时间为60min，淀积温度为600℃；再利用化学机械抛光(CMP)的方法完成SOI CMOS基片表面的平整化；最后，利用热磷酸煮沸SOI CMOS基片，去除Si3N4掩蔽层，得到介质隔离区。
[0099] 2)采用光刻工艺，在生长有介质隔离区的SOI CMOS基片的正面光刻出源区或漏14
区的图形，对其进行能量为60KeV，剂量为1×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
区的图形，对其进行能量为60KeV，剂量为1×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到源极或漏极注入区。
[0100] 3)采用光刻工艺，在SOI CMOS基片的Si薄膜区上光刻出体区的图形，对其进行能15
量为100KeV，剂量为5×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
量为100KeV，剂量为5×10 的掺杂离子注入，掺杂类型为P型，再采用湿法去除光刻胶，得到体区注入区。
[0101] 4)采用溅射淀积的方法，利用高温高纯度（99%以上）Ti作为靶材，将金属Ti地毯式的溅射在整个SOI CMOS基片的正面上，接着在680℃下烧结2min，分别在金属Ti与源极或漏极注入区和体区注入区的接触处形成欧姆接触电极，然后采用湿法化学清洗掉其余部分的金属Ti。
[0102] 5)在经过步骤4)处理后的SOI CMOS基片的正面和背面淀积Si3N4层，在背面Si3N4层上光刻出探测窗口，腐蚀探测窗口部分的区域直至埋氧氧化层裸露，获得探测窗口区。
[0103] 其具体步骤为：采用低压化学气相淀积的方法(LPCVD)分别在SOI CMOS基片的正面和背面生长厚度为200nm的Si3N4掩蔽层，其中淀积压力为28Pa，淀积时间为50min，淀积温度为650℃；再利用光刻工艺，光刻出探测窗口的图形，然后利用反应离子刻蚀工艺(RIE)刻蚀去除背面的Si3N4掩蔽层和步骤1）中生成的SiO2垫氧层，并采用湿法去除光刻胶；最后，采用四甲基氢氧化铵(TMAH)的摩尔浓度为30%的、温度为70℃的腐蚀液，以湿法腐蚀方法腐蚀出SOI CMOS基片背面的探测窗口区，直至埋氧氧化层裸露。
[0104] 6)先在探测窗口区内的埋氧氧化层上光刻出背通孔区的图案，再采用氟基ICP工艺刻蚀埋氧氧化层，形成可供金属填充的圆柱体的背通孔区，再采用湿法去除光刻胶。其中采用氟基ICP工艺刻蚀的具体工艺参数分别为：上电极功率100W、偏压60V、压力2.5Pa、刻蚀时间75s。
[0105] 7)采用Cu互联工艺填充背通孔区和背面的探测窗口区，得到背栅电极和背通孔金属填充区，再去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。
[0106] 其具体步骤为：将具有背通孔区和背面的探测窗口区的SOI CMOS基片放 入到原子层淀积的腔体中，使用CuCl2源和H2分别作为Cu源和还原剂，N2作为载气，在295℃下进行Cu籽晶的原子层淀积，其具体工艺步骤为：用N2清洗Cu源管道、放置样品、抽真空，当真-5空度为5×10 Torr时，在N2保护下升温到320℃，然后进行样品表面N2吹扫，再向样品表面喷Cu源进行淀积前的表面预反应，然后向样品表面交替喷Cu源和H2，进行表面反应生成Cu籽晶层，最后通N2，完成Cu籽晶层的生长；然后将SOI CMOS基片放入到水浴温度为80℃的含Cu的电镀液中，以SOI CMOS基片作为阴极，阳极处的电镀液中含有铜离子，进行电化学镀铜，形成背栅电极和背通孔金属填充区；之后，采用CMP的方法，通过改变垫片硬度、调制压力、转速及抛光液的流量和组分比来使背栅电极表面平整；最后，采用湿法去除正面的Si3N4层，得到基于SOI CMOS工艺的辐射探测器件。