用于读取阵列中电阻开关器件的电路和方法

摘要

一种用于感测在交叉阵列中的电阻开关器件的电阻状态的读取电路，所述读取电路利用连接到阵列中电阻开关器件的选择的列线的等电位前置放大器。等电位前置放大器传送感测电流，同时将选择的列线保持在参考电压，所述参考电压接近于施加到所述阵列的未选行线的偏置电压5。读取电路具有用于产生感测参考电流的参考电流源，以及电流比较器，所述电流比较器被连接以相对于所述感测参考电流来评估由所述等电位前置放大器传送的感测电流，并产生指示所述电阻开关器件的电阻状态的输出信号。

权利要求

1.一种读取电路，用于感测交叉阵列中的电阻开关器件的电阻状态，包括：电压源，用于将偏置电压施加到所述阵列的未选择的行线并且施加到所述阵列的选择的行线；

等电位前置放大器，所述等电位前置放大器用于连接到所述阵列中的所述电阻开关器件的选择的列线；

参考电流源，所述参考电流源用于产生设置参考电流和感测参考电流；

设置组件，所述设置组件用于基于由所述参考电流源产生的设置参考电流来设定所述等电位前置放大器的参考电压；以及电流比较器，其中

所述等电位前置放大器用于传送感测电流，同时将所选择的列线保持在参考电压，所述参考电压接近于施加到所述阵列的未选择的行线的偏置电压，并且所选择的行线连接到地电位，以及连接所述电流比较器以相对于所述感测参考电流来评估由所述等电位前置放大器传送的所述感测电流，并产生指示所述电阻开关器件的所述电阻状态的输出信号。

2.根据权利要求1所述的读取电路，进一步包括输出缓冲器，所述输出缓冲器用于将所述电流比较器的所述输出信号转换为数字输出信号。

3.根据权利要求1所述的读取电路，其中，用于设定所述参考电压的所述设置组件包括反馈开关，所述反馈开关用于选择性地将所述等电位前置放大器的输入连接到所述电流比较器的输出，并且其中，连接所述电流比较器以相对于所述设置参考电流来评估所述等电位前置放大器的输出电流。

4.根据权利要求3所述的读取电路，其中，用于设定所述参考电压的所述设置组件进一步包括连接到所述等电位前置放大器的所述输入的采样－保持电容器，用于保持所述参考电压。

5.根据权利要求4所述的读取电路，进一步包括电流放大器，所述电流放大器用于放大所述等电位前置放大器的所述输出电流以产生作为所述电流比较器的输入的经放大的电流。

6.根据权利要求4所述的读取电路，其中，所述采样－保持电容器是晶体管的栅极电容。

7.根据权利要求4所述的读取电路，其中，所述设置组件进一步包括通过将PMOS晶体管和NMOS晶体管连接在一起而形成的阻尼电阻器。

8.根据权利要求1所述的读取电路，其中，所述电流比较器包括串联连接的PMOS晶体管和NMOS晶体管，并且从所述PMOS晶体管与所述NMOS晶体管之间的结点取得所述电流比较器的所述输出信号。

9.一种读取交叉阵列中的电阻开关器件的电阻状态的方法，包括：将偏置电压施加到所述阵列的未选择的行线并且施加到所述阵列的选择的行线；

将等电位前置放大器连接到所述阵列中的所述电阻开关器件的选择的列线；

将参考电压施加到所述等电位前置放大器；

由所述等电位前置放大器产生流至所选择的列线的感测电流，同时将所选择的列线偏置到所述参考电压并且将所选择的行线连接到地；

相对于感测参考电流对所述感测电流进行评估；以及

产生读取输出信号，所述读取输出信号指示所述电阻开关器件的所述电阻状态。

10.根据权利要求9所述的方法，其中，产生所述读取输出信号的所述步骤包括：将由所述评估步骤产生的电流比较信号转换为数字信号。

11.根据权利要求9所述的方法，其中，进行评估的所述步骤包括：放大所述感测电流以产生经放大的电流，并将所述经放大的电流与所述感测参考电流相比较。

12.根据权利要求9所述的方法，其中，施加参考电压的所述步骤包括：提供设置参考电流；

相对于所述设置参考电流来评估由所述等电位前置放大器产生的设置电流，以提供电流比较输出电压，以及将所述电流比较输出电压反馈回所述等电位前置放大器的输入，直至在所述等电位前置放大器的输入处的电压稳定以形成所述参考电压，并且由所述等电位前置放大器产生的所述设置电流达到根据所述设置参考电流而设定的值。

13.根据权利要求9所述的方法，进一步包括使用连接到所述等电位前置放大器的输入的电容器来采样并保持所述参考电压的步骤。

说明书

用于读取阵列中电阻开关器件的电路和方法

背景技术

[0001] 忆阻器件或忆阻器是具有能够进行电气切换的器件电阻的一类新的开关器件。忆阻器件在科学上和技术上都引起了关注，并有希望用于非易失性存储器（NVM）及其他领域。随着当前的闪存技术达到了其规模缩放极限，急需能够满足未来应用所要求的存储容量和速度的新的存储技术。使用诸如忆阻器的电阻开关器件的存储器是满足该需要的有希望的候选。对于NVM应用，能够在诸如纵横结构的二维阵列中形成许多纳米规模的电阻开关器件，用以提供极高的存储容量。然而，可靠地读取阵列中所选择电阻开关器件的电阻状态是主要挑战，由于阵列中其他开关器件的存在可以构成泄漏电流的通路，这会显著减小读取操作的信号/噪声比。

附图说明

[0002] 图1是作为一类电阻开关器件的忆阻器件的示例的示意性截面图；

[0003] 图2是包含多个电阻开关器件的纵横结构的示意图；

[0004] 图3是表示电阻开关器件的纵横结构的抽象概念的示意图；

[0005] 图4是用于使用“等电位感测”电路来读取纵横结构中的选择的电阻开关器件的电子电路的示意图；

[0006] 图5是示出使用图4的电路读取纵横结构中所选择的电阻开关器件的过程的流程图；以及

[0007] 图6是用于读取纵横结构中所选则的电阻开关器件的图4的电子电路的实现方式的示意图。

具体实施方式

[0008] 以下说明提供一种用于读取开关器件的阵列中的电阻开关器件的电阻状态的电路，及用于执行读取操作的相对应方法。在一些实现方式中，读取电路可以提供数字输出以表示开关器件的电阻状态。例如，数字“0”可以指示器件处于高电阻状态，或者“关闭”状态中，而数字“1”可以指示器件处于低电阻状态，或者“开启”状态中。

[0009] 在一些实施例中，电阻开关器件可以是双极型忆阻器件（或忆阻器）。如本文所使用的，忆阻器件是开关器件，其中，其电阻代表其开关状态的，并且电阻取决于施加到器件的电压和电流的历史。术语“双极型”表示能够通过施加一个极性的开关电压，将器件从低电阻状态（“LRS”）切换到高电阻状态（“HRS”），并通过施加相反极性的开关电压，将器件从高电阻状态切换到低电阻状态。

[0010] 图1以示意性方式示出了双极型忆阻器件100的示例。在图1所示的实施例中，忆阻器件是双端器件，具有顶电极120和底电极110。在两个电极之间设置有源区域122，在此进行开关动作。开关器件100的有源区域122包括开关材料，其可以是电子半导电的或者名义上绝缘的，以及弱离子导体。开关材料包含掺杂剂，其可以在足够强的电场下受驱动以通过开关材料漂移，导致忆阻器件的电阻的改变。忆阻器件100例如可以用作非易失性存储器单元，用于存储数字信息。如图2所示，这样的存储器单元可以结合在纵横结构中以提供高存储容量。

[0011] 具有其各自适合的掺杂剂的许多不同材料都能够用作开关材料。呈现出适合于开关的特性的材料包括过渡金属和稀土金属的氧化物、硫化物、氮化物、碳化物、磷化物、砷化物、氯化物和溴化物。适合的开关材料还包括诸如Si和Ge之类的元素半导体，以及诸如III-V族和II-V族化合物半导体之类的化合物半导体。可能的开关材料的列举不是穷举性的，且不限制本发明的范围。用于改变开关材料的电气特性的掺杂剂种类取决于所选择的开关材料的具体类型，且可以是阳离子、阴离子或空穴，或者作为电子施主或电子受主的杂质。例如，在诸如TiO2之类的过渡金属氧化物的情况下，掺杂剂种类可以是氧空穴。对于GaN，掺杂剂种类可以是氮化物空穴或二价硫离子。对于化合物半导体，掺杂剂可以是n型或p型杂质。

[0012] 能够通过控制有源区域122中开关材料中的氧空穴的浓度和分布，而在开启和关闭状态之间切换纳米级的开关器件100。当横跨顶电极120和底电极110而施加DC开关电压时，横跨有源区域122产生电场。可以由开关电路200提供开关电压和电流。横跨有源区域122的电场如果具有足够的强度和适当的极性，就可以驱动氧空穴朝向顶电极120漂移通过开关材料，从而将器件转变为开启状态。

[0013] 通过示例的方式，如图1所示，在一个实施例中，开关材料可以是TiO2。在此情况下，可以由开关材料携带并输送通过的掺杂剂是氧空穴（VO2+）。开关器件的有源区域122具有两个子区域或层：主区域124和次区域126。主区域124是开关动作进行的主要场所。在器件的原始形成的状态中，主区域124具有相对低的掺杂剂浓度，而次区域126具有相对高的掺杂剂程度。次区域126起到掺杂剂源极/漏极的作用。在开关操作过程中，可以将掺杂剂从次区域126驱动到主区域124中，或者从主区域驱动到次区域，用以改变主区域中掺杂剂的分布，从而改变横跨主区域的导电性。

[0014] 如果将电场的极性反转，掺杂剂就可以在相反方向上跨过开关材料漂移且远离顶电极120，从而将器件转变为关闭状态。以此方式，开关是可反转的并且可以被重复。由于使得掺杂剂漂移所需的相对大的电场，在去除了开关电压后，在开关材料中掺杂剂的位置保持稳定。开关是双极的，因为相反极性的电压用于切换器件开启和关闭。可以通过将读取电压施加到底电极110和顶电极120以感测横跨这两个电极的电阻来读取开关器件100的状态。读取电压通常比在顶电极和底电极之间引起离子掺杂剂的漂移所需的阈值电压低得多，以使得读取操作不改变开关器件的电阻状态。

[0015] 可以将忆阻开关器件形成为阵列，以用于各种应用，其得益于具有高密度的开关器件。图2示出了忆阻开关器件的二维阵列160的示例。阵列160具有在第一方向上延伸的大致平行的第一组161纳米线162，和在第二方向上延伸的大致平行的第二组163纳米线164，第二方向与第一方向成例如90度的角度。一组纳米线可以标记为行线，另一组可以标记为列线。两层纳米线162和164形成二维网格，其通常称为纵横结构，第一层中的每一条纳米线162都与第二层的多条纳米线164相交，反之亦然。可以在纳米线162和164的每一个交叉点处形成忆阻开关器件166。开关器件166具有作为其顶电极的第二组163的纳米线，和作为其底电极的第一组161的纳米线，以及包含在两条纳米线之间的开关材料的有源区域172。二维阵列中的每一个忆阻器件166都可以通过选择构成忆阻器件的电极的行线和列线来唯一地寻址。

[0016] 如上所述，由使用纵横式存储器结构而导致的一个难题是难以可靠地读取阵列中所选择的器件的电阻状态。为了感测所选择的器件的电阻状态，可以经由器件的行线和列线将感测电压施加到器件，可以监控流过所选择的器件的电流，以确定器件的电阻。但还存在连接到所选择的行线或所选择的列线的其他开关器件。那些器件称为“半选”器件，可以形成泄漏电流的通路，会难以将流过所选择的器件的电流与泄漏电流隔离，如果在每一条行线或列线上存在许多器件，泄漏电流会是相当大的。

[0017] 为了有利于更好地理解纵横结构（crossbar）中泄漏电流的问题，以及其如何使得读取所选择的电阻开关器件（或者“目标器件”）的操作变得复杂，图3以简化的方式显示了纵横结构210的抽象概念。要读取的目标器件202（忆阻器的电子电路符号中所示的）在所选择的行线SR与所选择的列线SC的交叉点处。图3中的未选行UR表示纵横结构210中除了所选择的行SR以外的所有行，未选列线UC表示纵横结构210的除了所选列线以外的所有列。器件204表示并行连接到所选择的列线SC的所有其他电阻开关器件，器件206表示并行连接到所选择的行线SR的所有其他电阻开关器件。器件208表示纵横结构210中没有连接到所选择的列或所选择的行的所有电阻开关器件。当横跨所选择的列SC和所选择的行SR施加读取电压时，器件204和206变为半选。如果在所选择的行或列线与未选线之间存在电压差，半选的器件就会由于其有限的电阻值而传送泄漏电流。这样的泄漏电流对于读取操作是一种形式的噪声。如果存在连接到纵横结构中每一条行或列线的许多开关器件，泄漏电流的量就会变得相当大，可以淹没读取操作的真实信号，它是在读取电压下通过目标器件的电流。

[0018] 对于泄漏电流问题的有效解决方案是在读取操作过程中将纵横结构中所有未选行线偏置到与施加到所选择的列线基本上相同的电压。如图3所示，当将未选行线UR偏置到与所选择的列线基本上相同的电压时，通过半选器件204的泄漏电流就会为零或极小。因此，流过所选择的列SC的感测电流可以具有极小的噪声成分，主要是流过目标器件202的读电流I_R_Device。这个方案称为“等电位感测”，提供了实现用于读取操作的合理的高信号/噪声比的有效方式。为了将所选择的列线SC保持在基本上与未选行线相同的电压，可以使用等电位前置放大器220。等电位前置放大器220可以连接到所选择的列SC，并且具有参考电压输入。为了读取操作，将参考电压V_Ref设定为与未选行线被配置到的感测电压V_S基本上相同。等电位前置放大器将所选择的列线SC固定在参考电压V_Ref，同时允许读电流I_Read通过所选择的列线SC流到纵横结构210。等电位感测技术的效果取决于用于等电位前置放大器的参考电压的适当设定。将参考电压V_Ref设定为不仅接近于未选行线上的偏置电压V_S，以便减小泄漏电流，还使得等电位前置放大器能够在线性范围中操作。此外，希望具有方便且有效的方式来确定目标器件的电阻状态，并以易于读取的格式指示该状态。

[0019] 图4示出了“等电位感测”电路250的实施例，其包括等电位前置放大器260。等电位前置放大器260具有带缓冲的直接注入电路，其包含运算放大器262和传输晶体管Qn_pass。参考电压V_Ref输入到运算放大器262的正输入端264。运算放大器262的输出端连接到传输晶体管Qn_pass的栅极，而运算放大器262的负输入端266连接到传输晶体管Qn_pass的漏极和阵列210的所选择的列SC。电路进一步包括参考电流源270，如下更详细说明的，其可以用于建立参考电压V_Ref，并确定被读取的目标器件202的电阻状态。

[0020] 为了建立参考电压V_Ref，电路205具有参考电压设定组件，其包括反馈开关272和采样-保持电容器274。电路利用反馈来设定参考电压V_Ref。电路的反馈路径包括电流比较器280，其通常相对于由参考电流源270产生的参考电流来评估由等电位前置放大器260传输的电流。电流比较器280的输出可以作为反馈信号用于建立阶段中，并可以用于感测阶段中以指示被读取的器件的电阻状态。具体地，在图4所示的实施例中，电流比较器280的输出是电压V_C。在建立阶段中，电压V_C经由阻尼电阻器276和反馈开关272连接到运算放大器262的正输入端，反馈开关272在建立操作过程中是闭合的。电压V_C还以1位模数转换器288的形式连接到输出缓冲器，以使得它在感测阶段中驱动输出缓冲器以提供数字输出（0或
1），指示目标器件处于开启还是关闭状态中。

[0021] 现在参考图5中的流程图来说明在纵横结构210中使用读取电路250读取目标器件202的过程。首先，初始化电路250，以便设置用于读取操作的电路（步骤300）。为此，设定参考电流源270以提供设置参考电流I_setup_ref。要读取的目标器件202的所选择的列线SC连接到等电位前置放大器260的输出端，其连接到运算放大器262的负输入端。阵列的行线（SR和UR）全都连接到读取电压V_S，其可以由外部电压源提供。保持所有未选列线（UC）浮动。

[0022] 此后，通过闭合反馈开关272来实施设置操作以闭合反馈回路（步骤302）。结果，电流比较器280的输出电压V_C连接到运算放大器262的正输入端264，从而修改运算放大器262的输出电压。这改变了通过晶体管Qn_pass的电流，其由运算放大器输出来控制。由晶体管Qn_pass传输电流借助电流镜286复制，在该实施例中它还提供电流放大。在所示示例中，放大系数A是10。因此，在将晶体管电流作为一个输入馈送到电流比较器280之前，电流镜
286将晶体管电流放大了10倍。电流比较器280将由参考电流源270传输的电流作为第二输入。基于在电流镜286的输出与参考电流源280的输出之间的差来改变比较器280的输出电压V_C。将V_C中的变化反馈到运算放大器262。

[0023] 将这个反馈过程保持足够的时间，直到电压和电流瞬变过程稳定（步骤304）。在这个反馈-受控过程结束时，在运算放大器164的正输入端的等电位前置放大器参考电压V_ref接近于施加到行线的感测电压V_S，但略有差异，以使得流到所选择的列SC的电流I_SC约为设置参考电流I_setup_ref除以电流镜286的放大系数A。通过示例的方式，如果I_setup_ref是100nA，且放大系数A是10，那么在设置阶段完成时到达阵列210的电流I_setup的量就接近于10nA。将电流I_setup的幅度选择为足以确保等电位前置放大器处于其线性操作范围中，但又足够小，以使得它在读取操作过程中不会淹没电流信号，如下所述。在设定参考电压V_ref后，通过断开开关272来断开反馈回路（步骤306）。参考电压V_ref由采样-保持电容器274保持，并施加到运算放大器262的正输入端。

[0024] 为了启动感测操作，将参考电流源270的输出I_Ref设定为I_setup_ref与I_hrsRef的总和（步骤308）。电流I_hrsRef是用于确定被读取的目标器件202处于开启还是关闭状态中的参考。选择它以使得其量值除以电流镜286的放大系数A后仍足够高于处于高阻状态（即关闭状态）中的器件在电压V_S下传输的电流的平均量I_hrs_ave，但足够低于器件在低阻状态（即开启状态）中传输的平均电流I_lrs_ave。换句话说，I_hrs_ave

[0025] 为了实施感测操作，将目标器件202的所选择的行SC连接到地电位（步骤310）。这使得读电流I_R_Device在由等电位前置放大器260所保持的电压V_Ref下流过目标器件202。现在由等电位前置放大器260传输到阵列210的电流I_SC在设置阶段中包括器件电流I_R_Device和偏置电流I_setup。称为I_Sense的这个总和由电流镜286放大，并发送到电流比较器280用于比较。在这个示例中，放大系数是10，所以电流比较器280将I_Sense*10与I_Ref相比较（步骤312）。如果I_Sense*10小于I_Ref，那么比较器输出V_C就达到接近于Vdd的值。另一方面，如果I_Sense*10大于I_Ref，那么V_C就达到接近于地的值。电压V_C馈送到1位A/D转换器288，以产生0或1的数字输出。例如，如果V_C接近于Vdd，转换器输出就具有0的数字值，指示器件处于高阻（关闭）状态中（步骤314）。如果V_C接近于地，转换器288就产生1的数字输出，指示器件处于低阻（开启）状态中（步骤316）。

[0026] 图6示出了在图4所示的读取电路的实施例中的一些组件的实现方式特征。这些实现方式特征有利于使用半导体制造技术的读取电路250的制造。具体地，电流比较器280包括在Vdd与地之间串联连接的PMOS晶体管330和NMOS晶体管332。PMOS晶体管330与另一个晶体管334构成电流镜，晶体管334构成电流比较器的一个输入，并连接到参考电流源270。NMOS晶体管332与晶体管336构成另一个电流镜，晶体管336构成电流比较器280的另一个输入。从PMOS与NMOS晶体管330与332之间的结点取得电流比较器的输出电压V_C。如上所述，取决于两个电流中哪一个相比较大，电压V_C朝向Vdd或朝向地而摆动。

[0027] 同样如图6所示，采样－保持电容器274可以实现为PMOS晶体管。晶体管的漏极和源极连接在一起，栅极连接到运算放大器262的正输入端。因此，用于采样－保持功能的电容是晶体管栅极电容。反馈开关272实现为连在一起的PMOS晶体管和NMOS晶体管，构成传输门开关。通过将PMOS晶体管和NMOS晶体管相连接，PMOS晶体管的栅极连接到一个输入，NMIOS晶体管连接到另一个输入来构成阻尼电阻器276。这个结构起到非线性电阻器的作用，用于控制高增益负反馈的稳定性。

[0028] 在前述说明中，阐述了多个细节以提高对本发明的理解。然而，本领域技术人员应当理解，本发明可以被实现而无需这些细节。尽管相对于有限数量的实施例公开了本发明，但本领域技术人员由此会意识到许多变型和变化。所附权利要求书旨在覆盖落入本发明真实精神和范围内的此类变型和变化。