本发明公开了一种运算放大器，包括：两级放大电路、双共模反馈电路和偏置电路。两级放大电路由折叠式共源共栅全差分放大电路和共源全差分放大电路组成，双共模反馈电路包括两个分支电路，分别为折叠式共源共栅全差分放大电路和共源全差分放大电路提供共模反馈电压。偏置电路采用宽摆幅的偏置电压生成电路。本发明的两级放大电路的第一级能为电路提供高增益，第二级能提供大摆幅，能实现增益与摆幅的要求分开处理，能提高增益、增大摆幅。本发明的双共模反馈电路能够减小两级放大电路的共模增益，提高共模抑制比，双共模反馈结构还能够增大反馈控制的响应速度。
1.一种运算放大器，其特征在于，包括：两级放大电路、双共模反馈电路和偏置电路；
所述两级放大电路的第一级为折叠式共源共栅全差分放大电路，第二级为共源全差分放大电路；
所述折叠式共源共栅全差分放大电路包括差分输入电路和共栅放大电路；
所述差分输入电路包括第一PMOS管和第二PMOS管组成的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起，所述第一PMOS管和所述第二PMOS管的栅极为差分电压输入信号的输入端，所述第一PMOS管和所述第二PMOS管的漏极分别输出两路差分电流信号；
所述共栅放大电路包括两个栅极连接在一起的第一NMOS管和第二NMOS管，由所述第一PMOS管和所述第一NMOS管组成第一折叠式共源共栅结构支路，由所述第二PMOS管和所述第二NMOS管组成第二折叠式共源共栅结构支路，所述第一NMOS管接收由所述第一PMOS管的漏极输出的所述差分电流信号，所述第二NMOS管接收由所述第二PMOS管的漏极输出的所述差分电流信号，所述第一NMOS管和所述第二NMOS管的漏极输出一对差分第一输出信号；
所述共源全差分放大电路的输入端接收两个所述差分第一输出信号，所述共源全差分放大电路的输出端输出一对差分第二输出信号；所述共源全差分放大电路的两个差分支路的输出端和输入端之间都串联有电容和电阻，用于实现米勒补充；
所述双共模反馈电路包括两个分支电路，第一分支电路包括两个差分输入端，该两个差分输入端分别接收所述差分第一输出信号中的一个，两个所述差分第一输出信号和第一参考信号进行比较并输出第一共模反馈电压到所述共栅放大电路中用于稳定所述共栅放大电路的共模输出电压；第二分支电路的输入端接收由两个所述差分第二输出信号分压得到的共模信号，将该共模信号和第二参考电压信号进行比较并输出第二共模反馈电压到所述共源全差分放大电路中用于稳定所述共源全差分放大电路的共模输出电压；
所述偏置电路用于为所述两级放大电路和所述双共模反馈电路提供偏置电压，所述偏置电路提供的偏置电压能使所述第一NMOS管和所述第二NMOS管的工作于饱和区边缘并使所述差分第一输出信号的摆幅达到最大。
2.如权利要求1所述运算放大器，其特征在于：所述差分输入电路的第一PMOS管和第二PMOS管的源极和第三PMOS管的漏极相连，所述第三PMOS管的源极接正电源，所述第三PMOS管的栅极接第二偏置电压；
所述第一PMOS管的漏极和第三NMOS管的漏极相连，所述第二PMOS管的漏极和第四NMOS管的漏极相连，所述第三NMOS管和所述第四NMOS管的源极都接地或负电源，所述第三NMOS管和所述第四NMOS管的栅极都连接第三偏置电压。
3.如权利要求1所述运算放大器，其特征在于：所述第一NMOS管的源极和第五NMOS管的漏极相连，所述第二NMOS管的源极和第六NMOS管的漏极相连，所述第五NMOS管和所述第六NMOS管的源极都接地或负电源，所述第五NMOS管和所述第六NMOS管的栅极都连接所述第一共模反馈电压；
所述第一NMOS管和所述第二NMOS管的栅极都连接第四偏置电压；
所述第一NMOS管的漏极和第四PMOS管的漏极相连，所述第二NMOS管的漏极和第五PMOS管的漏极相连，所述第四PMOS管和所述第五PMOS管的栅极都连接第一偏置电压；
所述第四PMOS管的源极和第六PMOS管的漏极相连，所述第五PMOS管的源极和第七PMOS管的漏极相连，所述第六PMOS管和所述第七PMOS管的栅极都连接第二偏置电压，所述第六PMOS管和所述第七PMOS管的源极都连接正电源。
4.如权利要求1所述运算放大器，其特征在于：所述共源全差分放大电路包括：
第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源极都接地或负电源，所述第七NMOS管和所述第八NMOS管的栅极分别连接两个所述差分第一输出信号中的一个；所述第七NMOS管和第八NMOS管的漏极分别输出所述差分第二输出信号中的一个；
第八PMOS管和第九PMOS管，所述第八PMOS管的漏极和所述第七NMOS管的漏极相连，所述第九PMOS管的漏极和所述第八NMOS管的漏极相连，所述第八PMOS管和所述第九PMOS管的源极都接正电源，所述第八PMOS管和所述第九PMOS管的栅极都接所述第二共模反馈电压；
在所述第七NMOS管的漏极和栅极之间串联有第一电容和第一电阻，在所述第八NMOS管的漏极和栅极之间串联有第二电容和第二电阻；
在所述第七NMOS管的漏极和所述第八NMOS管的漏极之间连接有第三电阻和第四电阻，在所述第三电阻和所述第四电阻的连接处输出两个所述差分第二输出信号分压得到的共模信号。
第十PMOS管、第十一PMOS管、第十二PMOS管和第十三PMOS管，所述第十PMOS管和所述第十一PMOS管的源极连接组成第一差分比较对，所述第十二PMOS管和所述第十三PMOS管的源极连接组成第二差分比较对，所述第十一PMOS管和所述第十二PMOS管的栅极都连接第一参考信号，所述第十PMOS管和所述第十三PMOS管的栅极分别连接所述差分第一输出信号中的一个；所述第十PMOS管和所述第十三PMOS管的漏极连接在一起，所述第十一PMOS管和所述第十二PMOS管的漏极连接在一起并输出所述第一共模反馈电压；
第十四PMOS管和第十五PMOS管，所述第十四PMOS管的漏极和所述第十PMOS管的源极连接，所述第十五PMOS管的漏极和所述第十二PMOS管的源极连接，所述第十四PMOS管和所述第十五PMOS管的栅极都连接第二偏置电压，所述第十四PMOS管和所述第十五PMOS管的源极都连接正电源；
第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，所述第九NMOS管的漏极、所述第十一PMOS管的漏极、所述第十一NMOS管的栅极和所述第十三NMOS管的漏极连接在一起，所述第九NMOS管的源极和所述第十一NMOS管的漏极连接；所述第十NMOS管的漏极、所述第十PMOS管的漏极和所述第十二NMOS管的栅极连接在一起，所述第十NMOS管的源极和所述第十二NMOS管的漏极连接；所述第十一NMOS管、所述第十二NMOS管和所述第十三NMOS管的源极都接地或负电源，第十三NMOS管的栅极连接第一关断信号；
第十六PMOS管、第十四NMOS管和第十五NMOS管，所述第十六PMOS管的源极连接正电源，所述第十六PMOS管的栅极连接第二偏置电压；所述第十四NMOS管的源极和栅极都和所述第十六PMOS管的漏极相连，所述第十五NMOS管的漏极和栅极都和所述第十四NMOS管的源极相连，所述第十四NMOS管的源极输出所述第一参考信号，所述第十五NMOS管的源极接地或负电源；
第十六NMOS管和第十七NMOS管，所述第十六NMOS管和所述第十七NMOS管的源极连接在一起并组成第三差分比较对，所述第十六NMOS管的栅极连接两个所述差分第二输出信号分压得到的共模信号，所述第十七NMOS管的栅极连接第二参考电压；
第十八NMOS管和第十九NMOS管，所述第十八NMOS管的漏极和所述第十六NMOS管的源极连接，所述第十八NMOS管的栅极和所述第十九NMOS管的漏极连接，所述第十八NMOS管和所述第十九NMOS管的源极都接地或负电源，所述第十九NMOS管的栅极接所述第一关断信号；
第十七PMOS管、第十八PMOS管和第十九PMOS管，所述第十七PMOS管的漏极和栅极都连接所述第十六NMOS管的漏极，所述第十八PMOS管的漏极和栅极、所述第十七NMOS管的漏极和所述第十九PMOS管的漏极连接在一起，所述第十七PMOS管、所述第十八PMOS管和所述第十九PMOS管的源极都接正电源，所述第十九PMOS管的栅极接第二关断信号，所述第一关断信号和所述第二关断信号为互补信号，当所述第一关断信号为高电平、所述第二关断信号为低电平时所述双共模反馈电路关断，当所述第一关断信号为低电平、所述第二关断信号为高电平时所述双共模反馈电路正常工作。
6.如权利要求1所述运算放大器，其特征在于，所述偏置电路包括：
第二十NMOS管，所述第二十NMOS管的漏极和栅极连接并从漏极接入偏置电流源；
第二十一NMOS管，所述第二十一NMOS管的漏极和所述第二十NMOS管的漏极连接，所述第二十一NMOS管的源极接地或负电源，所述第二十一NMOS管的栅极接第一关断信号；
第一镜像支路，包括：第二十二NMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管和第二十四PMOS管；所述第二十二NMOS管的栅极和所述第二十NMOS管的栅极连接，所述第二十二NMOS管的源极接地极；所述第二十二NMOS管的漏极和所述第二十PMOS管的漏极连接，所述二十PMOS管的源极和所述二十一PMOS管的漏极连接，所述二十一PMOS管的源极和所述二十二PMOS管的漏极连接，所述二十二PMOS管的源极和所述二十三PMOS管的漏极连接，所述二十三PMOS管的源极连接正电源，所述第二十PMOS管、所述第二十一PMOS管、所述第二十二PMOS管和所述第二十三PMOS管的栅极连接在一起并输出第一偏置电压；所述第二十四PMOS管的漏极连接所述第二十三PMOS管的栅极，所述第二十四PMOS管的源极连接正电源，所述第二十四PMOS管的栅极连接第二关断信号，所述第一关断信号和所述第二关断信号为互补信号；
第二镜像支路，包括：第二十三NMOS管、第二十五PMOS管和第二十六PMOS管；所述第二十三NMOS管的栅极和所述第二十NMOS管的栅极连接，所述第二十三NMOS管的源极接地或负电源，所述第二十三NMOS管的漏极和所述第二十五PMOS管的漏极连接，所述第二十五PMOS管的源极和所述第二十六PMOS管的漏极连接，所述第二十六PMOS管的源极连接正电源，所述第二十五PMOS管的栅极连接所述第二十PMOS管的栅极，所述第二十六PMOS管的栅极连接所述第二十五PMOS管的漏极并输出第二偏置电压；
第三镜像支路，包括：第二十四NMOS管、第二十五NMOS管、第二十七PMOS管和第二十八PMOS管；所述第二十四NMOS管的源极接地或负电源，所述第二十四NMOS管的漏极和所述第二十五NMOS管的源极连接，所述第二十四NMOS管的栅极连接所述第二十五NMOS管的漏极并输出第三偏置电压；所述第二十七PMOS管的漏极连接所述第二十五NMOS管的漏极，所述第二十七PMOS管的源极连接所述第二十八PMOS管的漏极，所述第二十八PMOS管的源极接正电源，所述第二十七PMOS管的栅极连接所述第二十PMOS管的栅极，所述第二十八PMOS管的栅极连接所述第二十六PMOS管的栅极；
第四镜像支路，包括：第二十六NMOS管、第二十九PMOS管和第三十PMOS管；所述第二十六NMOS管的源极接地或负电源，所述第二十六NMOS管的漏极和栅极都连接所述第二十五NMOS管的栅极，所述第二十六NMOS管的漏极和所述第二十九PMOS管的漏极连接，所述第二十九PMOS管的源极和所述第三十PMOS管的漏极连接，所述第三十PMOS管的源极连接正电源，所述第二十九PMOS管的栅极连接所述第二十PMOS管的栅极，所述第三十PMOS管的栅极连接所述第二十六PMOS管的栅极；
第二十七NMOS管和第三十一PMOS管，所述第二十七NMOS管的源极接地或负电源，所述第二十七NMOS管的漏极连接所述第二十六NMOS管的栅极，所述第二十七NMOS管的栅极连接所述第一关断信号；所述第三十一PMOS管的源极连接正电源，所述第三十一PMOS管的漏极连接所述第二十六PMOS管的栅极，所述第三十一PMOS管的栅极连接所述第二关断信号；当所述第一关断信号为高电平、所述第二关断信号为低电平时所述偏置电路关断，当所述第一关断信号为低电平、所述第二关断信号为高电平时所述偏置电路正常工作。
运算放大器
技术领域
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种运算放大器。
背景技术
[0002] 运算放大器广泛应用于电子电路的控制中，应用极其广泛，根据其具体的应用对运算放大器的多种指标如输入失调电压、输入失调电流、输入偏置电流、输入失调电压温度系数、差模输入阻抗、共模输入阻抗、最大共模输入电压、最大差模输入电压、输入噪声电压、电源抑制比、共模抑制比、最大输出电流、输出短路电流、开环输出阻抗、开环差分增益、输出压摆、线性与谐波失真、输出电压转换速率、建立时间、单位增益带宽和大信号带宽等又有各种不同的要求，通常需要根据具体的设计指标重新进行设计优化。如图1所示，是现有运算放大器的结构原理图，一般现有运算放大器有以下几个部分构成：输入级101、增益级103、输出驱动级105等构成，输入级101和增益级103之间、以及增益级103和输出驱动级105之间都分别包括有一个缓冲器或电平移位102和104；输入级101为差分输入到单端输出转换器，增益级103主要用于提供高增益；输出驱动级105主要用于提供小的输出阻抗r0，或驱动大电容CL及小负载RL。运算放大器又可分为单级运放、二级运放、多级运放等，其中单级运放一般由图1中所示的从输入信号Vi到虚线AA部分之间的电路组成；二级运放一般由图1中所示的从输入信号Vi到虚线BB部分之间的电路组成；三级运放一般由图1中所示的从输入信号Vi到虚线CC部分之间的电路组成。
[0003] 在现代CMOS工艺中通常使用全差分运算放大器。全差分运算放大器具有大输出摆幅、无镜像极点等优点，因此可以得到高的闭环速度。但其共模电平必须小心定义以使之能正常工作。一般都采用共模反馈的方法。在高增益放大器中，其输出共模电平对器件特性与失配非常敏感，不能通过观察确定，而且不能通过差分反馈来达到稳定。因此，必须采用一共模反馈网络来检测输出端的共模电平，有效调节放大器的偏置电流。
[0004] 引入共模反馈(CMFB)的两个目的：为输出节点提供一个稳定的共模电平和减小共模增益，以提高共模抑制比。共模反馈设计时应考虑：只为共模信号创建一个负反馈回路，而对于差分信号，即共模反馈不能影响电路的性能，尽量减小共模反馈电路的功耗与面积。在单端输出的运放中，不需要CMFB，但可以利用CMFB来提高共模抑制比，而在全差分运算放大器中则必须有CMFB。
发明内容
[0005] 本发明所要解决的技术问题是提供一种运算放大器，具有高增益和宽带宽，能提高电路性能。
[0006] 为解决上述技术问题，本发明提供的运算放大器包括：两级放大电路、双共模反馈电路和偏置电路。
[0007] 所述两级放大电路的第一级为折叠式共源共栅全差分放大电路，第二级为共源全差分放大电路。
[0008] 所述折叠式共源共栅全差分放大电路包括差分输入电路和共栅放大电路。所述差分输入电路包括第一PMOS管和第二PMOS管组成的差分对管，所述第一PMOS管和所述第二PMOS管的源极连接在一起，所述第一PMOS管和所述第二PMOS管的栅极为差分电压输入信号的输入端，所述第一PMOS管和所述第二PMOS管的漏极分别输出两路差分电流信号；所述共栅放大电路包括两个栅极连接在一起的第一NMOS管和第二NMOS管，由所述第一PMOS管和所述第一NMOS管组成第一折叠式共源共栅结构支路，由所述第二PMOS管和所述第二NMOS管组成第二折叠式共源共栅结构支路，所述第一NMOS管接收由所述第一PMOS管的漏极输出的所述差分电流信号，所述第二NMOS管接收由所述第二PMOS管的漏极输出的所述差分电流信号，所述第一NMOS管和所述第二NMOS管的漏极输出一对差分第一输出信号。
[0009] 所述共源全差分放大电路的输入端接收两个所述差分第一输出信号，所述共源全差分放大电路的输出端输出一对差分第二输出信号；所述共源全差分放大电路的两个差分支路的输出端和输入端之间分别串联有电容和电阻，用于实现米勒补充。
[0010] 所述双共模反馈电路包括两个分支电路，第一分支电路包括两个差分输入端，该两个差分输入端分别接收所述差分第一输出信号中的一个，两个所述差分第一输出信号和第一参考信号进行比较并输出第一共模反馈电压到所述共栅放大电路中用于稳定所述共栅放大电路的共模输出电压；第二分支电路的输入端接收由两个所述差分第二输出信号分压得到的共模信号，将该共模信号和第二参考电压信号进行比较并输出第二共模反馈电压到所述共源全差分放大电路中用于稳定所述共源全差分放大电路的共模输出电压。
[0011] 所述偏置电路用于为所述两级放大电路和所述双共模反馈电路提供偏置电压，所述偏置电路提供的偏置电压能使所述第一NMOS管和所述第二NMOS管的工作于饱和区边缘并使所述差分第一输出信号的摆幅达到最大。
[0012] 进一步改进是，所述差分输入电路的第一PMOS管和第二PMOS管的源极和第三PMOS管的漏极相连，所述第三PMOS管的源极接正电源，所述第三PMOS管的栅极接第二偏置电压。所述第一PMOS管的漏极和第三NMOS管的漏极相连，所述第二PMOS管的漏极和第四NMOS管的漏极相连，所述第三NMOS管和所述第四NMOS管的源极都接地或负电源，所述第三NMOS管和所述第四NMOS管的栅极都连接第三偏置电压。
[0013] 进一步改进是，所述第一NMOS管的源极和第五NMOS管的漏极相连，所述第二NMOS管的源极和第六NMOS管的漏极相连，所述第五NMOS管和所述第六NMOS管的源极都接地或负电源，所述第五NMOS管和所述第六NMOS管的栅极都连接所述第一共模反馈电压。所述第一NMOS管和所述第二NMOS管的栅极都连接第四偏置电压。所述第一NMOS管的漏极和第四PMOS管的漏极相连，所述第二NMOS管的漏极和第五PMOS管的漏极相连，所述第四PMOS管和所述第五PMOS管的栅极都连接第一偏置电压。所述第四PMOS管的源极和第六PMOS管的漏极相连，所述第五PMOS管的源极和第七PMOS管的漏极相连，所述第六PMOS管和所述第七PMOS管的栅极都连接第二偏置电压，所述第六PMOS管和所述第七PMOS管的源极都连接正电源。
[0014] 进一步改进是，所述共源全差分放大电路包括：
[0015] 第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的源极都接地或负电源，所述第七NMOS管和所述第八NMOS管的栅极分别连接两个所述差分第一输出信号中的一个；所述第七NMOS管和第八NMOS管的漏极分别输出所述差分第二输出信号中的一个。
[0016] 第八PMOS管和第九PMOS管，所述第八PMOS管的漏极和所述第七NMOS管的漏极相连，所述第九PMOS管的漏极和所述第八NMOS管的漏极相连，所述第八PMOS管和所述第九PMOS管的源极都接正电源，所述第八PMOS管和所述第九PMOS管的栅极都接所述第二共模反馈电压。
[0017] 在所述第七NMOS管的漏极和栅极之间串联有第一电容和第一电阻，在所述第八NMOS管的漏极和栅极之间串联有第二电容和第二电阻。
[0018] 在所述第七NMOS管的漏极和所述第八NMOS管的漏极之间连接有第三电阻和第四电阻，在所述第三电阻和所述第四电阻的连接处输出两个所述差分第二输出信号分压得到的共模信号。
[0019] 进一步的改进是，所述双共模反馈电路的第一分支电路包括：
[0020] 第十PMOS管、第十一PMOS管、第十二PMOS管和第十三PMOS管，所述第十PMOS管和所述第十一PMOS管的源极连接组成第一差分比较对，所述第十二PMOS管和所述第十三PMOS管的源极连接组成第二差分比较对，所述第十一PMOS管和所述第十二PMOS管的栅极都连接第一参考信号，所述第十PMOS管和所述第十三PMOS管的栅极分别连接所述差分第一输出信号中的一个；所述第十PMOS管和所述第十三PMOS管的漏极连接在一起，所述第十一PMOS管和所述第十二PMOS管的漏极连接在一起并输出所述第一共模反馈电压。
[0021] 第十四PMOS管和第十五PMOS管，所述第十四PMOS管的漏极和所述第十PMOS管的源极连接，所述第十五PMOS管的漏极和所述第十二PMOS管的源极连接，所述第十四PMOS管和所述第十五PMOS管的栅极都连接第二偏置电压，所述第十四PMOS管和所述第十五PMOS管的源极都连接正电源。
[0022] 第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管，所述第九NMOS管的漏极、所述第十一PMOS管的漏极、所述第十一NMOS管的栅极和所述第十三NMOS管的漏极连接在一起，所述第九NMOS管的源极和所述第十一NMOS管的漏极连接；所述第十NMOS管的漏极、所述第十PMOS管的漏极和所述第十二NMOS管的栅极连接在一起，所述第十NMOS管的源极和所述第十二NMOS管的漏极连接；所述第十一NMOS管、所述第十二NMOS管和所述第十三NMOS管的源极都接地或负电源，第十三NMOS管的栅极连接第一关断信号。
[0023] 第十六PMOS管、第十四NMOS管和第十五NMOS管，所述第十六PMOS管的源极连接正电源，所述第十六PMOS管的栅极连接第二偏置电压；所述第十四NMOS管的源极和栅极都和所述第十六PMOS管的漏极相连，所述第十五NMOS管的漏极和栅极都和所述第十四NMOS管的源极相连，所述第十四NMOS管的源极输出所述第一参考信号，所述第十五NMOS管的源极接地或负电源。
[0024] 所述双共模反馈电路的第二分支电路包括：
[0025] 第十六NMOS管和第十七NMOS管，所述第十六NMOS管和所述第十七NMOS管的源极连接在一起并组成第三差分比较对，所述第十六NMOS管的栅极连接两个所述差分第二输出信号分压得到的共模信号，所述第十七NMOS管的栅极连接第二参考电压。
[0026] 第十八NMOS管和第十九NMOS管，所述第十八NMOS管的漏极和所述第十六NMOS管的源极连接，所述第十八NMOS管的栅极和所述第十九NMOS管的漏极连接，所述第十八NMOS管和所述第十九NMOS管的源极都接地或负电源，所述第十九NMOS管的栅极接所述第一关断信号。
[0027] 第十七PMOS管、第十八PMOS管和第十九PMOS管，所述第十七PMOS管的漏极和栅极都连接所述第十六NMOS管的漏极，所述第十八PMOS管的漏极和栅极、所述第十七NMOS管的漏极和所述第十九PMOS管的漏极连接在一起，所述第十七PMOS管、所述第十八PMOS管和所述第十九PMOS管的源极都接正电源，所述第十九PMOS管的栅极接第二关断信号，所述第一关断信号和所述第二关断信号为互补信号，当所述第一关断信号为高电平、所述第二关断信号为低电平时所述双共模反馈电路关断，当所述第一关断信号为低电平、所述第二关断信号为高电平时所述双共模反馈电路正常工作。
[0028] 进一步改进是，所述偏置电路包括：
[0029] 第二十NMOS管，所述第二十NMOS管的漏极和栅极连接并从漏极接入偏置电流源。
[0030] 第二十一NMOS管，所述第二十一NMOS管的漏极和所述第二十NMOS管的漏极连接，所述第二十一NMOS管的源极接地或负电源，所述第二十一NMOS管的栅极接第一关断信号。
[0031] 第一镜像支路，包括：第二十二NMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管和第二十四PMOS管；所述第二十二NMOS管的栅极和所述第二十NMOS管的栅极连接，所述第二十二NMOS管的源极接地极；所述第二十二NMOS管的漏极和所述第二十PMOS管的漏极连接，所述二十PMOS管的源极和所述二十一PMOS管的漏极连接，所述二十一PMOS管的源极和所述二十二PMOS管的漏极连接，所述二十二PMOS管的源极和所述二十三PMOS管的漏极连接，所述二十三PMOS管的源极连接正电源，所述第二十PMOS管、所述第二十一PMOS管、所述第二十二PMOS管和所述第二十三PMOS管的栅极连接在一起并输出第一偏置电压；所述第二十四PMOS管的漏极连接所述第二十三PMOS管的栅极，所述第二十四PMOS管的源极连接正电源，所述第二十四PMOS管的栅极连接第二关断信号，所述第一关断信号和所述第二关断信号为互补信号。
[0032] 第二镜像支路，包括：第二十三NMOS管、第二十五PMOS管和第二十六PMOS管；所述第二十三NMOS管的栅极和所述第二十NMOS管的栅极连接，所述第二十三NMOS管的源极接地或负电源，所述第二十三NMOS管的漏极和所述第二十五PMOS管的漏极连接，所述第二十五PMOS管的源极和所述第二十六PMOS管的漏极连接，所述第二十六PMOS管的源极连接正电源，所述第二十五PMOS管的栅极连接所述第二十PMOS管的栅极，所述第二十六PMOS管的栅极连接所述第二十五PMOS管的漏极并输出第二偏置电压。
[0033] 第三镜像支路，包括：第二十四NMOS管、第二十五NMOS管、第二十七PMOS管和第二十八PMOS管；所述第二十四NMOS管的源极接地或负电源，所述第二十四NMOS管的漏极和所述第二十五NMOS管的源极连接，所述第二十四NMOS管的栅极连接所述第二十五NMOS管的漏极并输出第三偏置电压；所述第二十七PMOS管的漏极连接所述第二十五NMOS管的漏极，所述第二十七PMOS管的源极连接所述第二十八PMOS管的漏极，所述第二十八PMOS管的源极接正电源，所述第二十七PMOS管的栅极连接所述第二十PMOS管的栅极，所述第二十八PMOS管的栅极连接所述第二十六PMOS管的栅极。
[0034] 第四镜像支路，包括：第二十六NMOS管、第二十九PMOS管和第三十PMOS管；所述第二十六NMOS管的源极接地或负电源，所述第二十六NMOS管的漏极和栅极都连接所述第二十五NMOS管的栅极，所述第二十六NMOS管的漏极和所述第二十九PMOS管的漏极连接，所述第二十九PMOS管的源极和所述第三十PMOS管的漏极连接，所述第三十PMOS管的源极连接正电源，所述第二十九PMOS管的栅极连接所述第二十PMOS管的栅极，所述第三十PMOS管的栅极连接所述第二十六PMOS管的栅极。
[0035] 第二十七NMOS管和第三十一PMOS管，所述第二十七NMOS管的源极接地或负电源，所述第二十七NMOS管的漏极连接所述第二十六NMOS管的栅极，所述第二十七NMOS管的栅极连接所述第一关断信号；所述第三十一PMOS管的源极连接正电源，所述第三十一PMOS管的漏极连接所述第二十六PMOS管的栅极，所述第三十一PMOS管的栅极连接所述第二关断信号；当所述第一关断信号为高电平、所述第二关断信号为低电平时所述偏置电路关断，当所述第一关断信号为低电平、所述第二关断信号为高电平时所述偏置电路正常工作。
[0036] 本发明采用两级放大电路的结构，第一级的折叠式共源共栅全差分放大电路能为电路提供高增益，第二级的共源全差分放大电路能提供大摆幅，与现有级联运放相比，本发明的二级结构能把增益与摆幅的要求分开处理，能进一步提高增益、增大摆幅。本发明的双共模反馈电路能分别为第一级和第二级放大电路提供一个共模反馈电压，且能实现电压连续实时比较反馈，能为第一级和第二级放大电路的输出节点分别提供稳定的共模电平，能够减小放大电路的共模增益，以提高共模抑制比；且本发明的第一级和第二级放大电路均有的双共模反馈电路，能够增大反馈控制的响应速度。
附图说明
[0037] 下面结合附图和具体实施方式对本发明作进一步详细的说明：
[0038] 图1是现有运算放大器的结构原理图；
[0039] 图2A是本发明实施例运算放大器的两级放大电路的电路图；
[0040] 图2B是本发明实施例运算放大器的双共模反馈电路的电路图；
[0041] 图2C是本发明实施例运算放大器的偏置电路的电路图。
具体实施方式
[0042] 本发明实施例运算放大器包括：两级放大电路、双共模反馈电路和偏置电路。
[0043] 如图2A所示，是本发明实施例运算放大器的两级放大电路的电路图；所述两级放大电路的第一级为折叠式共源共栅全差分放大电路，第二级为共源全差分放大电路。
[0044] 所述折叠式共源共栅全差分放大电路包括差分输入电路和共栅放大电路。
[0045] 所述差分输入电路包括第一PMOS管MP1和第二PMOS管MP2组成的差分对管，所述第一PMOS管MP1和所述第二PMOS管MP2的源极连接在一起，所述第一PMOS管MP1和所述第二PMOS管MP2的栅极为差分电压输入信号vinp和vinn的输入端，所述第一PMOS管MP1和所述第二PMOS管MP2的漏极分别输出两路差分电流信号。所述差分输入电路的第一PMOS管MP1和第二PMOS管MP2的源极和第三PMOS管MP3的漏极相连，所述第三PMOS管MP3的源极接正电源AVDD，所述第三PMOS管MP3的栅极接第二偏置电压vbias1。
[0046] 所述第一PMOS管MP1的漏极和第三NMOS管MN3的漏极相连，所述第二PMOS管MP2的漏极和第四NMOS管MN4的漏极相连，所述第三NMOS管MN3和所述第四NMOS管MN4的源极都接地或负电源AVSS，所述第三NMOS管MN3和所述第四NMOS管MN4的栅极都连接第三偏置电压vbias2。
[0047] 所述共栅放大电路包括两个栅极连接在一起的第一NMOS管MN1和第二NMOS管MN2，由所述第一PMOS管MP1和所述第一NMOS管MN1组成第一折叠式共源共栅结构支路，由所述第二PMOS管MP2和所述第二NMOS管MN2组成第二折叠式共源共栅结构支路，所述第一NMOS管MN1接收由所述第一PMOS管MP1的漏极输出的所述差分电流信号，所述第二NMOS管MN2接收由所述第二PMOS管MP2的漏极输出的所述差分电流信号，所述第一NMOS管MN1和所述第二NMOS管MN2的漏极输出一对差分第一输出信号vmidN和vmidP。
[0048] 所述第一NMOS管MN1的源极和第五NMOS管MN5的漏极相连，所述第二NMOS管MN2的源极和第六NMOS管MN6的漏极相连，所述第五NMOS管MN5和所述第六NMOS管MN6的源极都接地或负电源AVSS，所述第五NMOS管MN5和所述第六NMOS管MN6的栅极都连接所述第一共模反馈电压vbias5。
[0049] 所述第一NMOS管MN1和所述第二NMOS管MN2的栅极都连接第四偏置电压vbias3。
[0050] 所述第一NMOS管MN1的漏极和第四PMOS管MP4的漏极相连，所述第二NMOS管MN2的漏极和第五PMOS管MP5的漏极相连，所述第四PMOS管MP4和所述第五PMOS管MP5的栅极都连接第一偏置电压vbias0。
[0051] 所述第四PMOS管MP4的源极和第六PMOS管MP6的漏极相连，所述第五PMOS管MP5的源极和第七PMOS管MP7的漏极相连，所述第六PMOS管MP6和所述第七PMOS管MP7的栅极都连接第二偏置电压vbias1，所述第六PMOS管MP6和所述第七PMOS管MP7的源极都连接正电源AVDD。
[0052] 所述共源全差分放大电路的输入端接收两个所述差分第一输出信号vmidN和vmidP，所述共源全差分放大电路的输出端输出一对差分第二输出信号voutp和voutn；所述共源全差分放大电路的两个差分支路的输出端和输入端之间分别串联有电容C1和C2和电阻R1和R2，用于实现米勒补充。所述共源全差分放大电路包括：
[0053] 第七NMOS管MN7和第八NMOS管MN8，所述第七NMOS管MN7和所述第八NMOS管MN8的源极都接地或负电源AVSS，所述第七NMOS管MN7和所述第八NMOS管MN8的栅极分别连接两个所述差分第一输出信号vmidN和vmidP中的一个；所述第七NMOS管MN7和第八NMOS管MN8的漏极分别输出所述差分第二输出信号voutp和voutn中的一个；
[0054] 第八PMOS管MP8和第九PMOS管MP9，所述第八PMOS管MP8的漏极和所述第七NMOS管MN7的漏极相连，所述第九PMOS管MP9的漏极和所述第八NMOS管MN8的漏极相连，所述第八PMOS管MP8和所述第九PMOS管MP9的源极都接正电源AVDD，所述第八PMOS管MP8和所述第九PMOS管MP9的栅极都接所述第二共模反馈电压vbias6。
[0055] 在所述第七NMOS管MN7的漏极和栅极之间串联有第一电容C1和第一电阻R1，在所述第八NMOS管MN8的漏极和栅极之间串联有第二电容C2和第二电阻R2。
[0056] 在所述第七NMOS管MN7的漏极和所述第八NMOS管MN8的漏极之间连接有第三电阻R3和第四电阻R4，在所述第三电阻R3和所述第四电阻R4的连接处输出两个所述差分第二输出信号voutp和voutn分压得到的共模信号vocm。
[0057] 如图2B所示，是本发明实施例运算放大器的双共模反馈电路的电路图；所述双共模反馈电路包括两个分支电路，第一分支电路包括两个差分输入端，该两个差分输入端分别接收所述差分第一输出信号vmidN和vmidP中的一个，两个所述差分第一输出信号vmidN和vmidP和第一参考信号vbias4进行比较并输出第一共模反馈电压vbias5到所述共栅放大电路中用于稳定所述共栅放大电路的共模输出电压；第二分支电路的输入端接收由两个所述差分第二输出信号voutp和voutn分压得到的共模信号vocm，将该共模信号voc和第二参考电压vcm信号进行比较并输出第二共模反馈电压vbias6到所述共源全差分放大电路中用于稳定所述共源全差分放大电路的共模输出电压。
[0058] 所述双共模反馈电路的第一分支电路包括：
[0059] 第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第十三PMOS管MP13，所述第十PMOS管MP10和所述第十一PMOS管MP11的源极连接组成第一差分比较对，所述第十二PMOS管MP12和所述第十三PMOS管MP13的源极连接组成第二差分比较对，所述第十一PMOS管MP11和所述第十二PMOS管MP12的栅极都连接第一参考信号vbias4，所述第十PMOS管MP10和所述第十三PMOS管MP13的栅极分别连接所述差分第一输出信号vmidN和vmidP中的一个；所述第十PMOS管MP10和所述第十三PMOS管MP13的漏极连接在一起，所述第十一PMOS管MP11和所述第十二PMOS管MP12的漏极连接在一起并输出所述第一共模反馈电压vbias5。
[0060] 第十四PMOS管MP14和第十五PMOS管MP15，所述第十四PMOS管MP14的漏极和所述第十PMOS管MP10的源极连接，所述第十五PMOS管MP15的漏极和所述第十二PMOS管MP12的源极连接，所述第十四PMOS管MP14和所述第十五PMOS管MP15的栅极都连接第二偏置电压vbias1，所述第十四PMOS管MP14和所述第十五PMOS管MP15的源极都连接正电源AVDD。
[0061] 第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12和第十三NMOS管MN13，所述第九NMOS管MN9的漏极、所述第十一PMOS管MP11的漏极、所述第十一NMOS管MN11的栅极和所述第十三NMOS管MN13的漏极连接在一起，所述第九NMOS管MN9的源极和所述第十一NMOS管MN11的漏极连接；所述第十NMOS管MN10的漏极、所述第十PMOS管MP10的漏极和所述第十二NMOS管MN12的栅极连接在一起，所述第十NMOS管MN10的源极和所述第十二NMOS管MN12的漏极连接；所述第十一NMOS管MN11、所述第十二NMOS管MN12和所述第十三NMOS管MN13的源极都接地或负电源AVSS，第十三NMOS管MN13的栅极连接第一关断信号pdn。
[0062] 第十六PMOS管MP16、第十四NMOS管MN14和第十五NMOS管MN15，所述第十六PMOS管MP16的源极连接正电源AVDD，所述第十六PMOS管MP16的栅极连接第二偏置电压vbias1；所述第十四NMOS管MN14的源极和栅极都和所述第十六PMOS管MP16的漏极相连，所述第十五NMOS管MN15的漏极和栅极都和所述第十四NMOS管MN14的源极相连，所述第十四NMOS管MN14的源极输出所述第一参考信号vbias4，所述第十五NMOS管MN15的源极接地或负电源AVSS。
[0063] 所述双共模反馈电路的第二分支电路包括：
[0064] 第十六NMOS管MN16和第十七NMOS管MN17，所述第十六NMOS管MN16和所述第十七NMOS管MN17的源极连接在一起并组成第三差分比较对，所述第十六NMOS管MN16的栅极连接两个所述差分第二输出信号voutp和voutn分压得到的共模信号vocm，所述第十七NMOS管MN17的栅极连接第二参考电压vcm。
[0065] 第十八NMOS管MN18和第十九NMOS管MN19，所述第十八NMOS管MN18的漏极和所述第十六NMOS管MN16的源极连接，所述第十八NMOS管MN18的栅极和所述第十九NMOS管MN19的漏极连接，所述第十八NMOS管MN18和所述第十九NMOS管MN19的源极都接地或负电源AVSS，所述第十九NMOS管MN19的栅极接所述第一关断信号pdn。
[0066] 第十七PMOS管MP17、第十八PMOS管MP18和第十九PMOS管MP19，所述第十七PMOS管MP17的漏极和栅极都连接所述第十六NMOS管MN16的漏极，所述第十八PMOS管MP18的漏极和栅极、所述第十七NMOS管MN17的漏极和所述第十九PMOS管MP19的漏极连接在一起，所述第十七PMOS管MP17、所述第十八PMOS管MP18和所述第十九PMOS管MP19的源极都接正电源AVDD，所述第十九PMOS管MP19的栅极接第二关断信号pdnb，所述第一关断信号pdn和所述第二关断信号pdnb为互补信号，当所述第一关断信号pdn为高电平、所述第二关断信号pdnb为低电平时所述双共模反馈电路关断，当所述第一关断信号pdn为低电平、所述第二关断信号pdnb为高电平时所述双共模反馈电路正常工作。
[0067] 如图2C所示，是本发明实施例运算放大器的偏置电路的电路图。所述偏置电路用于为所述两级放大电路和所述双共模反馈电路提供偏置电压，所述偏置电路提供的偏置电压能使所述第一NMOS管MN1和所述第二NMOS管MN2的工作于饱和区边缘并使所述差分第一输出信号vmidN和vmidP的摆幅达到最大。所述偏置电路包括：
[0068] 第二十NMOS管MN20，所述第二十NMOS管MN20的漏极和栅极连接并从漏极接入偏置电流源Ibias。
[0069] 第二十一NMOS管MN21，所述第二十一NMOS管MN21的漏极和所述第二十NMOS管MN20的漏极连接，所述第二十一NMOS管MN21的源极接地或负电源AVSS，所述第二十一NMOS管MN21的栅极接第一关断信号pdn。
[0070] 第一镜像支路，包括：第二十二NMOS管MN22、第二十PMOS管MP20、第二十一PMOS管MP21、第二十二PMOS管MP22、第二十三PMOS管MP23和第二十四PMOS管MP24；所述第二十二NMOS管MN22的栅极和所述第二十NMOS管MN20的栅极连接，所述第二十二NMOS管MN22的源极接地极；所述第二十二NMOS管MN22的漏极和所述第二十PMOS管MP20的漏极连接，所述二十PMOS管的源极和所述二十一PMOS管的漏极连接，所述二十一PMOS管的源极和所述二十二PMOS管的漏极连接，所述二十二PMOS管的源极和所述二十三PMOS管的漏极连接，所述二十三PMOS管的源极连接正电源AVDD，所述第二十PMOS管MP20、所述第二十一PMOS管MP21、所述第二十二PMOS管MP22和所述第二十三PMOS管MP23的栅极连接在一起并输出第一偏置电压vbias0；所述第二十四PMOS管MP24的漏极连接所述第二十三PMOS管MP23的栅极，所述第二十四PMOS管MP24的源极连接正电源AVDD，所述第二十四PMOS管MP24的栅极连接所述第二关断信号pdnb。
[0071] 第二镜像支路，包括：第二十三NMOS管MN23、第二十五PMOS管MP25和第二十六PMOS管MP26；所述第二十三NMOS管MN23的栅极和所述第二十NMOS管MN20的栅极连接，所述第二十三NMOS管MN23的源极接地或负电源AVSS，所述第二十三NMOS管MN23的漏极和所述第二十五PMOS管MP25的漏极连接，所述第二十五PMOS管MP25的源极和所述第二十六PMOS管MP26的漏极连接，所述第二十六PMOS管MP26的源极连接正电源AVDD，所述第二十五PMOS管MP25的栅极连接所述第二十PMOS管MP20的栅极，所述第二十六PMOS管MP26的栅极连接所述第二十五PMOS管MP25的漏极并输出第二偏置电压vbias1。
[0072] 第三镜像支路，包括：第二十四NMOS管MN24、第二十五NMOS管MN25、第二十七PMOS管MP27和第二十八PMOS管MP28；所述第二十四NMOS管MN24的源极接地或负电源AVSS，所述第二十四NMOS管MN24的漏极和所述第二十五NMOS管MN25的源极连接，所述第二十四NMOS管MN24的栅极连接所述第二十五NMOS管MN25的漏极并输出第三偏置电压vbias2；所述第二十七PMOS管MP27的漏极连接所述第二十五NMOS管MN25的漏极，所述第二十七PMOS管MP27的源极连接所述第二十八PMOS管MP28的漏极，所述第二十八PMOS管MP28的源极接正电源AVDD，所述第二十七PMOS管MP27的栅极连接所述第二十PMOS管MP20的栅极，所述第二十八PMOS管MP28的栅极连接所述第二十六PMOS管MP26的栅极。
[0073] 第四镜像支路，包括：第二十六NMOS管MN26、第二十九PMOS管MP29和第三十PMOS管MP30；所述第二十六NMOS管MN26的源极接地或负电源AVSS，所述第二十六NMOS管MN26的漏极和栅极都连接所述第二十五NMOS管MN25的栅极，所述第二十六NMOS管MN26的漏极和所述第二十九PMOS管MP29的漏极连接，所述第二十九PMOS管MP29的源极和所述第三十PMOS管MP30的漏极连接，所述第三十PMOS管MP30的源极连接正电源AVDD，所述第二十九PMOS管MP29的栅极连接所述第二十PMOS管MP20的栅极，所述第三十PMOS管MP30的栅极连接所述第二十六PMOS管MP26的栅极。
[0074] 第二十七NMOS管MN27和第三十一PMOS管MP31，所述第二十七NMOS管MN27的源极接地或负电源AVSS，所述第二十七NMOS管MN27的漏极连接所述第二十六NMOS管MN26的栅极，所述第二十七NMOS管MN27的栅极连接所述第一关断信号pdn；所述第三十一PMOS管MP31的源极连接正电源AVDD，所述第三十一PMOS管MP31的漏极连接所述第二十六PMOS管MP26的栅极，所述第三十一PMOS管MP31的栅极连接所述第二关断信号pdnb；当所述第一关断信号pdn为高电平、所述第二关断信号pdnb为低电平时所述偏置电路关断，当所述第一关断信号pdn为低电平、所述第二关断信号pdnb为高电平时所述偏置电路正常工作。
[0075] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
