半导体结构及其形成方法

摘要

一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供具有第一导电层和第二导电层半导体衬底，半导体衬底表面具有第一介质层；在第一介质层内形成第一开口，第一开口暴露出第一导电层；在第一介质层表面、第一开口的侧壁和底部表面形成第一金属层和第二介质层，第一金属层和第二介质层暴露出第二导电层的对应位置的第一介质层表面；以第一金属层和第二介质层为掩膜，刻蚀第一介质层，形成暴露出第二导电层的第二开口，第二开口包括暴露出第二导电层的第一子开口、以及与第一子开口贯通的第二子开口；形成填充满第一开口和第二开口的第四金属层。所述半导体结构的形成方法简单，所形成的半导体结构性能稳定。

权利要求

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内具有第一导电层和第二导电层，所述第一导电层和第二导电层的表面和半导体衬底的表面齐平，所述半导体衬底、第一导电层和第二导电层的表面具有第一介质层；

在所述第一介质层内形成第一开口，所述第一开口暴露出第一导电层和部分半导体衬底；

在所述第一介质层表面、第一开口的侧壁和底部表面形成第一金属层和第一金属层表面的第二介质层，所述第二介质层表面具有第二金属层，所述第一金属层和第二介质层暴露出第二导电层的对应位置的第一介质层表面，形成第三开口，所述第二金属层暴露出第三开口；

以所述第一金属层、第二介质层和第二金属层为掩膜，刻蚀所述第一介质层，形成暴露出第二导电层的第二开口，所述第二开口包括暴露出第二导电层的第一子开口、以及底部与所述第一子开口贯通的第二子开口，所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；

在所述第二开口的侧壁和底部表面、以及第一开口的第二金属层表面形成第三金属层、以及位于所述第三金属层表面且填充满第一开口和第二开口的第四金属层。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二开口的形成工艺为：在所述第二金属层表面、以及第三开口的侧壁和部分底部表面形成光刻胶层，所述光刻胶层暴露出第二导电层的对应位置；以所述光刻胶层为掩膜刻蚀所述第一介质层，形成第四开口；去除所述光刻胶层，并以所述第一金属层、第二介质层和第二金属层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第四开口的底部和第一介质层表面，形成第二开口。

3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第三金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第三金属层和第四金属层的形成工艺为：在第二开口的侧壁和底部表面、以及第二金属层表面形成第三金属薄膜；

在所述第三金属薄膜表面形成填充满第一开口和第二开口的第四金属薄膜；采用化学机械抛光工艺去除高于第一介质层表面的第四金属薄膜、第三金属薄膜、第二金属层、第二介质层和第一金属层。

6.如权利要求5所述半导体结构的形成方法，其特征在于，所述第四金属薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、电镀工艺、或物理气相沉积工艺和电镀工艺相结合。

7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第四金属层的材料为铜。

8.如权利要求1所述半导体结构的形成方法，其特征在于，所述半导体衬底和第一介质层之间具有刻蚀阻挡层，所述刻蚀阻挡层的材料为氧化硅或氮化硅，且所述刻蚀阻挡层与所述第一介质层的材料不同。

9.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层的材料为氧化硅、氮化硅或低K介质材料。

10.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质层的材料为高K介质材料。

12.如权利要求11所述半导体结构的形成方法，其特征在于，所述高K介质材料包括：HfO2、ZrO2、HfSiNO、Al2O3或SbO。

13.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一导电层和第二导电层的材料为铜、钨或铝。

说明书

半导体结构及其形成方法

技术领域

[0001] 本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

[0002] 在现有的集成电路工艺中，大马士革结构（Damascene）和金属-绝缘层-金属（MIM）结构的金属电容器均为目前集成电路中的常用结构。

[0003] 其中，由于金属-绝缘层-金属结构的金属电容器具有电阻值低、寄生电容（Parasitic Capacitance）小的优点，而且没有耗尽层感应电压（Induced Voltage）偏移的问题，因此所述金属-绝缘层-金属结构的电容器得以在模拟电路、射频电路或混合信号电路中被广泛应用。

[0004] 请参考图1，是现有技术的具有金属-绝缘层-金属结构的金属电容器的剖面结构示意图，包括：位于半导体衬底100内的导电层101；位于所述半导体衬底100和导电层101表面的第一介质层102，所述第一介质层102内具有暴露出导电层101和部分半导体衬底100的开口（未示出）；位于所述开口的侧壁和底部表面的第一金属层103和所述第一金属层103表面的第二介质层104；位于所述第二介质层104表面且填充满所述开口的第二金属层105。其中，所述第二金属层105的材料为铜，由于铜具有低电阻的特性，使所述金属电容器具有更良好的特性。

[0005] 此外，随着集成电路的集成度不断提高，半导体器件的特征尺寸不断减小，铜以其低电阻的特性成为了金属互连结构的主流材料；为了克服铜材料难以被刻蚀的问题，大马士革结构成为制作铜金属互连的主要结构。

[0006] 然而，在现有的集成电路制造工艺中，形成所述金属-绝缘层-金属结构电容器和大马士革结构的工艺集成度较低，工艺流程过于复杂。

[0007] 更多大马士革和金属-绝缘层-金属结构电容器及其形成方法的相关资料请参考公开号为US2007/0057305的美国专利文件。

发明内容

[0008] 本发明解决的问题是提供一种半导体结构及其形成方法，简化形成金属-绝缘层-金属结构电容器和大马士革结构的工艺，且使所形成的金属-绝缘层-金属结构电容器和大马士革结构形貌良好，性能稳定。

[0009] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底内具有第一导电层和第二导电层，所述第一导电层和第二导电层的表面和半导体衬底的表面齐平，所述半导体衬底、第一导电层和第二导电层的表面具有第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出第一导电层和部分半导体衬底；在所述第一介质层表面、第一开口的侧壁和底部表面形成第一金属层和第一金属层表面的第二介质层，所述第一金属层和第二介质层暴露出第二导电层的对应位置的第一介质层表面，形成第三开口；以所述第一金属层和第二介质层为掩膜，刻蚀所述第一介质层，形成暴露出第二导电层的第二开口，所述第二开口包括暴露出第二导电层的第一子开口、以及底部与所述第一子开口贯通的第二子开口，所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；在所述第二开口的侧壁和底部表面、以及第一开口的第二介质层表面形成第三金属层、以及位于所述第三金属层表面且填充满第一开口和第二开口的第四金属层。

[0010] 可选的，所述第二开口的形成工艺为：在所述第二介质层表面、以及第三开口的侧壁和部分底部表面形成光刻胶层，所述光刻胶层暴露出第二导电层的对应位置；以所述光刻胶层为掩膜刻蚀所述第一介质层，形成第四开口；去除所述光刻胶层，并以所述第一金属层和第二介质层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第四开口的底部和第一介质层表面，形成第二开口。

[0011] 可选的，还包括：所述第二介质层表面具有第二金属层，所述第二金属层暴露出第三开口，以所述第一金属层、第二介质层和第二金属层为掩膜，形成所述第二开口。

[0012] 可选的，所述第二金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

[0013] 可选的，所述第三金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

[0014] 可选的，所述第三金属层和第四金属层的形成工艺为：在第二开口的侧壁和底部表面、以及第二介质层表面形成第三金属薄膜；在所述第三金属薄膜表面形成填充满第一开口和第二开口的第四金属薄膜；采用化学机械抛光工艺去除高于第一介质层表面的第四金属薄膜、第三金属薄膜、第二介质层和第一金属层。

[0015] 可选的，所述第四金属薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、电镀工艺、或物理气相沉积工艺和电镀工艺相结合。

[0016] 可选的，所述第四金属层的材料为铜。

[0017] 可选的，所述半导体衬底和第一介质层之间具有刻蚀阻挡层，所述刻蚀阻挡层的材料为氧化硅、氮化硅或低K介质材料，且所述刻蚀阻挡层与所述第一介质层的材料不同。

[0018] 可选的，所述第一介质层的材料为氧化硅、氮化硅或低K介质材料。

[0019] 可选的，所述第一金属层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合。

[0020] 可选的，所述第二介质层的材料为高K介质材料。

[0021] 可选的，所述高K介质材料包括：HfO2、ZrO2、HfSiNO、Al2O3或SbO。

[0022] 可选的，所述第一导电层和第二导电层的材料为铜、钨或铝。

[0023] 相应的，本发明提供一种半导体结构，包括：半导体衬底，所述半导体衬底内具有第一导电层和第二导电层，所述第一导电层和第二导电层的表面和半导体衬底的表面齐平，所述半导体衬底表面具有第一介质层；位于所述第一介质层内的第一开口，所述第一开口暴露出第一导电层和部分半导体衬底；位于所述第一介质层内的第二开口，所述第二开口包括暴露出第二导电层的第一子开口、以及底部与所述第一子开口贯通的第二子开口，所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；位于所述第一开口的侧壁和底部表面的第一金属层、所述第一金属层表面的第二介质层和所述第二介质层表面的第三金属层；位于所述第二开口的侧壁和底部表面的第三金属层；位于所述第一开口和第二开口内的第三金属层表面、且填充满所述第一开口和第二开口的第四金属层。

[0024] 与现有技术相比，本发明的技术方案具有以下优点：

[0025] 所述第一介质层内具有暴露出第一导电层的第一开口，用于形成电容结构；在所述第一介质层表面和第一开口内形成第一金属层、以及第一金属层表面的第二介质层，且所述第一金属层和第二介质层暴露出与第二导电层位置对应的第一介质层表面；位于第一开口内的第一金属层和第二介质层构成电容结构的一部分；而第一介质层表面的第一金属层和第二介质层还能够作为刻蚀形成第二开口的掩膜，形成暴露出第二导电层的第二开口；而所述第二开口包括第一子开口、以及底部与所述第一子开口贯通的第二子开口，且所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸，使所述第二开口能够用于形成大马士革结构；因此，所述第一金属层和第二介质层既能够用于在第一开口内构成电容结构的一部分，又能够作为刻蚀形成第二开口的掩膜，从而省去了在刻蚀第二开口之前，再次于第一介质层表面形成硬掩膜的工艺步骤，能够简化工艺。

[0026] 之后，同时在所述第一开口和第二开口内形成填充满金属，在第一开口和第二开口内形成第四金属层；从而，所述第一导电层与第一开口内的第一金属、第二介质层和第四金属层形成电容结构，而第二开口内的第四金属层形成大马士革结构；而且，在第一开口和第二开口内同时填充金属，能够进一步简化工艺，又能够减少工艺对第一介质层表面、和形成于半导体衬底表面的其他器件的损伤，使所形成的半导体器件的形貌良好，且性能稳定。

[0027] 本发明的技术方案所述的半导体结构包括由第一导电层和第一开口内的第一金属层、第二介质层、第三金属层和第四金属层构成的电容结构，以及由第二开口内的第三金属层和第四金属层构成的大马士革结构；所述电容结构和大马士革结构的形貌良好，表面的缺陷或损伤较少，性能稳定。

附图说明

[0028] 图1是现有技术的具有金属-绝缘层-金属结构的金属电容器的剖面结构示意图；

[0029] 图2至图5是现有形成金属-绝缘层-金属结构电容器和大马士革结构的过程的剖面结构示意图；

[0030] 图6至图12是本发明的实施例所述的半导体结构的形成方法的剖面结构示意图。

具体实施方式

[0031] 如背景技术所述，制作所述金属-绝缘层-金属结构电容器和大马士革结构的工艺流程不易集成，使集成电路的制造工艺过于复杂。

[0032] 本发明的发明人经过研究发现，由于用于形成所述金属-绝缘层-金属结构电容器和大马士革结构的开口形状不同，因此其形成工艺也不同；而且，如图1所示，所述金属-绝缘层-金属结构电容器由第一金属层103、第二介质层104和第二金属层105构成，而所述大马士革结构仅由金属构成，因此，所述金属-绝缘层-金属结构电容器的结构和大马士革结构不同；因此，在现有的集成电路工艺中，所述金属-绝缘层-金属结构电容器和大马士革结构采用各自的工艺流程分别形成，使集成电路的制造工艺复杂；具体的，图2至图5是现有形成金属-绝缘层-金属结构电容器和大马士革结构的过程的剖面结构示意图，包括：

[0033] 请参考图2，提供具有第一导电层201和第二导电层202的半导体衬底200，所述第一导电层201和第二导电层202的表面与半导体衬底200表面齐平，所述第二导电层202和半导体衬底200表面具有第一介质层203，所述介质层203具有暴露出第一导电层201和部分半导体衬底200的第一开口204。

[0034] 请参考图3，在所述第一介质层203表面、和第一开口204（如图2所示）的侧壁和底部表面形成第一金属层205、第一金属层205表面的第二介质层206、以及第二介质层206表面的第二金属层207，且所述第二金属层207填充满所述第一开口204；采用第一次化学机械抛光工艺去除高于第一介质层203表面的第一金属层205、第二介质层206和第二金属层207，形成电容结构。

[0035] 请参考图4，在第一次化学机械抛光工艺之后，在所述第一介质层203内形成暴露出第二导电层202的第二开口208，所述第二开口208包括暴露出第二导电层的第一子开口（未示出），以及底部与第一子开口贯通的第二子开口（未示出），所述第二子开口的尺寸大于所述第一子开口的尺寸。

[0036] 请参考图5，在所述第二开口208内填充满金属材料，并采用第二次化学机械抛光工艺去除高于第一介质层203表面的金属材料，形成大马士革结构209。

[0037] 在上述形成金属-绝缘层-金属结构电容器和大马士革结构209的过程中，在形成完电容结构之后，再形成大马士革结构，其工艺过程复杂；而且，在第一开口204（如图2所示）内形成第一金属层205、第二介质层206和第二金属层207之后，需要进行第一次化学机械抛光工艺，而在第二开口208内填充金属材料之后，需要进行第二次化学机械抛光工艺，而两次化学机械抛光工艺容易造成第一介质层203的凹陷，或在第二次化学机械抛光过程中，对已形成的电容结构表面造成损伤；使所形成的器件形貌和性能不良。

[0038] 本发明的发明人经过进一步研究，在暴露出第一导电层的第一开口内形成第一金属层、以及第一金属层表面的第二介质层，且所述第一金属层和第二介质层暴露出第二导电层对应位置的第一介质层表面；以所述第一金属层和第二介质层为掩膜形成暴露出第二导电层的第二开口，而所述第二开口包括暴露出第二导电层的第一子开口、以及底部与所述第一子开口贯通的第二子开口，且所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸，从而，所述第二开口能够用于形成大马士革结构；之后，同时在所述第一开口和第二开口内形成填充满第一开口和第二开口的第四金属层，则所述第一开口内的第一金属、第二介质层和第四金属层形成电容结构，而第二开口内形成大马士革结构；其中，所述第一金属层和第二介质层既能够用于在第一开口内构成电容结构的一部分，又能够作为刻蚀形成第二开口的掩膜，省去了在刻蚀第二开口之前，于第一介质层表面再形成硬掩膜的工艺步骤，能够简化工艺。

[0039] 此外，以所述第一金属层和第二介质层为掩膜刻蚀形成第二开口之后，能够同时在第一开口和第二开口内填充金属，以形成第四金属层，能够进一步简化工艺；而且，同时在第一开口和第二开口内填充金属能够减少化学机械抛光工艺的次数，从而减少工艺对第一介质层表面和形成于半导体衬底表面的其他器件的损伤，使所形成的半导体器件的形貌良好，且性能稳定。

[0040] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0041] 图6至图12是本发明的实施例所述的半导体结构的形成方法的剖面结构示意图。

[0042] 请参考图6，提供半导体衬底300，所述半导体衬底300内具有第一导电层301和第二导电层302，所述第一导电层301和第二导电层302的表面和半导体衬底300的表面齐平，所述半导体衬底300、第一导电层301和第二导电层302的表面具有第一介质层304。

[0043] 所述半导体衬底300用于为后续工艺提供工作平台；所述半导体衬底300为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI）衬底、绝缘体上锗（GOI）衬底、玻璃衬底或III-V族化合物衬底（例如氮化硅或砷化镓等）。或者，所述半导体衬底300包括：基底，以及形成于所述基底表面具有若干层重叠设置的器件层或介质层，所述基底包括上述各类衬底，而所述器件层或介质层由前序工艺形成，所述第一导电层301和第二导电层302位于顶层的器件层或介质层内，且所述第一导电层301和第二导电层302的表面与所述器件层或介质层的表面齐平。

[0044] 所述第一导电层301和第二导电层302的材料为铜、钨或铝；所述第一导电层301用于电连接后续所形成的电容结构的电极，所述第二导电层302用于与后续形成的大马士革结构电连接；所述第一导电层301和第二导电层302的形成工艺为：在所述半导体衬底内形成两个开口；在所述两个开口的侧壁和底部表面形成停止层，所述停止层的材料为钛、钽、氮化钛和氮化钽中的一种或多种组合；在所述停止层表面形成填充满所述两个开口的金属材料；采用化学机械抛光工艺去除高于所述半导体衬底300表面的金属材料和停止层，在所述两个开口内形成第一导电层301和第二导电层302。其中，由于所填充的金属材料与所述停止层的材料不同，因此所述停止层用于定义化学机械抛光工艺的停止位置，并通过一定程度的过抛光暴露出半导体衬底300表面。

[0045] 所述第一介质层304的材料为氧化硅、氮化硅、低K介质材料或超低K（Ultra Low-k）材料，所述第一介质层304内在后续工艺中形成电容结构和大马士革结构；在本实施例中，所述半导体衬底300、第一导电层301和第二导电层302与所述第一介质层304之间具有刻蚀阻挡层303，所述刻蚀阻挡层304的材料为氧化硅、氮化硅或低K介质材料，且所述刻蚀阻挡层303与所述第一介质层304的材料不同；所述刻蚀阻挡层303用于在后续采用刻蚀工艺形成用于形成电容结构和大马士革结构的开口时，定义刻蚀工艺的停止位置，并在刻蚀停止后，通过一定的过刻蚀工艺以暴露出第一导电层301或第二导电层302，从而使所述刻蚀工艺更容易控制。

[0046] 请参考图7，在所述第一介质层304内形成第一开口305，所述第一开口305暴露出第一导电层301和部分半导体衬底300。

[0047] 所述第一开口305用于在后续工艺形成电容结构；所述第一开口305的形成工艺为：在所述第一介质层304表面形成第一光刻胶层，所述第一光刻胶层暴露出与第一导电层301位置对应的第一介质层304表面；以所述第一光刻胶层为掩膜，刻蚀所述第一介质层直至所述刻蚀阻挡层303，并进行一定的过刻蚀以暴露出第一导电层301以及所述第一导电层
301周围的部分半导体衬底300表面；最后去除所述第一光刻胶层。

[0048] 所述第一开口305的侧壁相对于所述半导体衬底300表面垂直或倾斜；由于所述第一开口305的侧壁和底部的面积决定了后续所形成的电容结构内第一金属层和第四金属层之间的重叠面积，而所述重叠面积决定了后续所形成电容结构的电容值；因此所述第一开口305的侧壁形状能够根据所形成的电容器所需的电容值而具体调整，而不应过于限定，以增大或减小后续所形成的第一金属层和第四金属层之前的重叠面积，使产生的电容值满足工艺需求。在本实施例中，所述第一开口305的侧壁相对于所述半导体衬底300表面垂直。

[0049] 请参考图8，在所述第一介质层304表面、第一开口305的侧壁和底部表面形成第一金属层306、第一金属层306表面的第二介质层307、和第二介质层307表面具有第二金属层308，所述第一金属层306、第二介质层307和第二金属层308中形成有第三开口309，第三开口309暴露出第二导电层302的对应位置的第一介质层304表面。

[0050] 所述第一金属层306和第二金属层308的材料均为钛、氮化钛、钽、氮化钽中的一种或多种组合，所述第二介质层307的材料为高K介质材料，所述高K介质材料包括：HfO2、ZrO2、HfSiNO、Al2O3或SbO（氧化锑）；所述第一金属层306作为所形成的电容结构中的一层电极，而所述第二介质层307用于在后续所形成的电容结构中两层电极之间进行隔离。

[0051] 由于所述第一金属层306和第二金属层308用于构成电容结构的一部分的同时，还用于作为后续刻蚀第二开口的掩膜，因此在本实施例中，所述第二介质层307表面还形成有第二金属层308；所述第二金属层308用于在后续形成第二开口时，保护所述第二介质层307不被减薄，从而保证了所形成的电容结构中，所述第二介质层307的隔离效果，进而保证了所形成的电容结构的性能。

[0052] 所述第一金属层306、第二介质层307和第二金属层308的形成工艺为：在所述第一介质层304表面和所述第一开口305的侧壁和底部表面依次沉积第一金属薄膜、第一金属薄膜表面的第二介质薄膜、和第二介质薄膜表面的第二金属薄膜；在所述第二金属薄膜表面形成第二光刻胶层，所述第二光刻胶层暴露出与第二导电层302位置对应的第二金属薄膜表面；以所述第二光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一金属薄膜、第二介质薄膜和第二金属薄膜，直至暴露出第一介质层为止，形成第三开口309。所述第二光刻胶层能够在形成所述第三开口309之后去除，还能够在后续形成第四开口之后，与第三光刻胶层一起被去除。

[0053] 其他实施例中，所述第二介质层307的表面不形成所述第二金属层308，能够减少工艺步骤，节约工艺成本；那么，需要通过增厚所述第二介质层307的厚度以保证在后续形成所述第二开口后，所述第二介质层307的厚度能够满足工艺需求，而不会过薄。

[0054] 请参考图9，在所述第二金属层308表面、以及第三开口309的侧壁和部分底部表面形成第三光刻胶层310，所述第三光刻胶层310暴露出与第二导电层302位置对应的第一介质层304表面；以所述光刻胶层310为掩膜刻蚀所述第一介质层304，形成第四开口311。

[0055] 所述第三光刻胶层310通过旋涂工艺和旋涂工艺之后的曝光工艺形成，所述第三光刻胶层310定义了后续所形成的第二开口中第一子开口的尺寸，而所述第一子开口在后续工艺中用于形成大马士革结构中的接触孔结构。

[0056] 所述第四开口311的形成工艺为：以所述第三光刻胶层310为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第一介质层304，形成第四开口311；所述第四开口311的底部到刻蚀阻挡层303的距离不大于后续所需形成的第二开口内的第二子开口的深度，从而保证了后续形成第二开口的刻蚀工艺在形成所需深度的第二子开口的同时，能够使第一子开口暴露出刻蚀阻挡层303表面。

[0057] 请参考图10，去除所述第三光刻胶层310（如图9所示），并以所述第一金属层306、第二介质层307和第二金属层308为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述第三开口309（如图9所示）和第四开口311（如图9所示）底部的第一介质层304，直至暴露出第二导电层302表面为止，形成第二开口312。

[0058] 所述第二开口312包括暴露出第二导电层302的第一子开口、以及底部与所述第一子开口贯通的第二子开口，所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；所述第二开口312在后续工艺中用于形成大马士革结构。

[0059] 在本实施例中，所述各向异性的干法刻蚀工艺以所述第一金属层306、第二介质层307和第二金属层308为掩膜，而位于所述第一开口305内所述第一金属层306、第二介质层
307和第二金属层308用于在后续工艺中作为所形成的电容器的一部分；因此，本实施例中，省去了额外为形成第二开口312而形成硬掩膜的工艺，从而能够简化工艺步骤，且节省工艺成本。

[0060] 而且，由于以第一金属层306、第二介质层307和第二金属层308为掩膜进行刻蚀时，所述第一开口305内的第二金属层308表面还未填充金属材料以作为电容结构的电极，而所形成的第二开口312后续也需要填充相同的金属材料以形成大马士革结构，因此在形成第二开口312之后，能够于所述第一开口305和第二开口312内同时填充金属，并进行化学机械抛光工艺；而同时填充金属并抛光不仅能够节省工艺步骤，还能够减少化学机械抛光工艺的次数，以减少抛光工艺对所形成的半导体器件表面的损伤，使所形成的半导体器件的性能稳定。

[0061] 由于所述第三光刻胶层310覆盖所述第三开口309的侧壁和部分底部表面，因此由所述第三光刻胶层310定义的第四开口311的尺寸小于所述第三开口309的尺寸；当去除所述第三光刻胶层310之后，以所述第一金属层306、第二介质层307和第二金属层308为掩膜，进行各向异性的干法刻蚀时，所述刻蚀工艺同时刻蚀所述第三开口309底部的第一介质层304、以及所述第四开口311底部的第一介质层；通过刻蚀所述第三开口309底部的第一介质层304能够形成第二子开口，刻蚀所述第四开口311底部的第一介质层304能够形成第一子开口；因此，所形成的第一子开口的尺寸小于所述第二子开口的尺寸，从而所述第二开口
312能够用于形成大马士革结构。

[0062] 此外，所述第四开口311的底部到刻蚀阻挡层303的距离不大于所需形成的第二子开口的深度，当刻蚀所述第三开口309以形成足够深度的第二子开口时，能够保证刻蚀所述第四开口311底部所形成的第一子开口完全暴露出刻蚀阻挡层303；由于所述刻蚀阻挡层303的材料与第一介质层304的材料不同，在所述刻蚀第一介质层304的工艺中，所述刻蚀阻挡层303相对于所述第一介质层304具有刻蚀选择比，因此，所述刻蚀工艺在所述刻蚀阻挡层303处停止；且当形成第二开口312之后，去除所述第二开口312底部的刻蚀阻挡层303，而由于所述刻蚀阻挡层303的材料与第一介质层304的材料不同，因此去除所述刻蚀阻挡层
303的工艺不会损伤所述第二开口312的形貌。

[0063] 请参考图11，在第二开口312的侧壁和底部表面、以及第二金属层308表面形成第三金属薄膜313；在所述第三金属薄膜313表面形成填充满第一开口305（如图10所示）和第二开口312（如图10所示）的第四金属薄膜314。

[0064] 所述第四金属薄膜314的材料为铜，因此能够使后续形成的电容结构的另一层电极、以及大马士革结构的材料为铜；由于铜的电阻较低，以铜作为电容结构的电极时，能够降低电容结构的能耗，提高电容结构的性能；而由于铜的低电阻特性，以铜为材料的大马士革结构能够满足特征尺寸不断减小的半导体器件中，电互连的工艺需求。

[0065] 所述第三金属薄膜313的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合，形成工艺为化学气相沉积工艺或物理气相沉积工艺；由于所述第四金属薄膜314的材料为铜，因此所述第四金属薄膜314的形成工艺为电镀工艺，能够形成质量较好的第四金属薄膜314；而所述第三金属薄膜313用于在形成第四金属薄膜314的电镀工艺中，作为导电层以生长铜材料。

[0066] 在其他实施例中，所述第四金属薄膜314的形成工艺还能够为化学气相沉积工艺、物理气相沉积工艺、或物理气相沉积工艺和电镀工艺相结合；其中，当所述第四金属薄膜314的形成工艺为化学气相沉积工艺或物理气相沉积工艺时，能够不形成所述第三金属薄膜313而直接形成所述第四金属薄膜314。

[0067] 请参考图12，采用化学机械抛光工艺去除高于第一介质层304表面的第四金属薄膜314（如图11所示）、第三金属薄膜313（如图11所示）、第二金属层308、第二介质层307（如图11所示）和第一金属层306（如图11所示），形成填充满第一开口305（如图10所示）和第二开口312（如图10所示）的第四金属层314a。

[0068] 由于本实施例中，所述第一开口305和第二开口312内同时形成第四金属薄膜314（如图11所示），因此仅需采用一次化学机械抛光工艺去除高于第一介质层304表面的第四金属薄膜314、第三金属薄膜313、第二金属层308、第二介质层307和第一金属层306；从而，避免为了分别形成电容结构和大马士革结构而多次采用化学机械抛光工艺，减少了化学机械抛光工艺的次数；而减少化学机械抛光工艺的次数不仅能够节省工艺成本，还能够减少化学机械抛光工艺对于所形成的半导体器件表面的损伤，使所形成的半导体器件的性能更为稳定。

[0069] 位于所述第一开口305内的第四金属层314a用于作为所形成的电容结构的另一层电极；从而，位于所述第一开口305内的所述第一金属层306、第二介质层307和第四金属层314a，以及半导体衬底300内的第一导电层301构成所需形成的金属-绝缘层-金属的电容结构；其中，所述第二介质层307和第四金属层314a之间还具有抛光工艺后剩余的第二金属层
308和第三金属薄膜313，由于所述第二金属层308和第三金属薄膜313均有导电材料形成，因此不会影响所形成的电容结构的性能。

[0070] 位于所述第二开口312内的第四金属层314a用于作为大马士革结构；其中，所述第一子开口内的第四金属层314a作为大马士革结构的接触孔，而所述第二子开口内的第四金属层314a作为大马士革结构的电互连层。

[0071] 本实施例中，在第一开口305内和第一介质层304表面形成第一金属层306、第二介质层307和第二金属层308之后，以所述第一金属层306、第二介质层307和第二金属层308为掩膜形成第二开口312；所述第一开口305用于形成电容结构，所述第二开口312用于形成大马士革结构；其中，所述第一金属层306用于作为电容结构一层电极，而所述第二介质层307用于作为电容结构中两层电极之间的隔离层；同时，所述第一金属层306、第二介质层307和第二金属层308还能够作为刻蚀第二开口312时的掩膜，从而减少了额外形成掩膜以刻蚀第二开口312的工艺，减少了工艺步骤，并节省了成本；此外，在形成第二开口312之后，同时在第一开口305和第二开口312内形成第四金属薄膜314，并进行化学机械抛光工艺，减少了化学机械抛光的次数，从而避免了多次化学机械抛光工艺对所形成的半导体器件表面的损伤，提高了所形成的半导体器件的稳定性。

[0072] 相应的，基于上述半导体结构的形成方法，本发明的实施例还提供过一种半导体结构，请继续参考图12，包括：半导体衬底300，所述半导体衬底300内具有第一导电层301和第二导电层302，所述第一导电层301和第二导电层302的表面和半导体衬底300的表面齐平，所述半导体衬底300表面具有第一介质层304；位于所述第一介质层304内的第一开口（未示出），所述第一开口暴露出第一导电层301和部分半导体衬底300；位于所述第一介质层304内的第二开口（未示出），所述第二开口包括暴露出第二导电层302的第一子开口（未示出）、以及底部与所述第一子开口贯通的第二子开口（未示出），所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸；位于所述第一开口的侧壁和底部表面的第一金属层306、所述第一金属层306表面的第二介质层307、所述第二介质层307表面的第二金属层308和所述第二金属层308表面的第三金属层313；位于所述第二开口的侧壁和底部表面的第三金属层313；位于所述第一开口和第二开口内的第三金属层313表面、且填充满所述第一开口和第二开口的第四金属层314a。

[0073] 本实施例中，第一开口305内的所述第一金属层306、第二介质层307和第四金属层314a，以及半导体衬底300内的第一导电层301构成所需形成的金属-绝缘层-金属的电容结构；而第二开口312内的第四金属层314a构成大马士革结构；本实施例所述的电容结构和大马士革结构的表面形貌良好，性能稳定。

[0074] 综上所述，所述第一介质层内具有暴露出第一导电层的第一开口，用于形成电容结构；在所述第一介质层表面和第一开口内形成第一金属层、以及第一金属层表面的第二介质层，且所述第一金属层和第二介质层暴露出与第二导电层位置对应的第一介质层表面；位于第一开口内的第一金属层和第二介质层构成电容结构的一部分；而第一介质层表面的第一金属层和第二介质层还能够作为刻蚀形成第二开口的掩膜，形成暴露出第二导电层的第二开口；而所述第二开口包括第一子开口、以及底部与所述第一子开口贯通的第二子开口，且所述第二子开口的开口尺寸大于所述第一子开口的开口尺寸，使所述第二开口能够用于形成大马士革结构；因此，所述第一金属层和第二介质层既能够用于在第一开口内构成电容结构的一部分，又能够作为刻蚀形成第二开口的掩膜，从而省去了在刻蚀第二开口之前，再次于第一介质层表面形成硬掩膜的工艺步骤，能够简化工艺。

[0075] 之后，同时在所述第一开口和第二开口内形成填充满金属，在第一开口和第二开口内形成第四金属层；从而，所述第一导电层与第一开口内的第一金属、第二介质层和第四金属层形成电容结构，而第二开口内的第四金属层形成大马士革结构；而且，在第一开口和第二开口内同时填充金属，能够进一步简化工艺，又能够减少工艺对第一介质层表面、和形成于半导体衬底表面的其他器件的损伤，使所形成的半导体器件的形貌良好，且性能稳定。

[0076] 本发明的技术方案所述的半导体结构包括由第一导电层和第一开口内的第一金属层、第二介质层、第三金属层和第四金属层构成的电容结构，以及由第二开口内的第三金属层和第四金属层构成的大马士革结构；所述电容结构和大马士革结构的形貌良好，表面的缺陷或损伤较少，性能稳定。

[0077] 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。