在RC校准电路中，单一参考电流用来生成电阻元件两端的电压和电容元件两端的电压。所述电阻元件和所述电容元件中的一个元件的分量值依次改变直至电压基本上相等。另外，在比较之前，电路中的寄生电容预充电到电阻元件电压。RC校准电路消除现有技术校准电路中由电流匹配和寄生电容所引起的误差。该电路包括比较器和数字控制电路（DCW），该DCW包括逐次逼近型寄存器（SAR），该SAR保存用于控制可调电阻元件或者可调电容元件的分量值的数字控制字的值。响应于比较器输出，该SAR通过迭代的逐位二进制搜索模式改变DCW。
其中，所述电阻元件和所述电容元件中的至少一个是可调的；
电流源，其提供选择性地通过所述电阻元件或者所述电容元件的单一参考电流；
开关元件，所述开关元件插入在所述电流源与所述电阻元件和所述电容元件之间，并且可操作成选择性地引导所述单一参考电流通过所述电阻元件或所述电容元件；
控制电路，所述控制电路可操作成控制所述开关元件，以在预定时间将所述单一参考电流导向通过所述电容元件，从而将所述电容元件充电至第一电压，随后将所述单一参考电流导向通过所述电阻元件，以生成第二电压；
比较器，用于通过比较所述电阻元件和所述电容元件两端的电压降来确定电压差；并且，其中，所述控制电路还可操作以调节所述电阻元件和所述电容元件中的至少一个元件，以最小化由所述比较器确定的电压差。
2.如权利要求1所述的电路，其中，所述控制电路是数字电路。
3.如权利要求2所述的电路，其中，所述控制电路包括逐次逼近寄存器，所述逐次逼近寄存器可操作以存储数字控制字，所述数字控制字控制所述可调电阻元件或者可调电容元件的分量值。
4.如权利要求3所述的电路，其中，所述控制电路执行校准过程，所述校准过程包括：使用数字控制字来二进制搜索，以调节所述可调电阻元件或者可调电容元件的分量值。
5.如权利要求4所述的电路，其中，在所述校准过程之后，数字控制字被提供到关联电路。
6.如权利要求4所述的电路，其中，对于N位数字控制字，所述校准过程的二进制搜索包括：首先将至少N-1个最低有效位设置成第一二进制值；
将第一位设置成第二二进制值并且比较所述电阻元件两端产生的电压降和所述电容元件两端产生的电压降；
响应于所述比较，保持或者重置所述第一位的值；并且对于其余的每个连续的位重复所述过程。
7.如权利要求6所述的电路，其中，所述第一位是最高有效位，其中，重复所述过程包括：对从最高有效位到最低有效位的每个连续的位，重复所述过程。
8.如权利要求6所述的电路，其中，对于每个位，所述校准过程包括：重置阶段，在所述重置阶段中，所述参考电流流过所述电阻元件，所述电容元件放电，在所述电路中的寄生电容被充电达到所述电阻元件两端的电压降；
积累阶段，在所述积累阶段中，在预定持续时间内，所述参考电流流过所述电容元件；
比较阶段，在所述比较阶段中，所述参考电流又一次流过所述电阻元件，并且比较所述电阻元件两端的电压降和所述电容元件两端的电压降。
9.如权利要求8所述的电路，其中，在所述重置阶段期间，在所述电容元件放电之后，所述电容元件的两端设定为所述电阻元件两端的电压降，以对所述电容元件本身的寄生电容充电。
10.如权利要求9所述的电路，其中，在所述校准过程之后，所述数字控制字被提供到关联的RC积分电路。
11.如权利要求8所述的电路，还包括与所述电阻元件并联的采样电容器，且所述采样电容器可操作成在所述重置阶段充电以达到所述电阻元件两端的电压降。
12.如权利要求1所述的电路，其中所述电流源包括级联晶体管。
13.一种调节电阻电容RC校准电路中的电阻元件和电容元件中的一个元件的分量值的方法，用于使所述电阻元件两端的电压降和所述电容元件两端的电压降相等，所述方法包括：从电流源提供单一参考电流；
通过控制电路将所述单一参考电流在预定时间内导向通过所述电容元件以将所述电容元件充电至第一电压，所述控制电路控制插入在所述电流源与所述电阻元件和所述电容元件之间的开关元件，以将所述单一参考电流引导至所述电容元件；
通过控制所述开关元件而将所述单一参考电流引导至所述电阻元件，将所述单一参考电流导向通过所述电阻元件以生成第二电压；
响应于所述比较，改变所述电阻元件和所述电容元件中的一个元件的分量值；以及使用不同的分量值重复所述过程，直至所述第一电压和所述第二电压相等。
在比较所述第一电压和所述第二电压之前，将所述电路中的寄生电容充电至所述第二电压。
15.如权利要求14所述的方法，其中，比较所述第一电压和所述第二电压包括：将所述第一电压和所述第二电压输入到比较器，其中，所述寄生电容与所述比较器的输入有关。
16.如权利要求15所述的方法，其中，所述寄生电容还与所述电流源有关。
17.如权利要求14所述的方法，其中，所述寄生电容与所述电容元件本身有关。
18.如权利要求13所述的方法，其中，使用不同的分量值重复所述过程包括：将N位控制字的N-1个最低有效位初始设置为0，所述控制字可操作用于调节所述电阻元件或者所述电容元件的分量值；
将所述控制字的最高有效位设置为1并且执行所述电压的比较；
响应于所述比较，保持或者重置所述最高有效位的值；以及对于其余的每个连续的位重复所述过程。
19.如权利要求18所述的方法，其中，对于每个位，所述电压的比较包括：重置阶段，在所述重置阶段中，所述参考电流流过所述电阻元件，所述电容元件放电，并且在所述电路中的寄生电容被充电达到所述电阻元件两端的电压降；
积累阶段，在所述积累阶段中，在预定的持续时间内，所述参考电流流过所述电容元件；以及比较阶段，在所述比较阶段中，所述参考电流又一次流过所述电阻元件，并且所述电阻元件两端的电压降与所述电容元件两端的电压降被比较。
高精度电阻电容校准电路
[0001] 优先权声明
[0002] 本申请要求2011年8月4日向美国专利局提交的标题为“高精度电阻电容（RC）校对电路”的第61/515,181号美国申请的优先权，其公开内容以全文引用的方式被并入本文。
技术领域
[0003] 本发明总体涉及电子电路，尤其是涉及改进的RC校准电路。
背景技术
[0004] 在现代IC设计中，尤其是在便携式无线收发器领域中，具有最少外部部件的高度集成对于减少成本是必须的。在没有昂贵的微调过程的当前半导体加工中，未加工的无源电阻（R）和电容（C）设备的分量值可以在大范围内变化。温度变化也可以引起芯片上的RC值改变。该宽RC变化使连续时间RC滤波器的设计具有稳定的转折频率。一个已知的解决方案是在芯片内嵌入自动校准机构以维持RC产品恒定。
[0005] 图1描述了常规RC校准电路10的功能电路图，RC校准电路10的用途是校准其他电路例如辅滤波器28的R值或者C值。例如，辅滤波器28可以用在频率-转换混频器等设备中。通过校准相应的电阻器RREF或者电容器CC的值，以及将辅滤波器28中的R元件或C元件设置成相同的值（图1描述CC的调节），电路10实现该功能。电流镜12形成分别提供电流IREF1和IREF2到电阻RREF和电容CC的两个电流源，以产生VR和VC。在电阻器支路中，恒定电流流入电阻器RREF以生成VR=IREF1*RREF。在电容器支路中，对于固定的时段TTAR，电流将积累到电容器CC上。如果电容CC的初始电压等于0，则在电流积累的最后，VC=IREF2*TTAR/CC。TTAR是通常通过晶体振荡器（图中没有示出）生成的目标时间常数，该晶体振荡器可以有高精度，且频率误差远低于1%。
[0006] 比较器14和逐次逼近型寄存器SAR16是数字校准电路10使用二进制搜索算法来最小化差值VRC=VR-VC的基础。搜索过程通过适当调节R值或者C值最小化在比较器14的输入端处的VRC。在搜索过程的最后，VR=VC或者等价地，IREF1*RREF=IREF2*TTAR/CC。如果IREF1=IREF2，则可以取消参考电流并且实现适当的校准TTAR=RREF*CC。通过SAR16输出的最后的数字控制字（DCW）代码被分配到辅滤波器18。通过定期地重新校准电路10且调节辅滤波器18中的R值或者C值，滤波器18被调节至具有与加工和温度变化无关的时间常数。
[0007] 常规的RC校准电路10（例如，图1的RC校准电路10）的一个问题是，其要求IREF1适配于IREF2。在IREF1与IREF2之间的任何不匹配将造成RC时间常数校准误差。为了改善电流源匹配性能，电流源设备尺寸必须增大。增大设备尺寸带来的问题是与电流源输出节点关联的寄生电容CPM将随着设备尺寸的增大而增大。添加到电流源输出节点的任何额外的电容将会导致RC时间常数校准误差，这是因为电流源释放的电荷将由CC和CPM共享。因此，即使电路布局尺寸不受限制，常规的RC时间常数校准电路10（例如，图1所示的RC校准电路10）也不能被优化以实现高校准精度，。
[0008] 常规RC校准电路10的另一个问题是在电流源晶体管和CC之间的支路中存在的任何寄生电容（例如，来自比较器输入端的寄生电容CP）将导致校准误差，这是由于来自电流源的总电荷被CC和寄生电容共享。
发明内容
[0009] 根据本文中描述和要求保护的一个或者多个实施方式，电流引导结构消除了电流源匹配需求。与常规RC校准电路相比较，本发明的实施方式从相同的参考电流生成VR和VC。因此，通过该结构保证了电流匹配性能。
[0010] 本发明的实施方式还将寄生电容预充电到IREF*RRE（F 电阻的电压）。该过程消除了寄生电容，这样消除了与电流源输出端的寄生电容CPM和来自比较器的输入端负载的电容负载CP相关的精度损失。
[0011] 一个实施方式涉及RC校准电路。该电路包括电阻元件和电容元件，其中，所述电阻元件和所述电容元件中的至少一个元件是可调的。该电路还包括电流源，该电流源提供选择性地通过所述电阻元件或者所述电容元件的单一参考电流。该电路还包括比较器和控制电路，该比较器通过比较所述电阻元件两端的电压降和所述电容元件两端的电压降以确定电压差。该控制电路可操作用于调节所述电阻元件和所述电容元件中的至少一个元件，以最小化由所述比较器确定的电压差。
[0012] 另一个实施方式涉及调节RC校准电路中的电阻元件或者电容元件中的一个元件的分量值的方法，以使所述电阻元件两端的电压降和所述电容元件两端的电压降相等。提供单一参考电流。所述参考电流在预定时间内被导向通过所述电容元件以将所述电容元件充电至第一电压。所述参考电流被导向通过所述电阻元件以生成第二电压。比较所述第一电压和所述第二电压。响应于所述比较，改变所述电阻元件和所述电容元件中的一个元件的分量值。使用不同的分量值重复所述过程直至所述第一电压和所述第二电压基本上相等。
附图说明
[0013] 图1是现有技术的RC校准电路的功能示意图。
[0014] 图2是根据本发明的一个实施方式的RC校准电路的功能示意图。
[0015] 图3是可变电容器作为可调元件的功能示意图。
[0016] 图4是可调电阻器作为可调元件的功能示意图。
[0017] 图5是示出RC校准电路的操作的时序图。
[0018] 图6是在重置阶段中的RC校准电路的功能示意图。
[0019] 图7是在积累阶段中的RC校准电路的功能示意图。
[0020] 图8是在比较阶段中的RC校准电路的功能示意图。
[0021] 图9是操作RC校准电路的方法的流程图。
[0022] 图10是根据本发明的另一个实施方式的RC校准电路的功能示意图。
[0023] 图11是根据本发明的另一个实施方式的RC校准电路的功能示意图。
[0024] 图12是根据本发明的另一个实施方式的的RC校准电路的功能示意图。
具体实施方式
[0025] 图2描述了根据本发明的一个实施方式的RC校准电路20的功能示意图。在该实施方式中，实现电流引导结构以去除匹配需求的电流源。与常规RC校准电路10对比，图2中的电路20从同一电流源M1产生VR和VC，因此该结构保证了极好的电流匹配性能。
[0026] 在最初的重置阶段中，RC校准电路20对寄生电容预充电至IREF*RREF。该过程将抵消寄生电容，这消除了与在电流源输出端的寄生电容CPM和从比较器输入端的加载的电容CP有关的精度损失。这一点将在本文更全面地描述。
[0027] 如图2所示的根据本发明的一个实施方式的RC校准电路20包括：可调电阻器30或者可调电容器32（电容器32在图2中被示出为可调元件）；电流引导开关SWRC；比较器24；数字控制电路27，其包括逐次逼近寄存器（SAR）26；辅滤波器28，和电流镜22，其包括产生一个参考电流IREF的单一电流源M1。
[0028] 可调元件30、32是可以基于存储在SAR26中的数字控制字（DCW）被调节的器件。在图2的实施方式中，电容器CC32已经被实施成可调元件。
[0029] 图3示出使用电容和开关的可变电容调节元件32的代表性6-位实施方式。在这个实施例中，电容器C0-C5的尺寸以二进制方式增大，通过将二进制代码施加到位开关来选择电容。在另一实施方式中，电容值可以相等，并将温度计代码提供到开关。本领域的技术人员可以看出，其他实施方式也是可以的。
[0030] 可调元件不限于电容。例如，电阻器RREF30可以实施为可调元件，图4示出了一个代表性示例。在这个实施方式中，通过打开相关的旁通开关，电阻R_1至R_5选择性地以串联方式添加到固定电阻R_FIX；以及，通过关闭相关的旁通开关，选择性从该电阻去除电阻R_1至R_5。如上所述，电阻R_1至R_5可以被二进制加权，开关通过二进制值来控制，或者电阻可以相等，开关通过温度计代码值来控制。本领域的技术人员可以看出，数控的可调电阻可以通过其他方式来实现。
[0031] 再次参考图2，单刀双掷（SPDT）开关SWRC控制IREF的电流流动。当INT=0（如图2所示）时，开关SWRC将电流导入电阻器30以生成参考电压VR=IREF*RREF。当INT=1时，开关SWRC将电流导入电容器CC32；电容器将电流转换为电压，且电压变化量等于 其中，C=CC+CPM+CP-。
[0032] 响应于控制信号CMP，比较器24比较VR和VC。当VR>VC时，比较器输出端设置为1，当VR
[0033] 数字控制电路27接收时钟信号（图中没有示出），并生成所需的数字控制信号来控制所有的开关，以及RC校准电路20的状态。
[0034] 通过将DCW的MSB（最高有效位）设置为1且将DCW的其他位设置为0，数字控制电路27内的SAR电路26开始二进制搜索过程。RC校准电路20基于电流DCW代码生成一组VR和VC。比较器24比较VR和VC。如果VO=1，则通过DCW代码设置的电流RC时间常数RREF*CC高于目标值。这使得SAR26将MSB重置返回到0。如果VO=0，则SAR26保持将MSB设置为1。然后通过依次从MSB向DCW代码的LSB移动，然后将电流位设置为1，并且基于比较器24的输出值更新该位值，SAR26继续二进制搜索过程。
[0035] 图5是示出用于3-位RC校准电路20的该过程的示例的时序图。ENABLE是启动校准电路20的信号（图2中没有示出）。如下文所述，RST、INT和COMP是由数字逻辑27输出的控制信号。IAC是将电容器32输出端耦合到电压比较器24的控制信号，以及VR和VC分别是电阻器30和电容器32两端的电压降。VRC是比较器24的输入端处的电压差，VO是比较器24的输出电压。单独描述数字控制字DCW的三位。首先（从图5的左边开始），MSB或者DCW<2>被设置为1，所有其他位被设置为0。
[0036] 如同应用到每个数字控制字DCW位校准，RC校准电路20在三个不同的阶段中操作：重置阶段、积累阶段和比较阶段。这些阶段在图5中分别通过信号（通过数字逻辑27）RST、INT和COMP的交替显示来描述。
[0037] 图6示出在重置阶段期间电路20的配置（图6至图8示出校准电路20的多个阶段，为了清楚，省略了辅滤波器28）。在重置阶段（在图5中RST=1）期间，电流引导开关SWRC将电流IREF导入RREF30。寄生电容CPM和CP-将被充电直到IREF*RREF。可调电容器CC32也被放电。
[0038] 图7示出积累阶段期间的电路20的配置。积累阶段在重置阶段之后（在图5中，INT=1）。在积累阶段期间，电流引导开关SWRC将电流IREF导入CC32。CC32将电流积累持续TTAR秒。在积累阶段的最后，电流引导开关SWRC将电流导向流回电阻器（即，INT=0）。注意，在图5中，VR=
0，VC升高，同时INT=1。
[0039] 图8示出在比较阶段期间电路20的配置。比较阶段在积累阶段之后（在图5中，CMP=1），在比较阶段，比较器24比较VR和VC。比较结果送入SAR26以更新DCW代码。
[0040] 再次参考图5，在重置阶段、积累阶段和比较阶段的最后，对于DCW<2>的MSB，VR依然为1。下一位重复进行上述过程，DCW<1>设置为1。在该位的比较过程的最后，VR>VC，DCW<1>被重置为0。最后，再一次重复该过程，LSB DCW<0>被重置为1。再一次，在比较阶段中，VR>VC，DCW<0>被重置为0。DCW的最终值然后是‘b100。对于CC32，这个值被“锁定”，并被提供到辅滤波器28。
[0041] 在每一位的校准过程期间，由于IREF来自电流镜22中的相同电流源M1，故用于生成VR和VC的电流是相同的，且不存在电流不匹配问题。
[0042] 在常规RC校准电路（例如图1）中，在电流积累阶段期间，CC与CP-和CPM共享电荷。
[0043] 源自电流源M1的总电荷 被CC、CP-和CPM共享，因此实际的校准时间常数是RREF*（CC+CP-+CPM），而不是期望的时间常数RREF*CC。
[0044] 通过在重置阶段将CP-和CPM预充电至IREF*RREF，本发明解决了寄生电容（CP-和CPM）电荷共享问题。令CP=CP-+CPM，在重置阶段的最后，积聚在CP上的总电荷是CP*IREF*RREF。该电荷将会被储存到积累阶段。在积累阶段期间，源自电流源的总电荷是IREF*TTAR。在积累周期的最后，VC等于
[0045] 在比较周期期间注入比较器24的差分电压VRC是
[0046]
[0047] 根据等式（1），VRC的符号由RREF*CC-TTAR来确定。对于规则的比较器24，输出值由差分输入的符号来确定。在SAR二进制搜索过程的最后，VRC将被最小化至接近0，RREF*CC将被调节到TTAR。在等式（1）中，如果设置CP=0，则其将是理想的RC校准电路的VRC，而不存在寄生电容。与理想的RC校准相比，例如图2中描述的本发明的实施方式使VRC以系数CC/(CC+CP)衰减。由于比较器24输出值仅取决于输入的符号，这些实施方式将RC时间常数调节到与理想的RC校准电路中相同的DCW代码。
[0048] 图9示出了校准RC电路的方法100。生成单一参考电流IRE（F 框102）。SAR26将DCW中的所有位清零（即设置为0），SAR26调节可调电阻元件30的电阻或者调节可调电容元件32的电容，并且将电流位位置设置为MSB（框106）。在校准环路中，SAR26将DCW的电流位值设置为1，其改变了可调电阻元件或者可调电容元件的分量值（框106）。参考电流IREF在预定时间内被导向通过电容元件使电容元件充电到第一电压（框108）。参考电流IREF随后被导向通过电阻元件以生成第二电压（框110）。例如，在比较器26处，比较第一电压和第二电压（框112）。
如果可调电阻/电容元件两端的电压超过固定电阻/电容元件两端的电压（框114），则可调元件的DCW值过高，且电流位被设置为0（框116）。否则，电流位保持为1。如果电流位不是LSB（即，DCW中的每一位还没有被调节）（框118），则SAR26考虑DCW的下一位（框120），且将该位设置为1（框106），并且重复该过程。在调节所有位的值并且电流位是LSB（框118）之后，全部DCW代码被存储，以提供到辅滤波器28中的可调电阻/电容元件（框122）。
[0049] 图10示出本发明的替选实施方式40，其可以用来对寄生的不灵敏的RC滤波器或者RC积分器应用校准RC时间常数。“寄生”在这里指电容器本身的寄生电容。例如，在图10的RC积分器42中，电容CINT的寄生电容CINT_P被连接到OP放大器输入端的伪-接地，因此积分器的转移函数 对于CINT_P是不灵敏的。如果常规RC校准电路10（例如，图1）用于维持积分器转移函数恒定，校准电路10将RC时间RINT*(CINT+CINT_P)调节到目标值，而不是维持RINT*CINT恒定。对于典型的亚微米CMOS过程，CINT_P/CINT约等于5%至10%，其取决于电容器的种类，这意味着常规RC时间常数校准电路10不能精确到低于CINT_P/CINT的比值。通过在重置阶段断开电容器CC的接地端的连接并且对寄生电容CC_P预充电到IREF*RREF，图10中的校准电路40解决了该问题。在本实施方式中CC_P的去除与上述图2中描述的实施方式20中CPM和CP-的去除过程相同。由于电容器CC和CINT是相同种类，故CINT_P/CINT的比值等于CC_P/CC。在RC校准电路中去除CC_P等同于控制积分器的时间常数RINT*CINT而不受CC_P的影响。因此，RC校准电路40的结构可以精确地控制RINT*CINT的时间常数且维持RC积分器42的转移函数恒定。
[0050] 图11示出了使用可调的采样电容器CR以在重置阶段期间采样电压电平IREF*RREF的实施方式。在比较阶段，该实施方式减小了比较器24的输入端的噪声级别。
[0051] 图12示出了实现在电流镜22中具有级联晶体管的RC校准电路20的实施方式。
[0052] 本文描述的根据本发明实施方式的RC校准电路20、40相对于现有技术具有多个优点。由于不需要OP放大器，因此校准精度不会被放大器偏置和下降影响。不需要主匹配元件。由于电流引导结构中仅有一个电流源，故其是自匹配的。因此，可以减小总体电路布局尺寸。在本发明的实施方式中，寄生电容是预充电的，因此它们不会负面影响校准精度。
[0053] 当然，本发明可以采用与这些本文具体描述的实施方式不同的实施方式而不脱离本发明的基本特征。本发明的实施方式在各方面应视为说明性的而不是限制性的，在所附的权利要求书的含义和等同范围内的所有变化包含在本发明的范围内。
