用于半导体电力开关的驱动器电路

摘要

一种用于控制半导体电力开关(Q7)的驱动器电路(10)，包括第一功率驱动器晶体管(QS)和与第一功率驱动器晶体管(08)互补的第二功率驱动器晶体管(Q5)。两个功率驱动器晶体管(Q5，Q6)的输出端连接至半导体电力开关(Q7)的输入端(34)。第二功率驱动器晶体管(Q5)的输入端连接至半桥电路，该半桥电路包括第一前级驱动器晶体管(Q3)和与第一前级驱动器晶体管(Q3)互补的第二前级驱动器晶体管(Q4)。第一前级驱动器晶体管和第二前级驱动器晶体管(Q3，Q4)二者的输出端(18)连接至第二功率驱动器晶体管(Q5)的输入端。这在低的功耗下为前级驱动器晶体管(Q3，Q4)提供了快速的切换时间。

权利要求

1.一种用于控制半导体电力开关的驱动器电路，该驱动器电路包括：

第一功率驱动器晶体管和与第一功率驱动器晶体管互补的第二功率驱动器晶体管，所述第一和第二功率驱动器晶体管具有连接至所述半导体电力开关的输入端的输出端，其中所述半导体电力开关包括用于驱动电动机的双极晶体管，所述第二功率驱动器晶体管的输入端连接至包括第一前级驱动器晶体管和第二前级驱动器晶体管的半桥电路，其中，所述第二前级驱动器晶体管与所述第一前级驱动器晶体管互补，所述第一和第二前级驱动器晶体管具有连接至第二功率驱动器晶体管的输入端的输出端；

限压器，该限压器连接在第一前级驱动器晶体管的输出端与第二前级驱动器晶体管的输出端之间；和

电阻器，该电阻器连接到第一前级驱动器晶体管的源极端，其中该电阻器的电阻基于第二功率驱动器晶体管所需的开关速度加以设定。

2.根据权利要求1所述的驱动器电路，其中，所述第一前级驱动器晶体管的输入端连接至包括第一前级-前级驱动器晶体管和第二前级-前级驱动器晶体管的半桥电路，其中，所述第二前级-前级驱动器晶体管与所述第一前级-前级驱动器晶体管互补，所述第一和第二前级-前级驱动器晶体管都具有连接至第一前级驱动器晶体管的输入端的输出端。

3.根据权利要求2所述的驱动器电路，其中，所述第二前级驱动器晶体管的输入端直接连接至所述驱动器电路的输入端，所述驱动器电路的输入端还连接至逻辑逆变器，该逻辑逆变器的输出端连接至所述第二前级-前级驱动器晶体管的输入端。

4.根据权利要求2所述的驱动器电路，其中，所述第一前级-前级驱动器晶体管的输入端连接至所述第一前级驱动器晶体管的输出端。

5.根据权利要求1所述的驱动器电路，其中，所述第一前级驱动器晶体管是P沟道金属氧化物半导体场效应晶体管，并且所述第二前级驱动器晶体管是N沟道金属氧化物半导体场效应晶体管。

6.根据权利要求2所述的驱动器电路，其中，所述第一前级-前级驱动器晶体管是P沟道金属氧化物半导体场效应晶体管，并且所述第二前级-前级驱动器晶体管是N沟道金属氧化物半导体场效应晶体管。

7.根据权利要求1所述的驱动器电路，其中，所述第一功率驱动器晶体管是N沟道金属氧化物半导体场效应晶体管，并且所述第二功率驱动器晶体管是P沟道金属氧化物半导体场效应晶体管。

8.一种逆变器，用于从直流电产生用于驱动电负载的交流电压，该逆变器包括连接至如权利要求1所述的驱动器电路的半导体电力开关。

说明书

用于半导体电力开关的驱动器电路

技术领域

[0001] 本发明涉及用于半导体电力开关的驱动器电路。

[0002] 本文献根据35U.S.C.119(e)要求基于2011年2月23日递交的并且名称为“DRIVER CIRCUIT FOR A SEMICONDUCTOR POWER SWITCH(用于半导体电力开关的驱动器电路)”的美国临时申请序列号61/445,626的优先权。

背景技术

[0003] 被以相对高的电功率驱动的电负载有时由利用半导体电力开关的电子控制电路控制。这种电子控制电路的典型的例子是从直流电产生用于驱动电动机的交流电压的逆变器。电力开关通常是金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。

[0004] 通常采用用于控制电子控制电路的主电力开关的两种类型的栅极驱动器电路，双极型和互补型。双极型栅极驱动器遭受差的电压利用率、速度限制、以及在应用不同的接通与断开输出电阻方面有困难。互补型结构栅极驱动器克服这些问题，但需要将逻辑电平信号(如，0和5伏)转换为到合适的电平，以驱动驱动器晶体管(如，驱动器输出晶体管)。简单的电阻器和P沟道MOSFET逆变器通常作用前级驱动器与限压器结合用于该目的，但根据设计选择，这种前级驱动器要么在低功耗情况下慢，要么在高功耗情况下快。

[0005] 因此，需要一种用于驱动控制半导体电力开关的功率驱动器的前级驱动器电路，该前级驱动器电路能够以低的功耗提供快的开关速度。

发明内容

[0006] 根据一个实施例，一种用于控制半导体电力开关的驱动器电路包括第一功率驱动器晶体管和与第一功率驱动器晶体管互补的第二功率驱动器晶体管。第一功率驱动器晶体管和第二功率驱动器晶体管中的每一个的输出端连接至半导体电力开关的输入端。第二功率驱动器晶体管的输入端连接至半桥电路，该半桥电路包括第一前级驱动器晶体管和第二前级驱动器晶体管，其中，第一前级驱动器晶体管和第二前级驱动器晶体管二者的输出端连接至第二功率驱动器晶体管的输入端。

附图说明

[0007] 图1是具有半导体电力开关和驱动器电路的电子控制电路的电路图。

具体实施方式

[0008] 图1中示出的电子控制电路10包括第一级14(如，前级驱动器或电平转移电路级)和第二级12(如，输出功率级)，以及其他电路元件。在一个实施例中，电子控制电路10包括逆变器，该逆变器从直流电产生用于驱动连接至第二级12的负载的交流电压。

[0009] 输出级2包括半导体电力开关Q7。例如，半导体电力开关Q7可以被具体化为绝缘栅双极晶体管(IGBT)(如图1所示)、双极晶体管、MOSFET、半导体闸流管、硅可控整流器(SCR)或其他合适的半导体器件或半导体器件布置的形式。半导体电力开关Q7的输出端36(如，集电极或发射极)连接至电负载，如马达(如，交流马达、感应马达、或永磁马达)。
半导体电力开关Q7的另一端38(如，发射极或集电极)连接至DC电源(都未示出)。在一个实施例中，栅极驱动器电路可以采用Q7的发射极作为其接地基准。

[0010] 如图1所示，半导体电力开关Q7的输入端34(如，栅极或基极)通过电阻器R4连接至第一功率驱动器晶体管Q6的输出端(如，漏极或电极)。例如，第一功率驱动器晶体管Q6可以包括增强型N沟道MOSFET，如图所示。Q6的源极连接至负的电源电压28(如，-VCC)。负的电源电压28可以是相对于接地的任何适当的值(如，-8VDC)。Q6的输入端(栅极)直接连接至电子控制电路10的第一输入端16。

[0011] 在一个实施例中，半导体电力开关Q7的输入端34(如，栅极或基极)通过电阻器R7连接至功率驱动器晶体管Q8的输出端(如，漏极或电极)。例如，第一功率驱动器晶体管Q8可以包括增强型N沟道MOSFET，如图所示。Q8的源极连接至负的电源电压28(如，VCC)。Q8的输入端(栅极)直接连接至电子控制电路10的第二输入端24。

[0012] Q7的输入端34(栅极)还通过电阻器R2连接至第二功率驱动器晶体管Q5的输出端(漏极)。例如，第二功率驱动器晶体管可以包括增强型P沟道MOSFET Q5。Q5的源极连接至正的电源电压26(如，+VCC)。正的电源电压26可以是相对于接地的任何合适的值(如，+14VDC)。直流(DC)电源电压(+VCC)通过电容器C1和C2与接地缓冲或隔离。直流(DC)电源电压-VCC通过电容器C3和C4与接地缓冲或隔离。Q5的输入端(栅极)连接至第一级14(如，前级驱动器和电平转移电路)的输出端18。晶体管Q5和Q6一起构成用于半导体电力开关Q7的互补功率驱动器。

[0013] 第一级14(如，前级驱动器和电平转移电路)包括第一(或输出)前级驱动器晶体管Q3。例如，第一前级驱动器晶体管Q3可以包括增强型P沟道MOSFET，其中，该增强型P沟道MOSFET具有连接至输出端18的输出端(漏极)和经由电阻器R3连接至正的电源电压(+VCC)的源极。输出端18还连接至限压二极管D2(如，齐纳(Zener)二极管)的阴极，限压二极管D2的阳极连接至第二(下)前级驱动器晶体管Q4的输出端(漏极)。例如，第二前级驱动器晶体管Q4可以包括增强型N沟道MOSFET，该增强型N沟道MOSFET具有连接至负电源端28(-VCC)的源极。在一个实施例中，限压二极管D2可以包括齐纳二极管，该齐纳二极管相对于正的和负的电源电压具有合适的额定电压，如15V的直流(DC)击穿电压。

[0014] 第一前级-前级驱动器(pre-pre-driver)晶体管Q1具有通过电阻器R1连接至正的电源电压26(+VCC)的源极和连接至另一个限压二极管D1(如，齐纳二极管)的阴极的输出端(漏极)。限压二极管D1具有连接至第二前级-前级驱动器晶体管Q2的输出端(漏极)的阳极。在这里，第一前级-前级驱动器晶体管Q1可以包括增强型P沟道MOSFET，并且第二前级-前级驱动器晶体管Q2可以包括增强型N沟道MOSFET，其中，所述增强型N沟道MOSFET具有连接至负的电源电压28(-VCC)的源极。Q1的输入端(栅极)直接连接至输出端18并通过电阻器R5连接至正的电源电压26(+VCC)。第一前级驱动器晶体管Q3的输入端(栅极)通过电阻器R6连接至正的电源电压26(+VCC)，并直接连接至第一前级-前级驱动器晶体管Q1的输出端(漏极)。

[0015] 第二前级驱动器晶体管Q4的输入端(栅极)直接连接至电子控制电路10的第二输入端20。第二输入端20还连接至逻辑逆变器22的输入端。逻辑逆变器22的输出端连接至第二前级-前级驱动器晶体管Q2的输入端(栅极)。逻辑逆变器22连接至可以是相对于接地具有任何合适的值的电源电压30(如，-VCC2)(如，相对于接地为-3V，其可与相对于-VCC的+5V相对应)。逻辑逆变器22的第二电源电压输入端可以连接至-VCC。在这里，逻辑逆变器被供给合适的差分电压(如，5V晶体管至晶体管逻辑(TTL)电压)。

[0016] 输入端16和20通常由相对于-VCC的互补(反向)逻辑(TTL)信号驱动。虽然输入端16和20上的两个逻辑信号不能同时为高，但它们可以同时为低。第二断开沟道还设置有第三输入端24和输出端(漏极)，其中，第三输入端24连接至以增强型N沟道MOSFET为形式的第三功率驱动器晶体管Q8的输入端(栅极)，该增强型N沟道MOSFET具有连接至负的电源电压28(如，-VCC)的源极，所述输出端(漏极)经由电阻器R7连接至Q7的输入端(栅极)，其中R7具有比R4更高的电阻。该第二断开沟道用来在大电流期间比经由输入端16更慢地断开Q7，以避免由断开期间的大电流改变速度引起的Q7的过电压。仅这三个逻辑输入端16，20，24中的一个是常高的。因此，如果第一输入端16是逻辑0或低逻辑电平(如，相对于-VCC为0V)，则第二输入端20是逻辑1或高逻辑电平(如，相对于-VCC为+5V)。在这种情况中，第一功率驱动器晶体管Q6断开。另一方面，第二驱动器晶体管Q4的栅极处于相对于负的电源电压28(-VCC)的+5V，并且因此Q4接通，将输出端18切换至相对于接地的+7V，并且因此接通第二功率驱动器晶体管Q5以及因此接通半导体电力开关Q7，并且最后接通负载。逻辑逆变器22的输出是相对于负的电源电压28(-VCC)的0V。因此，Q2断开，而Q1接通，这是因为输出端18和Q1的栅极处于相对于接地的+7V。由于Q接通，Q3的栅极处于+VCC并且因此Q3断开。

[0017] 另一方面，如果第一输入16是逻辑1(相对于-VCC的+5V)，则第二输入端20是0(相对于-VCC的0V)。在这种情况中，第一功率驱动器晶体管Q6接通。另一方面，第二驱动器晶体管Q4的栅极处于相对于-VCC的0V，并且因此Q4断开。逻辑逆变器22的输出为相对于-VCC的+5V。因此，Q2接通，将Q1的源极和Q3栅极拉至相对于接地的+7V。随之，Q3接通，从而输出端18处于+VCC，断开第二功率驱动器晶体管Q5且因此断开半导体电力开关Q7，并且最终断开负载。Q1随后也断开。这在第三输入端24是逻辑1时同样如此。

[0018] 第一前级驱动器晶体管Q3和第二前级驱动器晶体管Q4一起构成用于驱动第一级(如，前级驱动器和电平转移电路)的输出端18的互补半桥(如，第一互补半桥)。互补半桥在上述情况中或者不同的工作模式中是有好处的，其中，在将输出端18拉向低电势时不需要高的稳态功率消耗，但允许在所述描述的状态之间的快速转换。第一前级-前级驱动器晶体管Q1和第二前级-前级驱动器晶体管Q2一起构成另一个互补半桥(如，第二互补半桥)，用于控制第一前级驱动器晶体管Q3的输入端(栅极)。这在将第一前级驱动器晶体管Q3的控制输入端拉向低电势时也不需要高的稳态功率消耗，但允许高的切换速度。上拉电阻器R3可基于对Q5的开关速度要求而不是功率消耗加以设定，并且通常被设定为足够小。由Q3，Q4构成的互补半桥的输出电阻可以在接通和断开阶段都形成得足够低，并且因此可以比具有单个晶体管和电阻器的常规解决方案更快地驱动第二功率驱动器晶体管Q5。

[0019] 第一级14的互补半桥支持在输出端18处的在接通和断开两种状态下的较低的输出阻抗或较低的输出电阻，以便于第二级12(如，在功率驱动器晶体管Q5处)的快速和有效驱动。因为第一前级驱动器晶体管和第二前级驱动器晶体管(如，分别地，晶体管Q3和Q4)中的每一个都具有连接至第二功率驱动器晶体管(如，晶体管Q5)的输入端的输出端(如，漏极)，其中Q4经由限压二极管D2被连接，因此第一级14的驱动器电路有利于实现相对较快的切换时间以及前级驱动器晶体管的低的功耗。

[0020] 已经描述了优选实施例，但将变得明显地是，在不偏离本发明的如在随附权利要求中限定的范围的情况下，可以进行多种修改。