压力传感器及其制造方法

摘要

本发明提供了一种压力传感器及其制造方法，包括步骤：提供半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路；在所述半导体基板上底部电极板的对应位置形成牺牲层；在所述牺牲层及所述半导体基板上形成压力感应层；去除所述牺牲层，所述压力感应层和半导体基底围成一个空腔；在所述压力感应层上形成压力传导层，其位于空腔的上方；其中，所述压力感应层的形成步骤包括：在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构。相比于现有技术：压力感应层利用了复合叠层结构从而可以减小其中的应力，并且利用了多层的叠层结构，这样使得每一层相同材质的膜层厚度减小，从而应力大大降低，提高了器件的性能。

权利要求

1.一种压力传感器的制造方法，其特征在于，包括步骤: 提供半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路； 在所述半导体基板上底部电极板的对应位置形成牺牲层； 在所述牺牲层及所述半导体基板上形成压力感应层； 去除所述牺牲层，所述压力感应层和半导体基底围成一个空腔； 在所述压力感应层上形成压力传导层，其位于空腔的上方； 其中，所述压力感应层的形成步骤包括: 在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构。

2.如权利要求1所述的压力传感器的制造方法，其特征在于， 所述在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构的步骤包括: 在所述牺牲层上形成N层的锗硅-非晶硅复合层，所述锗硅-非晶硅复合层由一层锗娃层和位于其上的一层非晶娃层构成，I ^ N ^ 10 ； 在所述锗硅-非晶硅复合层上再形成一层顶层锗硅层。

3.如权利要求2所述的压力传感器的制造方法，其特征在于，形成N层的锗硅-非晶硅复合层的步骤之前还包括在所述牺牲层上形成底层非晶硅层，其厚度为50-300埃。

4.如权利要求1所述的压力传感器的制造方法，其特征在于，所述锗硅-非晶硅-锗硅的叠层结构中锗硅材料为Si1 xGex，通常X的值在0.5到0.8之间。

5.如权利要求4所述的压力传感器的制造方法，其特征在于，所述锗硅-非晶硅-锗硅的叠层结构中锗娃层的厚度为:0.5 μπι-3 μπι，非晶娃层的厚度为10埃_100埃。

6.一种压力传感器，其特征在于，包括: 半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路； 在所述底部电极板上具有压力感应层和半导体基板围成的空腔，所述底部电极板和所述压力感应层形成电容； 其中，所述压力感应层包括:锗硅-非晶硅-锗硅的叠层结构。

7.如权利要求6所述的压力传感器，其特征在于，所述锗硅-非晶硅-锗硅的叠层结构包括: N层的锗硅-非晶硅复合层，所述锗硅-非晶硅复合层由一层锗硅层和位于其上的一层非晶硅层构成，I < 10 ； 位于所述锗硅-非晶硅复合层上的顶层锗硅层。

8.如权利要求6所述的压力传感器，其特征在于，所述压力感应层还包括:位于所述锗硅-非晶硅-锗硅的叠层结构下层的底层非晶硅层，其厚度为50埃-300埃。

9.如权利要求6所述的压力传感器的制造方法，其特征在于，所述锗硅-非晶硅-锗硅的叠层结构中锗娃层的厚度为:0.5 μπι-3 μ m，非晶娃层的厚度为10埃-100埃。

10.如权利要求6所述的压力传感器的制造方法，其特征在于，所述锗硅-非晶硅复合层中锗硅材料为Si1 xGex，通常X的值在0.5到0.8之间。

说明书

压力传感器及其制造方法

技术领域

[0001] 本发明涉及半导体制造领域，特别涉及一种压力传感器及其制造方法。

背景技术

[0002]微机电系统(Microelectro Mechanical SystemsJI^lMEMS)是在微电子技术基础上发展起来的多学科交叉的前沿研究领域，是一种采用半导体工艺制造微型机电器件的技术。与传统机电器件相比，MEMS器件在耐高温、小体积、低功耗方面具有十分明显的优势。经过几十年的发展，已成为世界瞩目的重大科技领域之一，它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。

[0003] 压力传感器是一种将压力信号转换为电信号的换能器。根据工作原理的不同分为压阻式压力传感器和电容式压力传感器。电容式压力传感器的原理为通过压力改变顶部电极和底部电极之间的电容，以此来测量压力。

[0004] 现有的压力传感器结构如图1所示:包括:半导体基底10，在半导体基底10上具有底部电极20，和互连层30，在半导体基底上具有压力感应层40，压力感应层40为导电材料，其与互连层30导电互连，压力感应层40还与半导体基底10围成一个空腔50，使得底部电极20和位于底部电极20上方的压力感应层40构成一对电容，当压力作用在压力感应层40上，则压力感应层40向底部电极20靠近，从而压力感应层40和底部电极20构成的电容的电容值发生变化，通过测量电容值的变化可以测得压力。

[0005] 在现有技术中在形成压力感应层时，往往应力过大，例如在200MPa左右，使得形成的空腔发生形变，电容的两个极板不平行，甚至晶圆发成形变翘曲，如图5d所示，从而严重影响形成的压力传感器的性能和成品率。

发明内容

[0006] 本发明解决的技术问题提供一种压力传感器及其制造方法，大大提高压力传感器的成品率和性能。

[0007] 为了解决上述技术问题，本发明提供一种压力传感器，包括步骤:

[0008] 提供半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路；

[0009] 在所述半导体基板上底部电极板的对应位置形成牺牲层；

[0010] 在所述牺牲层及所述半导体基板上形成压力感应层；

[0011] 去除所述牺牲层，所述压力感应层和半导体基底围成一个空腔；

[0012] 在所述压力感应层上形成压力传导层，其位于空腔的上方；

[0013] 其中，所述压力感应层的形成步骤包括:

[0014] 在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构。

[0015] 优选的，所述在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构的步骤包括:

[0016] 在所述牺牲层上形成N层的锗硅-非晶硅复合层，所述锗硅-非晶硅复合层由一层锗娃层和位于其上的一层非晶娃层构成，I ^ N ^ 10 ；

[0017] 在所述锗硅-非晶硅复合层上再形成一层顶层锗硅层。

[0018] 优选的，形成N层的锗硅-非晶硅复合层的步骤之前还包括在所述牺牲层上形成底层非晶硅层，其厚度为50-300埃。

[0019] 优选的，所述锗硅-非晶硅复合层中锗硅材料为Si1 xGex,通常X的值在0.5到0.8之间。

[0020] 优选的，所述锗硅-非晶硅复合层中锗硅层的厚度为:0.5 μ m-3 μ m,非晶硅层的厚度为10埃-100埃，所述顶层锗硅层的厚度为0.5 μ m-3 μ m。

[0021] 相应的还提供了一种压力传感器，包括:

[0022] 半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路；

[0023] 在所述底部电极板上具有压力感应层和半导体基板围成的空腔，所述底部电极板和所述压力感应层形成电容；

[0024] 其中，所述压力感应层包括:锗硅-非晶硅-锗硅的叠层结构。

[0025] 优选的，所述锗硅-非晶硅-锗硅的叠层结构包括:

[0026] N层的锗硅-非晶硅复合层，所述锗硅-非晶硅复合层由一层锗硅层和位于其上的一层非晶硅层构成，I < 10 ；

[0027] 位于所述锗硅-非晶硅复合层上的顶层锗硅层。

[0028] 优选的，所述锗硅-非晶硅复合层中锗硅层的厚度为:0.5 μ m-3 μ m,非晶硅层的厚度为10埃-100埃，所述顶层锗硅层的厚度为0.5 μ m-3 μ m。

[0029] 优选的，所述锗硅-非晶硅复合层中锗硅材料为Si1 xGex,通常X的值在0.5到0.8之间。

[0030] 与现有技术相比，本发明主要具有以下优点:

[0031] 本发明的压力传感器相比于现有技术:压力感应层利用了复合叠层结构从而可以减小其中的应力，并且利用了多层的叠层结构，这样使得膜层厚度减小，从而应力大大降低，提高了器件的性能。

[0032] 进一步的，通常压力感应层的底层包括一层非晶硅层，本发明在锗硅材料的压力感应层中插入非晶硅层，使得工艺兼容性好，也没有额外的增加新的工艺制程。

附图说明

[0033] 通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

[0034] 图1是现有的一种压力传感器的结构示意图；

[0035] 图2是本发明的压力传感器制造方法的流程图；

[0036] 图3-图7是本发明一实施例的压力传感器的制造方法示意图；

[0037] 图5a-图5c是图5中压力传感器的压力感应层部分区域在不同实施例中的放大图；

[0038] 图5d是现有的一种压力传感器引起翘曲的示意图。

具体实施方式

[0039] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。为了便于理解本发明以一具体的电容式压力传感器为例进行详细的说明，但本发明并不一定局限于实施例中的结构，任何本领域技术人员可以根据现有技术进行替换的部分，都属于本发明公开和要求保护的范围。

[0040] 如图2所示，本发明的传感器的制造方法包括下面步骤:

[0041] SlO:提供半导体基板，其中内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路；

[0042] S20:在所述半导体基板上底部电极板的对应位置形成牺牲层；

[0043] S30:在所述牺牲层及所述半导体基板上形成压力感应层；

[0044] S40:去除所述牺牲层，所述压力感应层和半导体基底围成一个空腔；

[0045] S50:在所述压力感应层上形成压力传导层，其位于空腔的上方；

[0046] 其中，所述压力感应层的形成步骤包括:在牺牲层上形成锗硅-非晶硅-锗硅的叠层结构。

[0047] 在本发明的一具体实施例中，参考图3，结合步骤S10，首先提供半导体基板110，其可以包括单晶的硅基底、锗硅基底，锗基底，并且在基底上外延生长有多晶硅、锗或者锗硅材料，也可以外延生长有氧化硅等材料。在半导体基板110内形成有嵌在其内层的叠排列的CMOS电路112、互连电路114以及底部电极板116，CM0S电路112位于最底层，互连电路114位于CMOS电路112上层，在互连电路114上层为底部电极板116，底部电极板116即为压力传感器的下极板，底部电极板116也可以位于所述半导体基板110的表面。

[0048] 接着，参考图4，结合步骤S20，在所述半导体基板110上底部电极板116的对应位置形成牺牲层130，牺牲层130的材料可以为非晶碳，但不限于非晶碳，也可以为本领域人员熟知的其它材料，例如二氧化硅、非晶硅、非晶锗、光阻材料、PI等。在本实施例中形成牺牲层13的方法为:低压等离子体化学气相沉积(LPCVD)工艺沉积非晶碳。所述等LPCVD的参数为:温度范围为250°C -500°C，气压范围为lmtorr-20mtorr，RF功率范围为800W-2000W，反应气体包括:C3H6和HE，反应气体流量为1000sccm-5000sccm，其中C3H6-HE的体积比例范围为2:1-10:1。非晶碳覆盖半导体基底110上表面，之后利用光刻、刻蚀工艺去除部分非晶碳，剩余底部电极板116上的非晶碳，即为牺牲层130。除此之外，也可以采用增强等离子体化学气相沉积(PECVD)，但是优选的采用LPCVD可以和后面的制程兼容，简化工艺。

[0049] 接着，结合图5，执行步骤S30，在牺牲层130和半导体基底110上形成压力感应层140，并且压力感应层140覆盖互连电路114，通过互连电路114和其他电路互连。具体的，压力感应层的材料为锗硅-非晶硅-锗硅的叠层结构。图5a为图5中压力传感器的压力感应层部分区域在一实施例中的放大图，参考图5和5a，先在牺牲层130和半导体基底110上利用气相沉积的方法形成一层锗硅层140a，锗硅层140a的形成方法为:等离子体增强化学气相沉积(PECVD)或者低压化学气相沉积(LPCVD)工艺，在本实施例中采用LPCVD，其参数为:温度范围为400°C _430°C，气压范围为150mtorr-200mtorr。形成的锗硅层的材料为Si1 xGex, X的值在0.5到0.8之间，Si1 xGe:^厚度在O到3 μ m之间，例如在本实施例中，SiGe厚度为I μπι。除此之外，也可以采用增强等离子体化学气相沉积(PECVD)，但是优选的采用LPCVD可以和后面的制程兼容，简化工艺。

[0050] 然后，在锗娃层140a上继续形成一层非晶娃层140b，非晶娃层140b的形成方法可以为LPCVD或者PECVD，由于采用LPCVD可以和后面的制程兼容，简化工艺，因此在本实施例中优选的采用:LPCVD，参数为:反应气体为^丨比和^显范围为仙。！: _430°C，气压范围为150mtorr-300mtorr,形成的非晶娃层的厚度为:10埃-100埃，例如50埃，该非晶娃层的电阻很大，因此如果过厚会影响压力感应层的电学特性，因此其越薄压力感应层的电学特性效果越好。除此之外，也可以采用增强等离子体化学气相沉积(PECVD)，参数为:反应气体为SiHjP H2，温度范围为250°C -280°C，气压范围为1500mtorr-2300mtorr，形成的非晶硅层的厚度为:10埃-100 ±矣，例如50埃，采用PECVD可以通过调整反应气体比例调整应力的方向，例如H2 = SiH4S 4.6或者9.3时，使得非晶硅层的应力方向和锗硅层相反。

[0051] 然后，在非晶硅层140b上再形成一层顶层锗硅层140c，其形成的方法和参数可以参考前述形成锗硅层140a的步骤，不再赘述，本层锗硅层的材料为Si1 xGexX的值在0.5到0.8之间，Si1 xGe:^厚度在O到3 μπι之间，例如在本实施例中顶层锗硅层为SiGe，厚度为Iymo其中压力感应层的总厚度通常不超过3 μπι，其中锗硅层的厚度越薄则应力降低的效果越好，但是夹在其中的非晶硅层如果过厚又会影响压力感应层的电学特性，因此夹在其中的非晶硅层越薄压力感应层的电学特性效果越好，因此综合考虑锗硅-非晶硅-锗硅的叠层结构中锗硅层的厚度差别越小，则带来的技术效果越好。

[0052] 在现有技术中，通常仅形成一层锗硅层作为压力感应层，但是这样会存在缺陷使得制作该产品的晶圆在完成非晶硅层或者锗硅层的淀积之后在应力的作用下发生翘曲，如图5d所示，应力在200MPa左右，这样使得制作的压力传感器性能和灵敏度变差。本发明的该实施例中，利用了多层复合的结构，在两层锗硅层的中间加一层非晶硅层作为隔断层的三明治结构，首先淀积一层需求厚度的SiGe薄膜；然后再淀积一个适当厚度的非晶硅层作为整个薄膜的隔断层，使后面再淀积的SiGe薄膜不再沿着之前锗硅层的晶体纹理生长；之后再淀积需求SiGe薄膜，之后可以再生长非晶硅隔断层，再淀积SiGe薄膜，直到最终的厚度达到我们的需求。这样大大减小了锗硅层应力，使得应力在20MPa左右，减小了造成的翘曲，并且非晶硅层利用PECVD的方式可以调整其应力的方向和锗硅层的应力相反，这样又进一步的降低了翘曲，大大提高了产品的质量。

[0053] 参考图5b，在本发明的另一个实施例中，压力感应层140为锗硅层140a-非晶硅140b-锗娃层140c-非晶娃层140d-锗娃层140e的复合层结构。其中，锗娃层的形成方法可以参考前述步骤，非晶硅层的形成方法也可参考前述步骤，不再赘述，其中，锗硅层-非晶硅-锗硅层-非晶硅层-锗硅层的厚度可以依次为:0.7 μ m-50埃-0.7 μ m-50埃-0.7 μ m。

[0054] 继续参考图5c，在本发明的另一个实施例中，形成N层的锗硅-非晶硅复合层的步骤之前还包括在所述牺牲层130和半导体基底110上形成底层非晶硅层。该层可以利用LPCVD和PECVD，优选的利用LPCVD，由于都采用LPCVD，因此不用置换腔室，这样可以和其他工艺兼容，其淀积速率要低，一般温度在400°C _430°C，压力在200mtorr〜300mtorr，气体可以使用SiH4或者Si2H6，单个MFC的流量可以调整到50sccm〜10sccm之间，最终保证非晶硅的厚度在50-300埃，例如200埃左右。由于在牺牲层上直接形成的锗硅层比较困难，并且不稳定，容易滑动，因此在形成锗硅层之前现在牺牲层例如非定型碳层上形成一层非晶硅层作为籽晶依附层，用来调整后面SiGe薄膜的晶体生长方向和薄膜的均匀性，这样后续的锗硅层就可以沿着非晶硅晶格的方向向上生长，解决了稳定性差的问题。并且也可以通过PECVD的方式淀积，这样可以使非晶硅层和锗硅层的应力方向相反，因此进一步减小了锗硅层带来的应力。

[0055] 在本发明的另一个实施例中，可以形成N层的锗硅-非晶硅复合层，I SNS 10，N为整数，在所述锗硅-非晶硅复合层上再形成一层顶层锗硅层。形成的锗硅-非晶硅复合层越多则对于应力的降低越多，但是所需的工艺越复杂，成本越高，并且压力感应层的电学特性可能变差，但鉴于可以带来降低应力的效果，因此所述的N层锗硅-非晶硅复合层以及叠层的顺序变化都在本申请所要求保护的范围内。

[0056] 上述所公开的锗硅层和非晶硅层的厚度为本发明的发明人在研究后得到，由于压力感应层所需的总厚度确定，如果其中一层锗硅层太薄，必然使得其他锗硅层太厚，这样应力仍然会很大引起翘曲，如果所有锗硅层都减薄，非晶硅层增厚，则电学特性变差，因此上述方案为经过反复的实验研究后获得，不仅解决了晶圆翘曲的问题，还使压力传感器感应层的电阻值保持在50ohm/ □以下，使得产品的质量得到提高，并且形成非晶硅层和形成锗硅层的工艺制程兼容，也不增加工艺步骤的复杂度。

[0057] 接着，执行步骤S40，参考图6，去除牺牲层130，具体的可以刻蚀压力感应层140，形成微小开口，这些开口暴露牺牲层。该步骤在本申请人的申请号:201010193493.7的专利里进行过公开，因此不再赘述。然后利用开口去除牺牲层，在本实施例中，去除材料为氧气，采用加热温度为350°C _450°C，在此温度下，致密活性炭并不会发生剧烈燃烧，而可以被氧化成二氧化碳气体，并通过通孔排出，牺牲层130能够彻底地去除，而器件的其余部分并不会受到影响。

[0058] 接着，执行步骤S50，参考图7，在压力感应层140上形成压力传导层160。在本实施例中，具体的可以利用化学汽相淀积的方法在压力感应层140上形成一层氮化硅层，厚度为:2 μ m-4 μ m，例如4 μ m。具体的形成氮化硅层的方法为本领域技术人员所熟知，因此不再赘述。此外该压力传导层还可以为其他材料，例如氧化硅。然后对氮化硅层进行刻蚀，使得空腔上方保留有氮化硅层，并且和其他位置的氮化硅层隔离，即为压力传导层160。

[0059] 当压力作用在压力传导层160上，则下层的压力感应层140会发生形变，从而向底部电极板116靠近，压力感应层140和底部电极板116形成的电容的电容值发生变化，从而可以通过对电容值的变化可以测得压力。

[0060] 本发明利用了多层叠加的压力感应层技术，从而大大降低了形成压力感应层时应力引起的晶圆翘曲，从而优化了压力传感器的结构，使得形成的压力传感器精确性提高，并且利用非晶硅层作为锗硅层的隔层结构，反应基台，腔室不用变化，工艺兼容性好。

[0061] 相应的，本发明还提供了一种如图7和图5、图5a所不的压力传感器，包括:

[0062] 半导体基板内嵌有层叠排列的CMOS电路、互连电路以及底部电极板，半导体基板暴露所述底部电极板外围的互连电路；

[0063] 在所述底部电极板上具有压力感应层和半导体基板围成的空腔，所述底部电极板和所述压力感应层形成电容；其中，所述压力感应层包括:锗硅-非晶硅和锗硅的叠层结构。

[0064] 优选的，所述锗硅-非晶硅-锗硅的叠层结构包括:N层的锗硅-非晶硅复合层，所述锗硅-非晶硅复合层由一层锗硅层和位于其上的一层非晶硅层构成，I

[0065] 优选的，所述压力感应层还包括:位于所述锗硅-非晶硅-锗硅的叠层结构下层的底层非晶硅层。

[0066] 优选的，所述锗娃-非晶娃复合层中锗娃层的厚度为:0.5 μ m-3 μπι,非晶娃层的厚度为10埃-100埃，所述顶层锗硅层的厚度为0.5 μ m-3 μ m。

[0067] 优选的，所述锗硅-非晶硅复合层中锗硅材料为Si1 xGex,通常X的值在0.5到0.8之间。

[0068] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。