发光二极管控制器及控制发光通量的方法

摘要

本发明提供一种用于光学传感器的控制器，该控制器使用三角积分信号密度调制来减少电磁干扰。

权利要求

1.一种发光二极管控制器，其包括：

可控制的电流源，其耦合到发光二极管；以及

调制器，其耦合到所述可控制的电流源并包括含有数据的机器可读媒体，所述数据在由机器读取时，致使所述机器执行包括产生三角积分调制控制信号的操作，其中所述调制器经配置以向所述可控制的电流源提供三角积分调制控制信号，所述三角积分调制控制信号具有选定的三角积分信号密度，以控制所述发光二极管的平均发光通量，并且其中所述三角积分调制控制信号的基频对应于SD乘以fclock与(1-SD)乘以fclock中较小的结果，其中SD是0和1之间的值，其表示所述选定的三角积分信号密度，而fclock表示所述调制器中的时钟信号的频率。

2.根据权利要求1所述的发光二极管控制器，其中所述调制器包括：n位加法器，其包括第一输入、第二输入、第一输出和第二输出，其中所述第二输出包括所述三角积分调制控制信号；

n位累加器，其包括：

输入，其耦合到所述n位加法器的所述第一输出，以接收所述n位加法器的第一输出值；以及输出，其耦合到所述n位加法器的所述第一输入，以向所述n位加法器提供第一输入值；以及n位信号密度寄存器，其耦合到所述n位加法器的所述第二输入，以提供信号密度值，其中n

所述n位加法器的所述第一输出值包括所述第一输入值与第二输入值的和除以2所得的余数，且其中n

所述n位加法器的第二输出值包括所述第一输入值与所述第二输入值的所述和除以2所得的整数值。

3.根据权利要求2所述的发光二极管控制器，其中所述信号密度寄存器包括可编程寄存器。

4.根据权利要求2所述的发光二极管控制器，其中所述可控制的电流源经配置以在所述n位加法器的所述第二输出为第一值时提供第一电流电平，且在所述n位加法器的所述第二输出为第二值时提供第二电流电平。

5.根据权利要求4所述的发光二极管控制器，其中所述第一电流电平包括非零电流电平，且所述第二电流电平约为零。

6.根据权利要求5所述的发光二极管控制器，其中所述第二电流电平包括非零电流电平，且所述第一电流电平约为零。

7.根据权利要求1所述的发光二极管控制器，其中所述发光二极管包括阳极和阴极，其中所述可控制的电流源的第一端子耦合到所述阳极，且其中所述可控制的电流源经配置以将电流供应到所述发光二极管。

8.根据权利要求7所述的发光二极管控制器，其中所述发光二极管的所述阴极耦合到第一电压，其中所述可控制的电流源的第二端子耦合到第二电压，且其中所述第二电压相对于所述第一电压为正。

9.根据权利要求1所述的发光二极管控制器，其中所述发光二极管包括阳极和阴极，其中所述可控制的电流源的第一端子耦合到所述阴极，且其中所述可控制的电流源经配置以从所述发光二极管吸收电流。

10.根据权利要求9所述的发光二极管控制器，其中所述发光二极管的所述阳极耦合到第一电压，其中所述可控制的电流源的第二端子耦合到第二电压，且其中所述第一电压相对于所述第二电压为正。

11.一种控制发光通量的方法，其包括：

产生三角积分调制控制信号，所述三角积分调制控制信号具有对应于SD乘以fclock与(1-SD)乘以fclock中较小的结果的基频，其中SD是0和1之间的值，其表示所述三角积分调制控制信号的信号密度，而fclock表示用于产生所述三角积分调制控制信号的时钟信号的时钟频率；

对于提供给发光二极管的可控制电流，用所述三角积分调制控制信号来调制所述可控制电流，以控制所述发光二极管的发光通量输出，其中产生所述三角积分调制控制信号包括：提供n位调制值A和n位累加器值B；

n

用[(A+B)/2]的模数值代替所述n位累加器值B；以及n

提供具有等于[(A+B)/2]的整数值的输出信号。

12.根据权利要求11所述的方法，还包括：

当所述输出信号具有第一值时，向所述发光二极管提供第一电流电平；以及当所述输出信号具有第二值时，向所述发光二极管提供第二电流电平。

13.根据权利要求12所述的方法，其中所述第一电流电平包括非零电流电平，且所述第二电流电平约为零。

14.根据权利要求12所述的方法，其中所述第二电流电平包括非零电流电平，且所述第一电流电平约为零。

说明书

发光二极管控制器及控制发光通量的方法

[0001] 本申请是申请日为2008年6月27日，申请号为200880022687.1，发明名称为“用于光学传感器控制的三角积分信号密度调制”的申请的分案申请。

技术领域

[0002] 本发明涉及光学传感器控制领域，更具体地，涉及将三角积分信号密度调制用于发光二极管的强度控制。

背景技术

[0003] 发光二极管(LED)技术已进展到可将LED用作对常规白炽和/或荧光光源的能量高效代替物的程度。已使用LED的一种应用是在使用白色和/或彩色(例如，红、绿和蓝)LED的环境照明系统中。类似于白炽和荧光光源，LED的输出的平均强度由装置的平均电流所控制。然而，不同于白炽和荧光光源，LED可几乎瞬时地被接通和断开。因此，LED的输出强度可受切换电路控制，所述切换电路使装置电流在两个电流状态之间切换，以实现对应于所要强度的所要平均电流。此方法还可用于控制环境照明系统中的红、绿和蓝(RGB)LED源(或任一其它组原色)的相对强度，所述环境照明系统以不同比率混合原色以实现所要色彩。

[0004] Meuller等人的第6,016,038号和第6,150,774号美国专利中描述一种用于LED切换的方法。这些专利描述用具有均一频率但独立的工作周期的方波来控制不同LED，其中所述方波频率是均一的，且不同工作周期表示方波脉冲的宽度的变化。Meuller的专利将此描述为脉冲宽度调制(PWM)。

[0005] 图1说明驱动电流源将电流供应到LED的常规PWM控制器。所述PWM控制器包括n位线性计数器、n位工作周期寄存器以及将所述计数器的输出与工作周期寄存器进行比n较的比较器。n位计数器由时钟信号fclock计时，时钟信号fclock致使计数器从0到2 -1线n
性计数，在到达2-1后翻转到0。工作周期寄存器中的值确定PWM控制器的工作周期，其中n
值“0”表示0％工作周期，且值“2-l”表示100％工作周期。当计数器的输出小于工作周期寄存器中的值时，比较器的输出为高。当计数器的输出大于或等于工作周期寄存器中的值时，比较器的输出为低。

[0006] 图2A说明针对n＝4且工作周期寄存器中的值为7(二进制0111)的情况，n位计数器的输出与工作周期寄存器中的值之间的关系。在一个周期内，线性计数器从0计数到15(二进制1111)。当计数器从0计数到6时，比较器的输出为高(图2B中展示为值“1”)。
当线性计数器的计数达到寄存器值(7)时，PWM输出变低(图2B中展示为值“0”)，且保持为低，直到线性计数器在所述周期结束时翻转到零为止。因此，PWM控制器产生具有从高到低的单次转变的时序波形，且因此在每一周期期间产生单个脉冲。

[0007] 如图2C中所说明，对于n＝8且fclock＝l MHz，此输出的频谱内容包括固定的基n ＝频fOUT＝fclock/2＝4KHz，以及处于3fOUT＝12KHz、5fOUT 20KHz等的奇次谐波，其可对附近的敏感性装置、组件、电路和系统造成电磁干扰(EMI)。当将多个光源(用脉冲宽度调制来控制其强度)用于色彩混合时，EMI将倍增，因为所有光源均将在同一均一频率下调制，与工作周期无关。

发明内容

[0008] 本揭示涉及一种设备，其包括：可控制的电流源，其耦合到发光二极管；以及调制器，其耦合到所述可控制的电流源，其中所述调制器经配置以向所述可控制的电流源提供三角积分调制控制信号，所述三角积分调制控制信号具有选定的三角积分信号密度，以控制所述发光二极管的平均发光通量。

[0009] 所述调制器可包括：

[0010] n位加法器，其可包括第一输入、第二输入、第一输出和第二输出，其中所述第二输出可包括所述三角积分调制控制信号；

[0011] n位累加器，其可包括：

[0012] 输入，其可耦合到所述n位加法器的所述第一输出，以接收所述n位加法器的第一输出值；以及

[0013] 输出，其可耦合到所述n位加法器的所述第一输入，以向所述n位加法器提供第一输入值；以及

[0014] n位信号密度寄存器，其可耦合到所述n位加法器的所述第二输入，以提供信号密度值，其中

[0015] 所述n位加法器的所述第一输出值包括所述第一输入值与所述第二输入值的和除以2n所得的余数，且其中

[0016] 所述n位加法器的所述第二输出值包括所述第一输入值与所述第二输入值的所述和除以2n所得的整数值。

[0017] 所述调制器可包括含有数据的机器可读媒体，所述数据在由机器读取时，致使所述机器执行包括产生三角积分信号密度调制波形的操作。

[0018] 所述信号密度寄存器可包括可编程寄存器。

[0019] 所述可控制的电流源经配置以在所述n位加法器的所述第二输出为第一值时可提供第一电流电平，且在所述n位加法器的所述第二输出为第二值时可提供第二电流电平。

[0020] 所述第一电流电平可包括非零电流电平，且所述第二电流电平可约为零。

[0021] 所述第二电流电平可包括非零电流电平，且所述第一电流电平可约为零。

[0022] 所述发光二极管可包括阳极和阴极，所述可控制的电流源的第一端子可耦合到所述阳极，且所述可控制的电流源经配置以将电流供应到所述发光二极管。

[0023] 所述发光二极管的所述阴极可耦合到第一电压，所述可控制的电流源的第二端子可耦合到第二电压，且所述第二电压相对于所述第一电压为正。

[0024] 所述发光二极管可包括阳极和阴极，所述可控制的电流源的第一端子可耦合到所述阴极，且所述可控制的电流源经配置以从所述发光二极管吸收电流。

[0025] 所述发光二极管的所述阳极可耦合到第一电压，其中电流供应的第二端子可耦合到第二电压，且所述第一电压相对于所述第二电压为正。本揭示进一步涉及一种方法，其包括：为发光二极管提供可控制电流；以及用三角积分信号密度控制信号来控制所述电流，以控制所述发光二极管的发光通量输出。

[0026] 用三角积分信号密度控制信号来控制所述电流可包括：

[0027] 产生所述三角积分信号密度控制信号；以及

[0028] 用所述三角积分信号密度控制信号来调制所述可控制电流。

[0029] 产生所述三角积分信号密度控制信号可包括：

[0030] 提供n位信号密度值A和n位累加器值B；

[0031] 用[(A+B)/2n]的模数值代替所述n位累加器值B；以及

[0032] 提供具有等于[(A+B)/2n]的整数值的输出信号。

[0033] 所述方法进一步可包括：

[0034] 当所述输出信号具有第一值时，向所述发光二极管提供第一电流电平；以及[0035] 当所述输出信号具有第二值时，向所述发光二极管提供第二电流电平。

[0036] 所述第一电流电平可包括非零电流电平，且所述第二电流电平可约为零。

[0037] 所述第二电流电平可包括非零电流电平，且所述第一电流电平可约为零。

[0038] 本揭示也涉及一种设备，其包括：用于产生具有选定信号密度的控制信号的构件，其中所述控制信号的频率与所述选定信号密度成比例；以及用于用所述控制信号来控制光学传感器的强度的构件。

[0039] 所述用于控制所述光学传感器的强度的构件可包括用于用所述控制信号来调制可控制电流的构件。

[0040] 本揭示也涉及一种系统，其包括：多个可控制的电流源，其耦合到多个光学传感器；以及多个控制器，其耦合到所述多个可控制的电流源，其中所述多个控制器中的每一控制器经配置以向所述可控制的电流源中的一者提供三角积分控制信号，所述三角积分控制信号具有选定信号密度，以控制所述多个光学传感器中的一者的光强度输出。

附图说明

[0041] 在说明书附图中，以示例的方式而非以限制的方式来说明本发明，其中：

[0042] 图1说明常规PWM LED控制电路；

[0043] 图2A和图2B说明常规PWM波形的产生；

[0044] 图2C说明常规PWM波形的频谱；

[0045] 图3说明用于光学传感器的调光控制的三角积分信号密度(DSSD)调制器的一个实施例；

[0046] 图4A是说明DSSD调制器的示范性实施例的数据值的表；

[0047] 图4B说明对应于图4A的数据值的一个实施例中的波形；

[0048] 图4C是说明一个实施例中的三角积分调制(DSM)值的范围的表；

[0049] 图4D说明对应于图4C的选定数据值的一个实施例中的波形；

[0050] 图5A说明一个实施例中对应于两个不同三角积分信号密度的两个波形；

[0051] 图5B说明常规PWM调制中对应于两个不同工作周期的两个波形；

[0052] 图5C说明三角积分信号密度调制的一个实施例的频谱特性(spectral signature)；以及

[0053] 图6说明一个实施例中的用于光学传感器的三角积分信号密度调制的电子系统。

具体实施方式

[0054] 本文描述用于使用三角积分信号密度(DSSD)调制(本文也称之为三角积分调制或DSM)来控制光学传感器的方法和设备。以下描述的内容陈述大量具体细节，例如具体系统、组件、方法等等的示例，以便提供对本发明的若干实施例的较佳理解。然而，所属领域的技术人员将明白，可在无这些具体细节的情况下实践本发明的至少一些实施例。在其它情况下，并不详细描述或以简单框图格式来呈现众所周知的组件或方法，以便避免不必要地模糊本发明。因此，所陈述的具体细节仅仅是示范性的。特定实施方案可不同于这些示范性细节，且仍被预期为在本发明的精神和范围内。

[0055] 在一个实施例中，一种用于控制光学传感器的方法包括：向发光二极管提供可控制的电流；以及用三角积分信号密度调制波形来控制电流以选择从发光二极管输出的光强度。在一个实施例中，一种用于控制光学传感器的设备包括：可控制的电流源，其耦合到发光二极管；以及控制器，其耦合到可控制的电流源，其中所述控制器经配置以向可控制的电流源提供三角积分信号密度控制信号，且其中所述三角积分信号密度控制信号具有选定的信号密度，以控制发光二极管的光通量。

[0056] 图3是说明一个实施例中的LED的三角积分信号密度调制的框图100。图3包括三角积分信号密度(DSSD)调制器101，其耦合到可控制的电流供应器102，所述可控制的电流供应器102驱动LED 103。DSSD调制器101包括n位累加器105，其耦合到n位加法器104的第一输入(输入A)。DSSD调制器101还包括n位信号密度寄存器106，其耦合到n位加法器104的第二输入(输入B)。n位加法器104还具有积分(Σ)输出和三角(Δ)输出。

[0057] 23用具有在0与2n-l之间的值(其对应于如下文所述的在0与(2n-l)/2n之间的信号密度)的输入线108上的n位二进制值来对信号密度寄存器106(其可为如此项技术中已知的任何类型的寄存器或锁存器)进行编程。加法器104由线107上的时钟信号fclock计时。每一次加法器104被计时，来自累加器105的输入A处的n位值与来自信号密度寄n存器106的输入B处的n位值便相加。如果输入A和B处的n位值的总和小于2，那么加法器104的三角输出为低(即，逻辑“0”)，且所述总和在加法器104的积分输出处表达，n
并存储在累加器105中。如果输入A和B处的n位值的总和等于或大于2，那么加法器溢流，且加法器104的三角输出为高(即，逻辑“1”)。余数在加法器104的积分输出处表达，并存储在累加器105中。存储在累加器105中的值在随后的时钟周期被用作加法器104的n
输入A的下一值。在数学上，加法器104的运算可表达为Σ＝modulo[(A+B)/2]和Δ＝n
integer[(A+B)/2]。

[0058] 图4A是说明n＝4、信号密度寄存器值为7(二进制0111)且初始累加器值为零的三角积分信号密度调制器的示范性配置的操作的表200。如图4中所说明的，加法器104的输出在具有以下序列的16个周期内是周期性的：

[0059] 7 14 5Δ 12 3Δ 10 1Δ 8 15 6Δ 13 4Δ 11 2Δ 9 0Δ

[0060] 其中数字值是积分输出的十进制值且“Δ”指示加法器104的三角输出为“1”。图4B是表示在图4A中所说明的实例的16个时钟周期内加法器104的三角输出的值的波形
300。波形300是在16个时钟周期中的7个时钟周期内具有高值以提供7/16＝0.4375的信号密度的脉冲序列。一般来说，对于任何数目的位n且给定信号密度寄存器值为0DSSD调制器101的输出的信号密度(SD)将由SD＝m/2给出。

[0061] 图4C是列出上文所述的示范性4位DSSD调制器的所有值m在0与15之间的三角输出序列的表400。图4D是说明对应于示范性4位DSSD调制器的在0与15之间的值m中的每一者的DSSD调制器输出。可看到，DSM波形的频率随着信号密度改变而改变。对于m＝0的退化情况，频率为零。在m的其它值下，频率为：

[0062] fOUT＝min[SD，(1-SD)]×fclock

[0063] 其中min[a,b]为运算符，其从自变量a和b选择最低值。对于n位DSDS调制器，n n最小非零信号密度为l/2，使得最小非零输出频率为fOUTmin＝fclock/2。此结果可与常规PWMn
调制器进行比较，常规PWM调制器如上文所述具有固定频率fOUT-fclock/2。因此，对于n和fclock的给定值，DSSD调制器将具有大于或等于常规PWM调制器的频率的频率输出。DSSD调n n-l
制器还将在从1到2-l的可能信号密度范围内，在2 个不同频率下操作，因为每一对信号密度[SD,(1-SD)]将在一不同频率下产生一DSM信号。

[0064] 加法器104的三角输出可耦合到可控制的恒定电流源102，以选通电流经过LED103。在一个实施例中，恒定电流源102可在三角值为高时接通(例如，供应恒定电流I)，且在三角值为低时断开。因此，经过LED 103的平均电流将等于信号密度乘以I。LED的强度(照明通量)与平均电流成比例。因此，可通过改变信号密度寄存器106中的值来控制LED的强度(将了解，在其它实施例中，电流供应器102可在两个非零电流状态之间切换)。

[0065] 27图5A是说明一个实施例中经过LED 103的电流的示波器图示600，其中对于信号密度的两个不同值，fclock等于1MHz，且n＝8。上部波形601说明针对约50％的信号密度的LED电流，且下部波形602说明针对约14％的信号密度的LED电流。50％信号密度波形601的频率约为500KHz，且14％信号密度波形602的频率约为143KHz。这些波形可与图5B的用于现有技术PWM调制器的示波器图示700中的波形进行比较。上部波形701说明针对约为50％的信号密度的LED电流，且下部波形702说明针对约14％的信号密度的LED电流。然而，两个波形的频率仅为4KHz。

[0066] 图5C说明对应于图5A的50％信号密度波形的调制频谱800。可看到，频谱800中的最高电平谐波(1.5MHz处的第3个谐波)比500KHz处的基频低约10dB。可将此频谱内容与图2C的现有技术PWM频谱进行比较，在图2C的现有技术PWM频谱中，第3个谐波仅比基频低5dB。

[0067] 可以多种方式来实施DSSD调制器101。在一个实施例中，可将DSSD调制器101实施为具有存储器的处理装置，所述存储器用以保存供处理装置产生三角积分调制序列的数据和指令。

[0068] 在图3中，LED 103的阳极耦合到正电压供应VDD，且LED 103的阴极耦合到电流源102，其又耦合到接地，使得电流源102从LED 103吸收电流。在其它实施例中，电流源102和LED 103的相对位置可相反，使得LED 103的阴极耦合到接地，且电流源102耦合到正电压供应，使得电流源102将电流供应到LED 103。在其它实施例中，可用接地连接来代替正电压供应，且可用负电压供应来代替接地连接。

[0069] 图6说明可实施本发明的实施例的电子系统900的一个实施例的框图。电子系统900包括处理装置201，且可包括一个或一个以上LED阵列。在一个实施例中，电子系统900包括RGB LED阵列，RGB LED阵列包括红光LED 103R、绿光LED 103G和蓝光LED 103B，以及其对应的可控制的电流源102R、102G和102B。电子系统900还可包括主机处理器250和内嵌控制器260。处理装置210可包括模拟和/或数字通用输入/输出(“GPIO”)端口
207。GPIO端口207可为可编程的。GPIO端口207可耦合到可编程互连与逻辑(“PIL”)，其充当处理装置210的GPIO端口207与数字块阵列(未说明)之间的互连。所述数字块阵列可经配置以(在一个实施例中)使用可配置用户模块(“UM”)来实施多种数字逻辑电路(例如，DAC、UART、定时器等)。数字块阵列可耦合到系统总线(未说明)。处理装置
210还可包括存储器，例如随机存取存储器(RAM)205和程序存储器204。RAM 205可为静态RAM(SRAM)、动态RAM(DRAM)或任何其它类型的随机存取存储器。程序存储器204可为任何类型的非易失性存储装置，例如快闪存储器，其可用于存储固件(例如，可由处理核心202执行以实施本文所描述的操作的控制算法)。处理装置210还可包括耦合到存储器和处理核心202的存储器控制器单元(MCU)203。

[0070] 处理装置210还可包括模拟块阵列(未说明)。模拟块阵列还可耦合到系统总线。模拟块阵列还可经配置以(在一个实施例中)使用可配置UM来实施多种模拟电路(例如，ADC、模拟滤波器等)。模拟块阵列还可耦合到GPIO207。

[0071] 如图6中所说明，处理装置210可经配置以控制色彩混合。处理装置210可包括如上文所述的多个DSSD调制器101，其连接到可控制的电流源102R、102G和102B以控制LED 103R、103G和103B，LED 103R、103G和103B可分别为红光LED、绿光LED和蓝光LED。或者，LED 103R、103G和103B可为其它原色、间色和/或补色的组合。

[0072] 处理装置210可包括内部振荡器/时钟206以及通信块208。振荡器/时钟块206向处理装置210的组件中的一个或一个以上提供时钟信号。通信块208可用于经由主机接口(I/F)线251与外部组件(例如主机处理器250)通信。或者，处理装置210还可耦合到内嵌控制器260，以与外部组件(例如主机250)通信。可通过各种方法来实现到主机
250的介接。在一个示范性实施例中，可使用用以连接到内嵌控制器260(其又经由低引脚计数(LPC)接口将数据发送到主机250)的标准PS/2接口来完成与主机250的介接。在另一示范性实施例中，可使用经由主机接口线251直接耦合到主机250的通用串行总线(USB)接口来完成介接。或者，处理装置210可使用产业标准接口(例如USB、PS/2、集成电路间(I2C)总线或系统分组接口(SPI))来与外部组件(例如主机250)通信。主机250和/或内嵌控制器260可用来自容纳感测装置和处理装置的组合件的带或排线(flex cable)耦合到处理装置210。

[0073] 换句话说，处理装置210可操作以使用硬件、软件和/或固件来传送数据(例如，用以控制LED 103R、103G和103B的绝对和/或相对密度的命令或信号)，且可直接将所述数据传送到主机250的处理装置，例如主机处理器，或者可经由主机250的驱动器(例如OS驱动器或其它非OS驱动器)将所述数据传送到主机250。还应注意，主机250可经由主机接口251直接与处理装置210通信。

[0074] 处理装置210可驻存在共用载体衬底上，所述共用载体衬底例如是集成电路(IC)裸片衬底、多芯片模块衬底或类似物。或者，处理装置210的组件可为一个或一个以上单独的集成电路和/或离散组件。在一个示范性实施例中，处理装置210可为由加利福尼亚州圣何塞市的赛普拉斯半导体公司(Cypress Semiconductor Corporation)制造的芯片上可编TM程系统(PSoC )处理装置。或者，处理装置210可为所属领域的技术人员已知的一个或一个以上其它处理装置，例如微处理器或中央处理单元、控制器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或类似物。举例来说，在替代实施例中，处理装置可为具有多个处理器(包括核心单元和多个微引擎)的网络处理器。另外，处理装置可包括通用处理装置与专用处理装置的任何组合。

[0075] DSSD调制器101可集成到处理装置210的IC中，或者位于单独的IC中。或者，可产生并编译DSSD调制器101的描述以并入其它集成电路中。举例来说，可使用硬件描述性语言(例如VHDL或Verilog)来产生描述DSSD调制器101的行为级代码或其多个部分，并将其存储到机器可存取媒体(例如，CD-ROM、硬盘、软盘等)。此外，可将行为级代码编译成寄存器传送级(“RTL”)代码、网表或甚至电路布局，且存储到机器可存取媒体。行为级代码、RTL代码、网表和电路布局全都表示用以描述DSSD调制器101的各个等级的抽象概念。

[0076] 应注意，电子系统900的组件可包括上文所述的所有组件。或者，电子系统900可仅包括上文所述的组件中的一些组件。

[0077] 虽然已依据具有或不具有二进制数的操作而描述了本发明的实施例，但此描述内容只是为了便于论述。将了解，可使用其它类型的数值表示(例如十进制、八进制、十六进制、BCD或此项技术中已知的其它数值表示)来实施本发明的实施例。

[0078] 本文所描述的本发明的实施例包括各种操作。这些操作可由硬件组件、软件、固件或其组合来执行。提供于本文所描述的各种总线上的信号中的任一者可与其它信号时间多路复用，且在一个或一个以上共用总线上提供。另外，可将电路组件或块之间的互连展示为总线或展示为单一信号线。所述总线中的每一个可替代地为一个或一个以上单一信号线，且所述单一信号线中的每一者可替代地为总线。

[0079] 可将某些实施例实施为计算机程序产品，其可包括存储在机器可读媒体上的指令。这些指令可用于对通用或专用处理器进行编程以执行所描述的操作。机器可读媒体包括用于以可由机器(例如计算机)读取的形式(例如，软件、处理应用程序)存储或传输信息的任何机构。机器可读媒体可包括(但不限于)磁性存储媒体(例如，软磁盘)；光学存储媒体(例如CD-ROM)；磁光存储媒体；只读存储器(ROM)；随机存取存储器(RAM)；可擦除可编程存储器(例如，EPROM和EEPROM)；快闪存储器；电、光学、声学或其它形式的所传播信号(例如，载波、红外线信号、数字信号等)；或另一类型的适合存储电子指令的媒体。

[0080] 另外，一些实施例可在机器可读媒体存储在一个以上计算机系统上且/或由一个以上计算机系统执行的分布式计算环境中实践。另外，可在连接计算机系统的通信媒体上拉动或推动在计算机系统之间传送的信息。

[0081] 尽管以特定次序展示并描述本文的方法的操作，但每一方法的操作的次序可更改，使得某些操作可以相反次序执行，或使得某一操作可至少部分地与其它操作同时执行。在另一实施例中，不同操作的指令或子操作可以间歇和/或交替方式进行。

[0082] 在前面的说明书中，已参考本发明的具体示范性实施例而描述了本发明。然而，将明显的是，可在不脱离如所附权利要求书中所陈述的本发明的较宽精神和范围的情况下，对本发明作出各种修改和改变。因此，在说明性意义而不是限制性意义上考虑所述说明书和图式。