一种方法用于制作电感应器。该方法包括：形成第一子单元，其具有牺牲基板和在该牺牲基板上的导电层，所述导电层限定电感应器，并且包括第一金属。该方法包括：形成第二子单元，其具有介电层和在该介电层上的导电层，所述导电层限定电感应器端子，并且具有第一金属；并且将第二金属涂覆到第一子单元和第二子单元中的一个的第一金属上。该方法包括：将第一子单元和第二子单元一起对齐；对对齐的第一子单元和第二子单元进行加热和加压以形成第一金属和第二金属的将相邻金属部分接合在一起的金属间化合物；并且移除牺牲基板。
形成第一子单元，所述第一子单元包括牺牲基板和在所述牺牲基板上的限定所述电感应器并且包括第一金属的导电层；
形成第二子单元，所述第二子单元包括介电层和在所述介电层上的导电层，该导电层限定电感应器端子并且包括第一金属；
将第二金属涂覆到所述第一子单元和所述第二子单元中的至少一个的第一金属上；
选择第一金属以具有比第二金属的熔点温度高的熔点温度，并且选择第二金属以具有比所述介电层的层压温度低的熔点温度；
对对齐的第一子单元和第二子单元进行加热和加压，以通过将所述第一金属和所述第二金属的相邻金属部分接合在一起来形成所述第一金属和所述第二金属的金属间化合物；
2.根据权利要求1所述的方法，进一步包括选择所述第二子单元的介电层以包括液晶聚合物层。
3.根据权利要求1所述的方法，进一步包括将所述第一子单元上的导电层形成为限定具有多个线圈的电感应器。
4.根据权利要求1所述的方法，进一步包括选择第一金属以包括铜，并且选择第二金属以包括锡。
5.根据权利要求1所述的方法，进一步包括选择牺牲基板以包括玻璃基板。
6.根据权利要求1所述的方法，其中，形成第一子单元包括将第一子单元形成为在所述牺牲基板与所述导电层之间包含释放层。
形成第一子单元，所述第一子单元包括牺牲基板和在所述牺牲基板上的限定所述电感应器并且包括第一金属的导电层；
形成第二子单元，所述第二子单元包括液晶聚合物介电层和在所述液晶聚合物介电层上的导电层，该导电层限定电感应器端子并且包括第一金属；
选择第一金属以具有比第二金属的熔点温度高的熔点温度，并且选择第二金属以具有比所述液晶聚合物介电层的层压温度低的熔点温度；
将第二金属涂覆到所述第一子单元和所述第二子单元中的至少一个的第一金属上；
对对齐的第一子单元和第二子单元进行加热和加压，以通过将所述第一金属和所述第二金属的相邻金属部分接合在一起来形成所述第一金属和所述第二金属的金属间化合物；
形成第一子单元，所述第一子单元包括牺牲基板和在所述牺牲基板上的限定所述电感应器并且包括第一金属的导电层；
形成第二子单元，所述第二子单元包括液晶聚合物介电层和在所述液晶聚合物介电层上的导电层，该导电层限定电感应器端子并且包括第一金属；
将第二金属涂覆到所述第一子单元和所述第二子单元中的至少一个的第一金属上；
对对齐的第一子单元和第二子单元进行加热和加压，以形成所述第一金属和所述第二金属的将相邻金属部分接合在一起的金属间化合物；和移除所述牺牲基板。
形成第一子单元，所述第一子单元包括牺牲基板、在所述牺牲基板上的限定所述电感应器并且包括第一金属的导电层、以及在所述牺牲基板与所述导电层之间的释放层；
形成第二子单元，所述第二子单元包括介电层和在所述介电层上的导电层，该导电层限定电感应器端子并且包括第一金属；
将第二金属涂覆到所述第一子单元和所述第二子单元中的至少一个的第一金属上；
对对齐的第一子单元和第二子单元进行加热和加压，以形成所述第一金属和所述第二金属的将相邻金属部分接合在一起的金属间化合物；和移除所述牺牲基板。
形成第一子单元，所述第一子单元包括牺牲基板和在所述牺牲基板上的限定所述电感应器并且包括第一金属的导电层；
形成第二子单元，所述第二子单元包括介电层、在所述介电层上的导电层、以及所述介电层上的并与该导电层耦合的电路，该导电层限定电感应器端子并且包括第一金属；
将第二金属涂覆到所述第一子单元和所述第二子单元中的至少一个的第一金属上；
对对齐的第一子单元和第二子单元进行加热和加压，以形成所述第一金属和所述第二金属的将相邻金属部分接合在一起的金属间化合物；和移除所述牺牲基板。
用于制作电感应器和相关感应器装置的方法
技术领域
[0001] 本发明涉及电组件领域，更特别地，涉及电感应器(inductor)和相关方法。
背景技术
[0002] 电子装置可以包括一个或多个电路板。典型的电路板是机械地支撑电子组件的平面板。电子组件可以包括，例如，电阻器、电容器、开关、电池、以及其他更复杂的集成电路组件，即，微处理器。电路板通常包括介电材料，例如，塑料材料。
[0003] 电路板可以包括在表面上的用于将电子组件彼此连接的导电迹线。随着电子电路系统变得更加复杂，开发了具有至少两个导电图案层的多层电路板。通常，多层电路板的不同导电迹线层可以通过包括例如金属的导电金属的垂直延伸导通孔连接。
[0004] 典型的多层电路板可以包括多个芯层，在这多个芯层之间具有将相邻芯层粘附在一起的接合层。每个芯层通常包括介电层，在该介电层的相对主表面上具有导电图案层。通常，在制造多层电路板期间，将芯层和接合层堆叠在一起，然后对其进行加热(层压)以使接合层将相邻芯层粘附在一起。
[0005] 例如，多层电路板的一个装置应用包括电感应器。该装置通常被形成为在多层电路板的主表面上具有螺旋形电感元件。当然，螺旋形电感元件的数量的增加导致所产生的电感的相应增大。因此，期望缩小元件之间的螺旋形间隔，以在占用多层电路板的较少的基板面的同时产生更大的电感。
[0006] 在一些应用中，聚合物可以用作螺旋形电感元件的基板。它们可以提供多种希望的特性，诸如较少损耗。然而，这些聚合物的制造技术可能将螺旋形电感元件的间隔置于最小，例如，大于或等于50μm的螺旋形间隔。另外，这些聚合物方法可能遭受操作带宽减少，并且在低频时可能变为自谐振，即，使得感应器无法使用。
[0007] 对于该问题的方法是在诸如硅或玻璃的半导体基板上制造螺旋形电感元件，在这种情况下，制造精度更大并且使得可以缩小螺旋形间隔。尽管在半导体材料上构建电感应器的制造分辨率更大，但是这些方法可能遭受由于半导体材料的电特性而导致的更大的损耗和更少的操作带宽。此外，由于半导体的负载效应，随着螺旋形电感元件的数量增加，半导体方法还可能经历自谐振。另一个缺点可以包括需要将厚的绝缘层插入在半导体层与螺旋形电感元件之间以防止螺旋形电感元件的DC短路，这增加了成本和板大小。
[0008] 例如，在Jow等人的美国专利No.7,551,052中公开了一种方法。电感应器包括高磁导率磁性基板、导电迹线以及导通孔，这些导电迹线形成在基板上以形成圆形导电螺旋，该导通孔通过基板并且将导电迹线与基板背面上的附加迹线耦合。
[0009] Pavier的美国专利No.7,345,563公开了一种多层电路板，其包括层压层、在该层压层上的导电层、以及也在该层压层上的磁性层。该多层电路板还包括在磁性层上的多个螺旋形电感元件。
[0010] 鉴于前述背景，因此，本发明的目的是提供一种以增强的制造分辨率制作电感应器的方法。
发明内容
[0011] 根据本发明的这个和其他目的、特征和优点通过一种制作电感应器的方法来提供。该方法包括：形成第一子单元，其包括牺牲基板和在牺牲基板上的导电层，该导电层限定电感应器，并且包括第一金属；并且形成第二子单元，其包括介电层和在该介电层上的导电层，该导电层限定电感应器端子，并且包括第一金属。该方法还包括：将第二金属涂覆到第一子单元和第二子单元中的至少一个的第一金属上，并将第一子单元和第二子单元一起对齐。此外，该方法包括：对对齐的第一子单元和第二子单元进行加热和加压以形成第一金属和第二金属的将相邻金属部分接合在一起的金属间化合物，并移除牺牲基板。有利地，可以以更大的分辨率形成电感应器螺旋。
[0012] 更具体地，该方法进一步包括选择第一金属以具有比第二金属的熔点温度高的熔点温度，并且选择第二金属以具有比介电层的层压温度低的熔点温度。例如，该方法进一步可以包括选择第二子单元的介电层以包括液晶聚合物(LCP)层。该方法进一步可以包括将在第一子单元上的导电层形成为限定具有多个线圈的电感应器。
[0013] 另一方面涉及一种电感应器。该电感应器包括介电层和在该介电层上的第一导电层，第一导电层包括第一金属并且限定端子。该电感应器包括在介电层上的第二导电层、以及第一金属和第二金属的将第一导电层和第二导电层的相邻金属部分接合在一起的金属间化合物，第二导电层包括第一金属并且限定导电线圈。
附图说明
[0014] 图1是根据本发明的电感应器的示意图。
[0015] 图2A-2D是在制造期间图1的电感应器沿着线2D的示意性截面图。
[0016] 图3是图2A的第一子单元的另一实施例的截面图。
[0017] 图4是例示制作图1的电感应器的方法的流程图。
[0018] 图5是例示图1的电感应器的电感的曲线图。
[0019] 图6是例示图1的电感应器的品质度量的曲线图。
[0020] 图7A和7B是例示根据现有技术的电感应器的电感度量的曲线图。
[0021] 图8是例示图1的电感应器的电感度量的曲线图。
[0022] 图9是在制造期间根据本发明的电感应器的一部分的放大示意性截面图。
具体实施方式
[0023] 现在，以下将参照附图更充分地描述本发明，在附图中，示出了本发明的优选实施例。然而，本发明可以以许多不同的形式实现，而不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使得本公开将是透彻且完整的，并且这些实施例将把本发明的范围充分地传达给本领域的技术人员。相似的编号始终是指相似的元件，并且撇号记号用于指示替代实施例中的类似元件。
[0024] 一开始参照图1，现在描述根据本发明的电感应器10。电感应器10包括介电层11和在该介电层上的第一导电层12。第一导电层12包括第一金属，举例来说，诸如铜，并且限定用于电感应器10的端子19a-19b。
[0025] 电感应器10包括在介电层11上的第二导电层13，其包括第一金属，并且限定用于电感应器的电感线圈。在所示的实施例中，电感应器10包括矩形螺旋形迹线13a-13e。当然，在其他实施例中，螺旋形迹线13a-13e可以具有另一种形状，诸如圆形螺旋等。
[0026] 电感应器10包括第一金属和第二金属的金属间化合物，其将第一导电层12和第二导电层13的相邻金属部分接合在一起。例如，第二金属可以包括锡。
[0027] 现在另外参照图2A-2D和图4，现在参照流程图100描述制作电感应器10的方法，流程图100从方框101开始。该方法包括形成第一子单元14，其包括牺牲基板15和导电层13a-13e，导电层13a-13e包括在牺牲基板上的第一金属。在一些实施例中，使用典型的提供增强的掩膜分辨率和降低的成本的半导体构造技术在牺牲基板15上形成导电层13a-13e。例如，可以使用诸如热蒸发或溅射法的物理气相沉积(PVD)来形成导电层13a-13e。
[0028] 该方法包括形成第一子单元14上的导电层13a-13e以限定具有多个线圈的电感应器，如可能最好在图1中所看到的那样。例如，牺牲基板15可以包括玻璃(方框103)。
[0029] 该方法还包括形成第二子单元20，其包括介电层11和在介电层11上的包含第一金属的导电层12。在所示的实施例中，导电层12形成多个导通孔。例如，介电层11可以包括具有希望的电特性的LCP介电层。如上面所提到的，导电层12将用作电感应器10的端子19a-19b(方框105)。
[0030] 该方法例示性地包括将第二金属层17a-17b涂覆到第二子单元20的第一金属上。在其他实施例中，可替代地或另外地，可以在第一子单元14的导电层13a-13e上形成第二金属层17a-17b(方框109)。该方法还包括：将第一子单元14和第二子单元20一起对齐，并对对齐的第一子单元和第二子单元进行加热和加压以形成第一金属和第二金属的将相邻金属部分接合在一起的金属间化合物(方框111和113)。
[0031] 例如，在铜-锡实施例中，金属间化合物包括金属间铜-锡化合物。在对于介电层11使用LCP的实施例中，使对齐的第一子单元14和第二子单元20经受270°和200PSI(LCP的层压温度和压力)，其高于锡的熔点，而不高于铜的熔点。例如，可以在高压灭菌器中将对齐的第二子单元20的介电层11和第一子单元14的导电层13a-13e层压在一起，这有利地提供防氧化、尺寸稳定性、等静压、以及防层重合失调和挤出。
[0032] 该方法还包括移除牺牲基板15(方框115和117)。在一些实施例中，可以使用机械抛光或蚀刻剂、等离子体蚀刻等来移除牺牲基板。例如，牺牲基板15的移除可以包括使用蚀刻剂，诸如氢氟酸和盐酸。
[0033] 第二子单元20的形成包括形成包括电路21的第二子单元，电路21在介电层11上，并且经由导电迹线22耦合到导电层12。如虚线所示，该方法还包括：测试电路21，并且在对对齐的第一子单元14和第二子单元20进行加热之前测试迹线连续性(方框107)。
[0034] 现在参照图3，现在描述第一子单元14的另一实施例。在第一子单元14’的这个实施例中，给予上面已经关于图2A-2D讨论的那些元件撇号记号，并且大多数不需要在本文中进一步讨论。该实施例与前一实施例的不同之处在于，第一子单元14’包括在牺牲基板15’与导电层13a’-13e’之间的释放层16’。例如，该释放层16’可以包括铝。
[0035] 第一金属被选择为具有比第二金属的熔点温度高的熔点温度，第二金属被选择为具有比介电层11的层压温度低的熔点温度。
[0036] 现在另外参照图5-6，曲线图30、40例示了电感应器10的预测性能。在曲线图30中，假定电感应器10具有小于或等于10μm的线圈间隔值，并且每个迹线具有10μm的宽度。曲线31、32、33、34、35例示了随着线圈数量变化(即，分别地，6个线圈、5个线圈、4个线圈、3个线圈和2个线圈)的仿真电感。如曲线图30中所示，所绘制的电感与线圈数量成正比。在曲线图40中，曲线41、42、43、44、45例示了随着线圈数量变化(即，分别地，6个线圈、3个线圈、4个线圈、5个线圈和2个线圈)的仿真品质因数。
[0037] 品质因数被定义为单个周期内的储存能量除以损失能量的比率的2π倍。通常，较高的品质因数指示较好的感应器。理想的感应器将是不管贯穿绕组的电流量如何都具有无限大的品质因数的无损感应器。在实际的感应器中，绕组具有与绕组本身的电导率相关联的串联电阻。该串联电阻在电流通过时以热量的形式消耗功率。该串联电阻使品质因数降低，并且可能是不希望的。
[0038] 现在参照图7A-7B，曲线图50、90例示了现有技术的电感应器的性能，即，曲线图50与迹线宽为50μm并且线圈间隔为50μm的现有技术的电感应器(使用典型的制造技术，铜在LCP上)相关，曲线图90与迹线宽为10μm并且线圈间隔为10μm的现有技术的电感应器(使用典型的制造技术，铜在硅上)相关。在曲线图50中，曲线51、52、53、54、55例示了随着线圈数量变化(即，分别地，2个线圈、6个线圈、5个线圈、4个线圈和3个线圈)的仿真电感度量(L*Q/Area)。仿真电感度量组合：测量电感(L)、品质因数(Q)、以及用于形成电感应器的面积(Area)。在曲线图90中，曲线91、92、93、94、95例示了随着线圈数量变化(即，分别地，2个线圈、5个线圈、6个线圈、3个线圈和4个线圈)的仿真电感度量(L*Q/Area)。
[0039] 现在另外参照图8，曲线图70例示了根据本发明的示例性实施例的电感应器10的性能，电感应器10即为迹线宽为10μm并且线圈间隔为10μm的电感应器(使用本文中公开的制造方法，铜在LCP上)。在曲线图70中，曲线71、72、73、74、75例示了随着线圈数量变化(即，分别地，2个线圈、3个线圈、6个线圈、4个线圈和5个线圈)的仿真电感度量(L*Q/Area)。该仿真电感度量表明，本发明的电感应器10可以优于用标准的印刷布线板(PWB)处理构造的感应器。如曲线图70中所示，2个线圈的实施例(曲线71)提供最大电感度量。
[0040] 现在另外参照图9，对于包括作为第二金属的锡和作为第一金属的铜的实施例，金属间结合化合物60包括Cu3Sn。有利地，该化合物是稳定的，并且具有高于600℃的熔点。金属间结合化合物60例示地包括LCP层68、铜导电迹线64、Cu3Sn层65、来自相对的铜导电迹线的铜层66、以及牺牲层67(其尽管被描绘，但是将不存在于成品中，因为牺牲层将被移除)。
[0041] 有利地，上面公开的用于制作电感应器10的方法在诸如LCP的有机基板上提供无源组件。该方法使得能够构造特征大小精细、并且一直到110GHz结合了厚的铜在低损耗介电材料上的优点的混合装置。该方法可以在单个基板上容纳RF和数字电路系统两者。
[0042] 与用典型的印刷布线板技术构造的类似感应器相比，电感应器10就相等面积而言大小缩小了80％(线圈间隔为10μm，迹线宽度为10μm)。此外，电感应器10具有比典型的电感应器大的自谐振频率，这导致更大的操作带宽，例如，18GHz。而且，因为电感应器10可以形成在诸如LCP的聚合物基板上，所以电感应器只有很轻的负荷，因为基板具有较低的介电常数。
[0043] 而且，电感应器10可以用在其性能特性将会有帮助的多种应用中。例如，电感应器10可以在极其小的宽带RF滤波器和扼流线圈中用于隔离和谐波抑制。而且，在模拟开关式电源和其他小型装置中的感应器的回转器电路中，可以用电感应器10代替。有利地，在这些应用中可以去除回转器电路，这将降低装置复杂度并且节省功率。
