超级结器件边缘外延平坦化方法

摘要

本发明公开了一种超级结器件边缘外延平坦化方法，在超级结器件沟槽填充完外延层之后，研磨之前，先填充一层氧化膜，然后使用化学机械研磨把表面研磨至平坦，再使用湿法刻蚀回刻氧化膜至阻挡层需要的厚度，再使用化学机械研磨对表面外延层断差进行研磨至平坦化，使用这种方法可有效的去除晶片周边保护措施形成的外延残留断差，使外延层研磨不会因为周边断差而产生外延层残留。

权利要求

1.一种超级结器件边缘外延平坦化方法，其特征在于：包含如下工艺步骤：第1步，在硅片表面淀积一层氧化膜、一层氮化膜以及第二层氧化膜作为阻挡层；

第2步，利用光刻胶光刻定义出外延沟槽区；

第3步，沟槽区阻挡层进行刻蚀，去除沟槽区阻挡层，之后去除光刻胶；

第4步，利用阻挡层做硬掩膜，用干法进一步向下刻蚀硅衬底形成沟槽，晶边保护环保护硅片边缘不被刻蚀；

第5步，去除第二层氧化膜及氮化膜阻挡层，由于晶边保护环的保护，其下方的阻挡层被保留；

第6步，对外延沟槽内进行单晶硅或多晶硅外延填充，外延填充满沟槽；

第7步，在硅片表面淀积氧化膜；

第8步，对硅片表面淀积的氧化膜进行化学机械研磨；

第9步，湿法刻蚀对氧化膜进行回刻；

第10步，对硅片表面进行化学机械研磨，使沟槽外延表面平坦化。

2.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第1步中，两层氧化层和一层氮化层，各层的厚度均为 淀积氧化层或氮化层所用工艺为LPCVD工艺，或PECVD工艺。

3.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第4步中，刻蚀沟槽的深度为10～100μm，宽度为1～10μm。

4.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第6步中，深沟槽的填充采用选择性单晶硅或选择性多晶硅外延生长工艺。

5.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第7步中，淀积的氧化膜的厚度大于沟槽内外延淀积后超出第一层氧化膜的高度。

6.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第8步中，采用的是二氧化硅化学机械研磨，研磨至沟槽外延层上的氧化膜厚度为

7.如权利要求1所述的超级结器件边缘外延平坦化方法，其特征在于：所述第9步中，采用湿法刻蚀，将硅表面的氧化膜阻挡层回刻至厚度为

说明书

超级结器件边缘外延平坦化方法

技术领域

[0001] 本发明涉及半导体集成电路制造领域，特别是指一种超级结器件边缘外延平坦化方法。

背景技术

[0002] 在现今的半导体技术中，深沟槽结构应用较为广泛。如作为隔离结构以隔绝不同操作电压的电子器件，及应用于超级结结构半导体器件中作为P-N结通过耗尽态的电荷平衡达到高击穿电压性能等。对于超级结MOSFET制造过程中刻蚀和填充深沟槽的方法，是在重掺杂N型硅衬底上生长一层轻掺杂N型外延层（单晶硅），然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅选择性填充该深沟槽，最后用化学机械研磨（CMP:Chemical Mechanical Polishing）工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了横向的P型和N型交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，即衬底或外延和沟槽内填充的单晶硅的导电类型互换，其效果不变。

[0003] 上述方法中，由于晶片（硅片）实施周边保护的制程，选择性填充深沟槽完成后，即化学机械研磨前晶片周边会具有较高的表面断差（step height）形貌，大约为0.8微米左右，导致在研磨过程中，周边部分的外延不能被机械作用研磨到，致使晶片周边95毫米外会产生外延残留，如图1及图2所示。图1中1为硅衬底，2和4为氧化物构成的阻挡层,3为氮化物构成的阻挡层，5为填充沟槽的选择性外延层，6为外延层残留。在后续的制程中，这些残留物会剥落，影响产品的良率。

发明内容

[0004] 本发明所要解决的技术问题在于提供一种超级结器件边缘外延平坦化方法，改善外延的研磨效果。

[0005] 为解决上述问题，本发明所述的一种超级结器件边缘外延平坦化方法，包含如下步骤：

[0006] 第1步，在硅片表面淀积一层氧化膜、一层氮化膜以及第二层氧化膜作为阻挡层；

[0007] 第2步，利用光刻胶光刻定义出外延沟槽区；

[0008] 第3步，沟槽区阻挡层进行刻蚀，去除沟槽区阻挡层；

[0009] 第4步，用干法进一步刻蚀沟槽，晶边保护环保护硅片边缘不被刻蚀；

[0010] 第5步，去除第二层氧化膜及氮化膜阻挡层；

[0011] 第6步，对外延沟槽内进行单晶硅或多晶硅外延填充，外延填充满沟槽；

[0012] 第7步，在硅片表面淀积氧化膜；

[0013] 第8步，对硅片表面淀积的氧化膜进行化学机械研磨；

[0014] 第9步，湿法刻蚀对氧化膜进行回刻；

[0015] 第10步，对硅片表面进行化学机械研磨，使沟槽外延表面平坦化。

[0016] 进一步地，所述第1步中，两层氧化层和一层氮化层的厚度均为 所用工艺为LPCVD工艺，或PECVD工艺。

[0017] 进一步地，所述第4步中，刻蚀沟槽的深度为10～100μm，宽度为1～10μm。

[0018] 进一步地，所述第6步中，深沟槽的填充采用选择性单晶硅外延生长工艺。

[0019] 进一步地，所述第7步中，淀积的氧化膜的厚度大于沟槽内外延淀积高出第一层氧化膜的高度，较佳地是大于所述高度的50%。

[0020] 进一步地，所述第8步中，采用的是二氧化硅化学机械研磨，研磨至氧化膜层表面高于沟槽上外延层

[0021] 进一步地，所述第9步中，采用湿法刻蚀，将表面的氧化膜回刻至阻挡层厚度为[0022] 本发明所述的一种超级结器件边缘外延平坦化方法，在填充完外延层之后，研磨之前，先填充一层氧化膜，然后使用化学机械研磨把表面研磨至平坦，再使用湿法刻蚀回刻氧化膜至阻挡层需要的厚度，再使用化学机械研磨对表面外延层断差进行研磨至平坦化，有效的去除了晶片周边保护措施形成的外延断差，使外延层研磨不会因为周边断差高而产生外延层残留。

附图说明

[0023] 图1是传统CMP作业后的沟槽剖面示意图；

[0024] 图2是传统CMP作业后表面外延颗粒残留示意图；

[0025] 图3～12是本发明的各步工艺示意图；

[0026] 图13是使用本发明处理后的硅片表面残留示意图；

[0027] 图14是本发明工艺流程示意图。

[0028] 附图标记说明

[0029] 1是硅衬底，2、4是氧化物阻挡层，3是氮化物阻挡层，5是外延，6是外延残留，7是晶边保护环，8是光刻胶。

具体实施方式

[0030] 本发明所述的一种超级结器件边缘外延平坦化方法，现列举一实施例结合附图说明如下：

[0031] 所述工艺方法包含如下步骤：

[0032] 第1步，如图3所示，在硅片1表面淀积一层氧化膜2、一层氮化膜3以及第二层氧化膜4作为阻挡层；第一层氧化膜2厚度为 采用PECVD工艺淀积，氮化膜3的厚度为 采用LPCVD工艺，第三层为氧化层4，厚度为 采用PECVD工艺淀积。

[0033] 第2步，如图4所示，利用光刻胶8光刻定义出外延沟槽区。

[0034] 第3步，如图5所示，沟槽区阻挡层进行刻蚀，去除沟槽区阻挡层氧化膜2、氮化膜3以及氧化层4。

[0035] 第4步，如图6所示，利用晶边保护环7保护硅片边缘，用干法进一步向下刻蚀形成沟槽，晶边保护环7下的氧化膜4不被刻蚀，其他区域的氧化膜4被刻蚀掉一部分；在硅衬底1中形成沟槽深度10～100μm，宽度1～10μm。

[0036] 第5步，如图7所示，去除第二层氧化膜4及氮化膜阻挡层3，由于晶边保护环7的保护，其下方的氧化膜4及氮化膜阻挡层3保留。

[0037] 第6步，如图8所示，对外延沟槽内进行单晶硅或多晶硅外延6填充，外延6填充满沟槽；并且外延层6高出第一层氧化膜阻挡层2约2～5μm。

[0038] 第7步，如图9所示，在硅片表面再次淀积氧化膜4，氧化膜4的厚度为3～10μm，要求选择性外延上方的覆盖厚度为0.5～3μm。

[0039] 第8步，如图10所示，对硅片表面淀积的氧化膜4进行化学机械研磨，研磨至氧化膜4高出外延层6的厚度为

[0040] 第9步，如图11所示，湿法刻蚀对氧化膜4进行回刻，回刻至氧化膜阻挡层4的厚度为

[0041] 第10步，如图12所示，对硅片表面进行化学机械研磨，使沟槽外延6表面平坦化，研磨停留在氧化膜阻挡层2。外延研磨工艺结束。

[0042] 经过本发明研磨方法研磨的硅片，有效去除了晶片周边保护措施形成的断差，不产生外延残留，如图13所示，是使用传统研磨方法和本发明研磨方法作业之后的硅片的显微图片，其中右图为本发明改善图，与左图传统方法相比，图中缺陷数明显减少，硅片表面干净，图形轮廓清晰，显示了本发明对外延研磨较佳的改善效果。

[0043] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。