栅极驱动电路、TFT阵列基板、显示面板及显示装置

摘要

本发明提供一种栅极驱动电路，包括m级串联的移位寄存器；每级移位寄存器包括：第一复位端、第一输入端和输出端；m级移位寄存器中第1级移位寄存器的第一复位端接收复位信号，以使第1级移位寄存器在扫描前复位；第2级移位寄存器至第i级移位寄存器在扫描前复位；第n级移位寄存器的第一复位端电连接于第n?i级移位寄存器的输出端，接收第n?i级移位寄存器的输出端的输出信号，第n?i级移位寄存器输出端的输出信号控制第n级移位寄存器在扫描前复位，其中i、m和n均为正整数，且m>3，2≤i≤m/2，i

权利要求

1.一种栅极驱动电路，包括：m级串联的移位寄存器，其特征在于，每级所述移位寄存器包括：第一复位端、第一输入端和输出端；

第1级移位寄存器的第一输入端接收初始信号，第一复位端接收复位信号，以使第1级移位寄存器在扫描前复位；

第2级移位寄存器至第i级移位寄存器的第一复位端接收第一信号，以使第2级移位寄存器至第i级移位寄存器在扫描前复位；

第n级移位寄存器的第一复位端电连接于第n-i级移位寄存器的输出端，接收第n-i级移位寄存器输出端的输出信号，所述第n-i级移位寄存器输出端的输出信号控制所述第n级移位寄存器在扫描前复位；

其中i、m和n均为正整数，且m>3，2≤i≤m/2，i

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一信号为复位信号或初始信号。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述i的值为2；

所述第n级移位寄存器的第一复位端电连接于第n-2级移位寄存器的输出端，以接收第n-2级移位寄存器输出端的输出信号，其中所述第n-2级移位寄存器输出端的输出信号控制所述第n级移位寄存器在扫描前复位。

4.如权利要求2所述的栅极驱动电路，其特征在于，所述第2级移位寄存器至第i级移位寄存器在扫描前复位；其中，所述第一信号为所述初始信号，第2级移位寄存器至第i级移位寄存器的第一复位端均连接于初始信号线以接收所述初始信号，以使第2级移位寄存器至第i级移位寄存器在扫描前复位。

5.如权利要求2所述的栅极驱动电路，其特征在于，所述第2级移位寄存器至第i级移位寄存器在扫描前复位；其中，所述第一信号为所述复位信号，第2级移位寄存器至第i级移位寄存器的第一复位端均连接于复位信号总线以接收所述复位信号，以使第2级移位寄存器至第i级移位寄存器在扫描前复位。

6.如权利要求1所述的栅极驱动电路，其特征在于，所述初始信号为脉冲信号，所述初始信号的高电位为12V至15V，低电位为-8V至-12V。

7.如权利要求1所述的栅极驱动电路，其特征在于，每级所述移位寄存器还包括：第一时钟信号输入端，连接于第一时钟信号线以接收第一时钟信号；

第二时钟信号输入端，连接于第二时钟信号线以接收第二时钟信号。

8.如权利要求7所述的栅极驱动电路，其特征在于，所述第一时钟信号和第二时钟信号均为脉冲信号；

其中，所述第一时钟信号的高电位为12V至15V，低电位为-8V至-12V；

所述第二时钟信号的高电位为12V至15V，低电位为-8V至-12V。

9.如权利要求7所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟信号互为反相信号。

10.如权利要求1所述的栅极驱动电路，其特征在于，每级所述移位寄存器还包括：第二复位端；

其中，第k级移位寄存器的第二复位端与第k+1级移位寄存器的输出端相连接，第k级移位寄存器的第二复位端接收所述第k+1级移位寄存器输出端的输出信号，以使所述第k级移位寄存器在扫描后复位；

第k级移位寄存器输出端的输出信号传输至第k+1级移位寄存器的第一输入端，用于驱动第k+1级移位寄存器进行扫描；

其中，k为正整数，1≤k≤m-1。

11.如权利要求1所述的栅极驱动电路，其特征在于，每级所述移位寄存器具体包括：第一晶体管，所述第一晶体管的栅极电连接于第一输入端，源极接收第一电平信号；

第二晶体管，所述第二晶体管的栅极电连接于第二复位端，漏极电连接于所述第一晶体管的漏极，源极接收第二电平信号；

第三晶体管，所述第三晶体管的栅极电连接于所述第一晶体管的漏极，所述第三晶体管的栅极还通过一第一电容连接于所述输出端，漏极电连接于输出端，源极连接于第二时钟信号端以接收第二时钟信号；

第四晶体管，所述第四晶体管的漏极电连接于所述第一晶体管的漏极，源极接收第二电平信号；

第五晶体管，所述第五晶体管的栅极电连接于所述第一晶体管的漏极，源极通过一第二电容连接于所述连接于第二时钟信号端，漏极接收第二电平信号；

第六晶体管，所述第六晶体管的栅极电连接于所述第四晶体管的栅极和所述第五晶体管的源极，源极电连接于输出端，漏极接收第二电平信号；

第七晶体管，所述第七晶体管的栅极电连接于第一时钟信号输入端以接收第一时钟信号，漏极电连接于所述输出端，源极接收第二电平信号；

第八晶体管，所述第八晶体管的栅极电连接于第一复位端，漏极电连接于第一晶体管的漏极，源极接收第二电平信号；

第九晶体管，所述第九晶体管的栅极电连接于第一复位端和所述第八晶体管的栅极，源极电连接于输出端，漏极接收第二电平信号。

12.如权利要求11所述的栅极驱动电路，其特征在于，所述第一电平信号的电位为12V至15V；

所述第二电平信号的电位为-8V至-12V。

13.如权利要求11所述的栅极驱动电路，其特征在于，所述第一晶体管至第九晶体管为NMOS管或PMOS管。

14.如权利要求11所述的栅极驱动电路，其特征在于，第n级移位寄存器的第一复位端将来自第n-i级移位寄存器输出端的输出信号施加至第n级移位寄存器的第八晶体管和第九晶体管的栅极，控制所述第八晶体管和第九晶体管的导通或关闭。

15.如权利要求14所述的栅极驱动电路，其特征在于，当所述第n级移位寄存器的第八晶体管和第九晶体管导通时，第二电平信号经导通的所述第八晶体管和所述第九晶体管，将所述第n级移位寄存器第一晶体管的漏极和输出端的电位下拉至低电位，实现扫描前复位。

16.如权利要求15所述的栅极驱动电路，其特征在于，第1级移位寄存器的第一复位端接收复位信号，所述复位信号控制所述第1级移位寄存器的第八晶体管和第九晶体管的导通或关闭；以及第2级移位寄存器至第i级移位寄存器的第一复位端接收第一信号，所述第一信号控制所述第2级移位寄存器至第i级移位寄存器的第八晶体管和第九晶体管的导通或关闭。

17.如权利要求16所述的栅极驱动电路，其特征在于，当所述第1级移位寄存器的第八晶体管和第九晶体管导通时，第二电平信号经导通的所述第八晶体管和所述第九晶体管，将所述第1级移位寄存器第一晶体管的漏极和输出端的电位下拉至低电位，实现扫描前复位；以及当所述第2级移位寄存器至第i级移位寄存器的第八晶体管和第九晶体管导通时，第二电平信号经导通的所述第八晶体管和所述第九晶体管，将所述第2级移位寄存器至第i级移位寄存器的第一晶体管的漏极和输出端的电位下拉至低电位，实现扫描前复位。

18.一种TFT阵列基板，包括权利要求1-17中任一项所述的栅极驱动电路。

19.一种显示面板，包括权利要求18所述的TFT阵列基板。

20.一种显示装置，包括权利要求19所述的显示面板。

说明书

栅极驱动电路、TFT阵列基板、显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种栅极驱动电路、TFT阵列基板、显示面板及显示装置。

背景技术

[0002] 液晶显示装置（LCD，Liquid Crystal Display）、有机发光显示装置（OLED，Organic Light Emitting Diode Display）等显示装置的TFT阵列基板通常包括栅极驱动电路，栅极驱动电路提供TFT阵列基板的栅极驱动信号。栅极驱动电路包括多级移位寄存器。实际使用中，发现，移位寄存器的输出电位在扫描前会漂移至高电位，造成显示装置中出现高温抖动及开机花屏等现象，从而影响了显示装置的显示效果。

发明内容

[0003] 本发明实施例提供了一种栅极驱动电路、TFT阵列基板、显示面板和显示装置。

[0004] 在第一方面，本发明实施例提供了一种栅极驱动电路，包括：

[0005] m级串联的移位寄存器；其中，所述移位寄存器包括：第一复位端、第一输入端和输出端；

[0006] 所述m级移位寄存器中第1级移位寄存器的第一输入端接收初始信号，第一复位端接收复位信号，以使第1级移位寄存器在扫描前复位；

[0007] 第2级移位寄存器至第i级移位寄存器的第一复位端接收第一信号；以使第2级移位寄存器至第i级移位寄存器在扫描前复位；

[0008] 第n级移位寄存器的第一复位端电连接于第n-i级移位寄存器的输出端，接收第n-i级移位寄存器输出端的输出信号，所述第n-i级移位寄存器输出端的输出信号控制所述第n级移位寄存器在扫描前复位；

[0009] 其中i、m和n均为正整数，且m>3，2≤i≤m/2，i

[0010] 在第二方面，本发明实施例提供了一种TFT阵列基板，包括如上所述的栅极驱动电路。

[0011] 在第三方面，本发明实施例提供了一种显示面板，包括如上所述的TFT阵列基板。

[0012] 在第四方面，本发明实施例提供了一种显示装置，包括如上所述的显示面板。

[0013] 本发明实施例提供的栅极驱动电路、TFT阵列基板、显示面板及显示装置至少能达到以下的效果之一：

[0014] 本发明实施例提供的栅极驱动电路包括m级级联的移位寄存器；每级移位寄存器在扫描前复位，其中，对于第n级移位寄存器的扫描前复位通过第n-i级移位寄存器输出端的输出信号实现。因此，本发明实施例提供的栅极驱动电路，第n级移位寄存器的扫描前复位，通过第n-i级移位寄存器输出端的输出信号实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象。

附图说明

[0015] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不构成对本发明的限定。在附图中：

[0016] 图1示出的是本发明实施例一中栅极驱动电路结构示意图；

[0017] 图1a示出的是本发明实施例一中栅极驱动电路中一可选的移位寄存器结构示意图；

[0018] 图1b示出的本发明实施例一中栅极驱动电路驱动中第n级移位寄存器工作时序示意图；

[0019] 图2示出的是本发明实施例二中栅极驱动电路结构示意图；

[0020] 图3示出的是本发明实施例三中栅极驱动电路结构示意图；

[0021] 图4示出的是本发明实施例四中栅极驱动电路结构示意图；

[0022] 图5示出的是本发明实施例五中栅极驱动电路结构示意图；

[0023] 图6示出的是本发明实施例六中栅极驱动电路结构示意图；

[0024] 图7示出的是本发明实施例七中TFT阵列基板结构示意图；

[0025] 图7a示出的是本发明实施例七中TFT阵列基板的另一种优选实施方式结构示意图；

[0026] 图8示出的是本发明实施例八中显示面板结构示意图；

[0027] 图9示出的是本发明实施例九中显示装置结构示意图。

具体实施方式

[0028] 下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

[0029] 栅极驱动电路通常包括多级级联的移位寄存器，在每一帧的扫描周期内，各级移位寄存器依次扫描，且各级移位寄存器顺序输出一输出信号（栅极驱动信号），以控制TFT阵列基板中的栅极线接收相应的栅极驱动信号；以及当各级移位寄存器未扫描时，移位寄存器输出一低电位的输出信号。

[0030] 需要说明的是：在栅极驱动电路中每一帧扫描过程中，通常需要对每一级移位寄存器进行一次扫描前复位以及扫描后进行一次扫描后复位。扫描前复位是指在扫描前将移位寄存器的输出端的电位拉低至低电位，实现对移位寄存器的清零，亦即，扫描前复位保证移位寄存器的输出端的电位在扫描到该级移位寄存器前一直保持低电位，如此，可以保证显示图像的品质。扫描后复位是指移位寄存器扫描后，也即是在移位寄存器输出栅极驱动信号后，将移位寄存器的输出端的电位拉至低电位，进而保证移位寄存器在扫描后保持低电位，避免对图像显示的干扰，并为下次扫描做准备。本发明以主要对栅极驱动电路的扫描前复位为说明重点，下述结合具体实施方式进行说明。

[0031] 图1示出的是本发明实施例一中栅极驱动电路结构示意图。本实施例中以栅极驱动电路进行正向扫描的方式为例进行说明，在其他实施例中，栅极驱动电路也可进行反向扫描的方式，本发明实施例对此不做限制。

[0032] 参考图1，栅极驱动电路包括m级串联的移位寄存器SR1、SR2…SRi…SRn-1、SRn、SRn+1…SRm-1、SRm，i、m和n均为正整数，移位寄存器SR（shifter register），且m>3，2≤i≤m/2，i

[0033] 同时，图1中还示出了复位线R1、R2…Ri，分别连接于移位寄存器SR1、SR2…SRi的第一复位端RESET1，以提供第一信号，以使移位寄存器SR1、SR2…SRi在扫描前复位；栅极线G1至Gm，接收每级移位寄存器的输出信号；初始信号线11，提供初始信号STV。

[0034] 具体的，第1级移位寄存器SR1的第一输入端IN连接于初始信号线11，以接收初始信号STV；第1级移位寄存器SR1的第一复位端RESET1连接于复位线R1，以接收复位信号，以使第1级移位寄存器SR1在扫描前复位。第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1接收第一信号，以使第2级移位寄存器SR2至第i级移位寄存器SRi在扫描前复位。第n级移位寄存器SRn的第一复位端RESET1电连接于第n-i级移位寄存器SRn-i的输出端OUT，接收第n-i级移位寄存器SRn-i输出端OUT的输出信号，第n-i级移位寄存器SRn-i输出端OUT的输出信号控制第n级移位寄存器SRn在扫描前复位。

[0035] 进一步的，本实施例中，第一信号为来自于复位线R1、R2…Ri的复位信号，在一帧扫描开始前，复位线R1施加复位信号至第1级移位寄存器SR1。第1级移位寄存器SR1的第一复位端RESET1接收复位信号，以使第1级移位寄存器SR1在扫描前复位，进而使得第1级移位寄存器SR1在进入一工作周期前清零，使得第1级移位寄存器SR1的输出端OUT保持低电位。在第1级移位寄存器SR1清零后，初始信号线11提供一初始信号STV至第1级移位寄存器SR1的第一输入端IN；第1级移位寄存器SR1的第一输入端IN接收初始信号STV，以开启栅极驱动电路一帧的扫描周期，进而栅极驱动电路中各级移位寄存器顺序输出栅极驱动信号，以驱动TFT阵列基板中的栅极线进行扫描。并且第1级移位寄存器SR1输出端OUT的输出信号（即栅极驱动信号），第1级移位寄存器SR1输出端OUT的输出信号还施加于第1+i级移位寄存器的第一复位端，以使第1+i级移位寄存器（未示出）在扫描前复位。

[0036] 第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1接收第一信号，以使第2级移位寄存器SR2至第i级移位寄存器SRi在扫描前复位；其中第一信号为复位信号或初始信号，通常，复位信号来自于复位信号总线R，初始信号STV来自于初始信号线11，复位信号总线R与初始信号线11均连接于驱动IC（未图示），驱动IC通常位于TFT阵列基板台阶（未图示）上。

[0037] 具体的，复位线R2至Ri分别连接于第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1，以提供第一信号，使得第2级移位寄存器SR2至第i级移位寄存器SRi完成扫描前复位。比如，复位线R2提供第一信号至第2级移位寄存器SR2的第一复位端RESET1；其中，第一信号可以为初始信号线11提供的初始信号，也可以为复位信号总线R提供的复位信号。第2级移位寄存器SR2接收复位信号，实现扫描前复位，使得第2级移位寄存器SR2在扫描前，第2级移位寄存器SR2的输出端OUT保持低电位，同理，第3级移位寄存器SR3至第i级移位寄存器SRi也相应完成扫描前复位。并且当第2级移位寄存器SR2完成扫描前复位后，第2级移位寄存器SR2输出端OUT的输出信号还施加于第2+i级移位寄存器的第一复位端，以使第2+i级移位寄存器在扫描前复位，同理，第3+i级移位寄存器SR3至第m级移位寄存器SRm也相应完成扫描前复位；亦即，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-i级移位寄存器SRn-i的输出端OUT，接收第n-i级移位寄存器SRn-i输出端OUT的输出信号，第n-i级移位寄存器SRn-i输出端OUT的输出信号控制第n级移位寄存器SRn在扫描前复位。

[0038] 更进一步的，第i+1级移位寄存器SRi+1至第m级移位寄存器SRm的扫描前复位，具体如下：以第n级移位寄存器SRn为例，在栅极驱动电路扫描到第n-i级移位寄存器SRn-i时，第n-i级移位寄存器SRn-i输出端OUT的输出信号，第n-i级移位寄存器SRn-i输出端OUT的输出信号施加于与第n-i级移位寄存器连接的栅极线；同时，第n-i级移位寄存器SRn-i输出端OUT的输出信号传输给第n级移位寄存器SRn的第一复位端RESET1，使得第n级移位寄存器SRn实现扫描前复位，亦即使第n级移位寄存器SRn的输出端OUT在扫描前保持低电位。例如，当n的值为m时，则第m级移位寄存器SRm的第一复位端RESET1电连接于第m-i级移位寄存器SRm-1的输出端OUT，接收第m-i级移位寄存器输出端OUT的输出信号，使得第m级移位寄存器SRm在扫描前复位，实现清零，第m级移位寄存器SRm的输出端OUT保持低电位；以及当n的值为m-1时，则第m-1级移位寄存器SRm-1的第一复位端RESET1电连接于第m-1-i级移位寄存器SRm-1-i的输出端OUT，接收输出信号，使得第m-1级移位寄存器SRm-1在扫描前复位，第m-1级移位寄存器SRm-1的输出端OUT在第m-1级移位寄存器SRm-1扫描前保持低电位。

[0039] 进一步的，参考图1，本实施例中，栅极驱动电路还包括第一时钟信号线12、第二时钟信号线13、第一电平信号线（未示出）和第二电平信号线（未示出）和多条栅极线（G1-Gm），每一级移位寄存器（SR1-SRm）包括第一时钟信号输入端CK1，第二时钟信号输入端CK2和第二复位端RESET2，各级移位寄存器（SR1-SRm）对应连接于相应的栅极线（G1-Gm）。

[0040] 具体的，每一级移位寄存器（SR1-SRm）的第一时钟信号端CK1分别电连接于第一时钟信号线12，接收第一时钟信号线12提供的第一时钟信号；每一级移位寄存器（SR1-SRm）的第二时钟信号输入端CK2分别电连接于第二时钟信号线13，接收第二时钟信号。第一时钟信号线12和第二时钟信号线13分别提供第一时钟信号和第二时钟信号。

[0041] 第一电平信号线和第二电平信号线提供每一级移位寄存器所需的第一电平信号和第二电平信号。

[0042] 进一步的，第k级移位寄存器SRk输出端OUT的输出信号同时传输至第k+1级移位寄存器SRk+1的第一输入端IN，用于驱动第k+1级移位寄存器SRk+1进行扫描（即进行工作），亦即是使第k+1级移位寄存器SRk+1开启（即工作），第k+1级移位寄存器SRk+1进入一工作周期，进而第k+1级移位寄存器SRk+1的输出端OUT输出相应的栅极驱动信号。具体的，通过将第k级移位寄存器SRk的输出端输出的栅极驱动信号传输至第k+1级移位寄存器SRk+1的第一输入端IN，使得k+1级移位寄存器SRk+1开启，如此，移位寄存器逐级开启（工作），其中，k为正整数，且k满足：1《k

[0043] 具体的，以第1级移位寄存器SR1为例，第1级移位寄存器SR1的输出信号，传输至第2级移位寄存器SR2的第一输入端IN，以使第2级移位寄存器SR2启动而工作，进而第2级移位寄存器SR2的输出端OUT输出的输出信号给栅极线G2和第3级移位寄存器SR3的第一输入端IN。

[0044] 进一步的，第k+1级移位寄存器SRk+1的输出端OUT与第k级移位寄存器SRk的第二复位端RESET2相连接。第k级移位寄存器SRk的第二复位端RESET2接收第k+1级移位寄存器SRk+1输出端OUT的输出信号，以使第k级移位寄存器SRk在扫描后复位，进而在扫描后复位后保持输出端OUT电位为低电位。具体的，在栅极驱动电路扫描到第k+1级移位寄存器SRk+1时，第k+1级移位寄存器SRk+1输出端OUT的输出信号施加于栅极线Gk+1；同时，第k+1级移位寄存器SRk+1的输出端OUT的输出信号施加于第k级移位寄存器SRk的第二复位端RESET2，并控制第k级移位寄存器SRk在扫描后复位。具体的，以第2级移位寄存器为SR2例，第2级移位寄存器SR2输出端OUT输出栅极驱动信号，并将栅极驱动信号传输至第1级移位寄存器SR1的第二复位端RESET2，以使第1级移位寄存器SR1在扫描后复位，其他级的移位寄存器，也同理按此进行扫描后复位。

[0045] 参考图1a，图1a示出的是本实施例一中栅极驱动电路中一可选的移位寄存器内部结构的示意图，移位寄存器包括：第一晶体管T1，第一晶体管T1的栅极电连接于第一输入端IN，源极连接于第一电平信号线VGH以接收第一电平信号。

[0046] 第二晶体管T2，所述第二晶体管T2的栅极电连接于第二复位端RESET2，漏极电连接于所述第一晶体管T1的漏极，源极连接于第二电平信号线VGL以接收第二电平信号。

[0047] 第三晶体管T3，所述第三晶体管T3的栅极电连接于所述第一晶体管T1的漏极，所述第三晶体管T3的栅极还通过一第一电容C1连接于所述输出端OUT，漏极电连接于输出端OUT，源极连接于第二时钟信号端CK2以接收来自第二时钟信号线CK2的第二时钟信号。

[0048] 第四晶体管T4，所述第四晶体管T4的漏极电连接于所述第一晶体管T1的漏极，源极连接于第二电平信号线VGL以接收第二电平信号。

[0049] 第五晶体管T5，所述第五晶体管T5的栅极电连接于所述第一晶体管T1的漏极，源极通过一第二电容C2连接于所述连接于第二时钟信号输入端CK2，即源极通过一第二电容C2连接于第二时钟信号线，漏极连接于第二电平信号线VGL以接收第二电平信号。

[0050] 第六晶体管T6，所述第六晶体管T6的栅极电连接于所述第四晶体管T4的栅极和所述第五晶体管T5的源极，源极电连接于输出端OUT，漏极连接于第二电平信号线VGL以接收第二电平信号。

[0051] 第七晶体管T7，所述第七晶体管T7的栅极电连接于第一时钟信号输入端CK1以接收第一时钟信号，漏极电连接于所述输出端OUT，源极连接于第二电平信号线VGL以接收第二电平信号。

[0052] 第八晶体管T8，所述第八晶体管T8的栅极电连接于第一复位端RESET1，漏极电连接于第一晶体管T1的漏极，源极连接于第二电平信号线VGL以接收第二电平信号。

[0053] 第九晶体管T9，所述第九晶体管T9的栅极电连接于第一复位端RESET1和所述第八晶体管的栅极T8，源极电连接于输出端OUT，漏极连接于第二电平信号线VGL以接收第二电平信号。

[0054] 具体的，参考图1和图1a，本实施例中，第n级移位寄存器SRn在扫描前复位，具体如下:第n级移位寄存器SRn的第一复位端RESET1接收第n-i级移位寄存器SRn-i输出端OUT的输出信号，从而第n级移位寄存器SRn的第八晶体管T8和第九晶体管T9的栅极均被施加来自第一复位端RESET1所接收的所述输出信号，所述输出信号控制所述第八晶体管T8和第九晶体管T9的导通或关闭。

[0055] 当所述第n级移位寄存器SRn的第八晶体管T8和第九晶体管T9导通时，第二电平信号经导通的所述第八晶体管T8和所述第九晶体管T9，将所述第n级移位寄存器SRn的第一晶体管T1的漏极的电位和输出端的电位均下拉至一低电位，如此，使得第n级移位寄存器SRn实现扫描前复位，其中，下拉至一低电位即是下拉至第二电平信号的电位。更具体的，第n-i级移位寄存器SRn-i输出的栅极驱动信号（即第n-i级移位寄存器SRn-i的输出信号）施加至第n级移位寄存器SRn的第八晶体管T8的栅极和第九晶体管T9的栅极，以控制第八晶体管T8和第九晶体管T9均导通，第八晶体管T8的导通使得第二电平信号传输至P点，进而将P点电位拉至低电位，亦即是，将第一晶体管T1的漏极的电位拉至低电位，而第九晶体管T9得导通使得输出端OUT的电位被下拉至一低电位，因此，第八晶体管T8和第九晶体管T9均导通将第一晶体管T1的漏极和输出端的电位均拉至低电位，如此，使得第n级移位寄存器SRn实现扫描前复位。

[0056] 具体的，参考图1和图1a，本实施例中，第1级移位寄存器SR1在扫描前复位时，第1级移位寄存器SR1的第一复位端RESET1接收复位信号，复位信号控制第1级移位寄存器SR1的第八晶体管T8和第九晶体管T9的导通或关闭。当所述第1级移位寄存器SR1的第八晶体管T8和第九晶体管T9导通时，第二电平信号经导通的所述第八晶体管T8和所述第九晶体管T9，将所述第1级移位寄存器SR1的第一晶体管T1的漏极和输出端OUT的电位下拉至一低电位，其中，下拉至一低电位即是下拉至第二电平信号的电位，实现扫描前复位。

[0057] 具体的，参考图1和图1a，本实施例中，第2级移位寄存器SR2至第i级移位寄存器SRi完成扫描前复位的过程如下：第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1接收第一信号（第一信号可为初始信号或复位信号，本实施例中，以第一信号为复位信号为例仅为举例，而非限定），所述第一信号控制所述第2级移位寄存器SR2至第i级移位寄存器SRi的第八晶体管T8和第九晶体管T9的导通或关闭。当所述第2级移位寄存器SR2至第i级移位寄存器SRi的第八晶体管T8和第九晶体管T9导通时，第二电平信号经导通的所述第八晶体管T8和所述第九晶体管T9，将所述第2级移位寄存器SR2至第i级移位寄存器SRi的第一晶体管T1的漏极和输出端OUT的电位下拉至低电位，第2级移位寄存器SR2至第i级移位寄存器SRi实现扫描前复位，其中，下拉至低电位即是下拉至第二电平信号的电位。

[0058] 图1b示出的本实施例中栅极驱动电路驱动中移位寄存器的工作时序示意图。

[0059] 参考图1、图1a和图1b，移位寄存器的第一输入端IN接收信号（第1级移位寄存器SR1接收初始信号，第k级移位寄存器SRk接收第k+1级移位寄存器SRk+1的输出信号），移位寄存器进入工作；具体的，以第2级移位寄存器SR2为例，第2级移位寄存器SR2的一工作周期可包括：

[0060] 上拉阶段：第1级移位寄存器SR1的输出信号控制第2移位寄存器SR2的第一晶体管T1导通，第一电平信号经导通的所述第一晶体管T1将第一晶体管T1的漏极的电位（即P点电位）上拉至第一电位，如此，使得第三晶体管T3导通；第二时钟信号经导通的第三晶体管T3传输至输出端OUT，输出端OUT输出相应的输出信号。

[0061] 具体的，参考图1和图1a及图1b；第1级移位寄存器SR1的输出信号控制第2级移位寄存器SR2的第一晶体管T1导通，第一电平信号经第一晶体管T1将P点抬升至第一电位；并同时控制第三晶体管T3导通，第二时钟信号经导通的第三晶体管T3将P点进一步抬升拉至第二电位，亦即是第一晶体管T1的漏极，以使第2级移位寄存器SR2输出栅极驱动信号。P点为第二电位的同时，亦即是第二电平信号电平值时，抑制了Q点电位的升高，保持第2级移位寄存器SR2输出端OUT输出栅极驱动信号。

[0062] 下拉阶段：第二时钟信号经导通的第三晶体管T3将第一晶体管T1的漏极拉至第一电位；以及第二复位端RESET2接收第3级移位寄存器SR3输出端OUT的输出信号，所述输出信号控制第二晶体管T2导通，导通的第二晶体管T2将第一晶体管T1的漏极拉至低电位，并使第四晶体管T4和第六晶体管T6导通，输出端OUT输出低电位信号，实现第2级移位寄存器SR2扫描后复位。

[0063] 具体的，参考图1、图1a及图1b；第二时钟信号电位下降时，经第二电容C2的耦合作用，使P点降低至第一电位；同时第3级移位寄存器SR3的栅极驱动信号施加于第二晶体管T2，第二晶体管T2导通；第二电平信号经第二晶体管T2将P点再次下拉至低电位，失去对Q点抑制；第二时钟信号再次跳转为高电位，并将Q点拉至高电位，打开第四晶体管T4与第六晶体管T6，使P点和输出端OUT恢复至低电位，实现第2级移位寄存器SR2扫描后复位。

[0064] 可选的，本实施例中，第一时钟信号和第二时钟信号为脉冲信号；且第一时钟信号的高电位为12V至15V，低电位为-8V至-12V；第二时钟信号的高电位为12V至15V，低电位为-8V至-12V；以及本实施例中第一时钟信号和第二时钟信号互为反相信号。

[0065] 可选的，本实施例中，初始信号为脉冲信号，初始信号的高电位为12V至15V，低电位为-8V至-12V。

[0066] 可选的，本实施例中，第一电平信号电位为12V至15V,通常，第一电平信号为恒定的高电平信号；所述第二电平信号的电位为-8V至-12V，通常，第一电平信号为恒定的低电平信号。

[0067] 需要说明的是本实施例中栅极驱动电路可以应用TFT阵列基板的单边驱动，亦即是栅极驱动电路只位于TFT阵列基板显示区的一侧；同时也能应用于双边驱动，亦即是，栅极驱动电路位于TFT阵列基板显示区的两侧。对于单边驱动或双边驱动，本实施例中栅极驱动电路也可以适用于正向扫描和反向扫描。本实施例中，第一晶体管T1至第第九晶体管T9为NMOS管，但在其他实施例中第一晶体管T1至第九晶体管T9也可以为PMOS管，当第一晶体管T1和第九晶体管T9为PMOS管时，施加或提供的信号，比如复位信号、初始信号，第一时钟信号、第二时钟信号、第一电平信号和第二电平信号等皆与本实施例正好相反。

[0068] 本实施例提供的栅极驱动电路、TFT阵列基板及显示装置，包括m级级联的移位寄存器，每级移位寄存器均在扫描前复位；其中，第n-i级移位寄存器的输出端的输出信号控制第n级移位寄存器进行扫描前复位。因此，本实施例提供的栅极驱动电路，第n级移位寄存器的扫描前复位，通过第n-i级移位寄存器输出端的输出信号实现，使得栅极驱动电路中的移位寄存器在扫描过程中，实现了各级移位寄存器的扫描前复位，并且，由于i满足：1《i《m/2，避免了各级移位寄存器的扫描前复位（开启前复位）与开启之间的时间间隔拉的太长，亦即减小了各级移位寄存器的扫描前复位与开启之间的时间间隔；例如，现有技术中每级移位寄存器的扫描时间大约为16ms，以第m级移位寄存器（即最后一级移位寄存器）为例，则最后一级移位寄存器的扫描前复位和开启（扫描）之间的时间间隔为（m-1）*16ms,而本实施例中，以i为2为例，则最后一级移位寄存器的扫描前复位和开启（扫描）之间的时间间隔为2*
16ms，在其他实施例中，最后一级移位寄存器的扫描前复位和开启（扫描）之间的时间间隔也是小于（m-1）*16ms；如此，极大缩减了最后一级移位寄存器的扫描前复位时刻和扫描时刻之间的时间间隔，而对其他级移位寄存器来说，也是如此，即每级移位寄存器的扫描前复位和开启（扫描）之间的时间间隔都是小于（m-1）*16ms，如此，解决了在扫描过程中栅极驱动电路中移位寄存器输出端电位的漂移的问题（尤其解决了在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移的问题），使得栅极驱动电路中各级移位寄存器的输出端在扫描前（开启前）能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0069] 图2示出的是本发明实施例二中栅极驱动电路结构示意图；本实施例中栅极驱动电路与实施例一中栅极驱动电路基本相同，本实施例二与实施例一的区别在于：参考图2，在本实施例中栅极驱动电路的复位线R1施加复位信号于第1级移位寄存器SR1的第一复位端RESET1，以使第1级移位寄存器SR1的完成扫描前复位，复位线R2至复位线Ri均连接于初始信号线11，并分别将来自初始信号线11的初始信号STV施加于第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1，以使第2级移位寄存器SR2至第i级移位寄存器SRi的完成扫描前复位。

[0070] 具体的，第1级移位寄存器SR1的第一复位端RESET1连接于复位线R1，以接收来自复位线R1的复位信号，以使第1级移位寄存器SR1在扫描前复位。

[0071] 而第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1接收所述初始信号STV，以使第2级移位寄存器SR2至第i级移位寄存器SRi在扫描前复位。具体的，第2级移位寄存器SR2至第i级移位寄存器SRi的第一复位端RESET1均连接于初始信号线11以接收所述初始信号，以使第2级移位寄存器SR2至第i级移位寄存器SRi在扫描前复位。

[0072] 第i+1级移位寄存器SRi+1至第m级移位寄存器SRm在扫描前复位，具体为：以第n级移位寄存器SRn为例，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-i级移位寄存器SRn-i的输出端OUT，接收第n-i级移位寄存器SRn-i输出端OUT的输出信号，第n-i级移位寄存器SRn-i输出端OUT的输出信号控制第n级移位寄存器在扫描前复位，同理，第i+1级移位寄存器SRi+1至第m级移位寄存器SRm依次完成扫描前复位。

[0073] 本实施例中，每级移位寄存器在扫描前复位，其中，第2级移位寄存器SR2至第i级移位寄存器SRi各自均通过初始信号线提供的初始信号完成扫描前复位，以此使得第2级移位寄存器SR2至第i级移位寄存器SRi的复位只需一条初始信号线就能实现，减少了初始信号线的数量；进而减小了栅极驱动电路在TFT阵列基板中的面积开销，通常，这些复位线和初始信号线位于TFT阵列基板的边框区域，因此，减少了复位线的数量的可以减小边框的宽度，从而达到窄边框的效果。

[0074] 图3示出的是本发明实施例三中栅极驱动电路结构示意图。参考图3，在本实施例中，复位线R1、R2至Ri连接于同一复位信号总线R；复位信号总线R接收驱动IC（未示出，通常驱动IC位于TFT阵列基板的台阶区域）提供的复位信号；进而通过复位线R1、R2至Ri施加复位信号至第1级移位寄存器SR1至第i级移位寄存器SRi。

[0075] 具体的，第1级移位寄存器SR1至第i级移位寄存器SRi在扫描前复位，第1级移位寄存器SR1至第i级移位寄存器SRi的第一复位端RESET1均连接于复位信号总线R以接收所述复位信号，以使第1级移位寄存器SR1至第i级移位寄存器SRi在扫描前复位。

[0076] 具体的，第1级移位寄存器SR1至第i级移位寄存器SRi中的第一复位端RESET1接收驱动IC施加至复位信号总线R的复位信号，以使第1级移位寄存器SR1至第i级移位寄存器SRi在扫描前复位；具体的，第1级移位寄存器SR1至第i级移位寄存器SRi的第一复位端RESET1均连接于复位信号总线R以接收所述复位信号，以使第1级移位寄存器SR1至第i级移位寄存器SRi在扫描前复位。

[0077] 第i+1级移位寄存器SRi+1至第m级移位寄存器SRm在扫描前复位，具体为：以第n级移位寄存器SRn为例，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-i级移位寄存器SRn-i的输出端OUT，接收第n-i级移位寄存器SRn-i输出端OUT的输出信号，第n-i级移位寄存器SRn-i输出端OUT的输出信号控制第n级移位寄存器在扫描前复位，同理，第i+1级移位寄存器SRi+1至第m级移位寄存器SRm依次完成扫描前复位。

[0078] 本实施例中，第1级移位寄存器SR1至第i级移位寄存器SRi各自均通过复位信号总线R提供的复位信号完成扫描前复位，以此使得第1级移位寄存器SR1至第i级移位寄存器SRi的复位只需一条复位线就能实现，而第i+1级移位寄存器SRi+1至第m级移位寄存器SRm的复位不需要通过连接到复位信号总线R来完成，因为,第i+1级移位寄存器SRi+1至第m级移位寄存器SRm的复位可以通过来自第1级移位寄存器SR1至第m-i级移位寄存器SRm-i的输出信号来完成复位，如此，省略了第i+1级移位寄存器SRi+1至第m级移位寄存器SRm相应的复位线，亦即，从第1级移位寄存器SR1至第m级移位寄存器SRm来看，减少了复位线的数量；进而减小了栅极驱动电路在TFT阵列基板中的面积开销，通常，这些复位线和复位信号总线位于TFT阵列基板的边框区域，因此，减少了复位线的数量的可以减小边框的宽度，从而达到窄边框的效果。

[0079] 图4示出的是本发明实施例四中栅极驱动电路结构示意图。本实施例中栅极驱动电路为实施例一中栅极驱动电路的一更具体的实施方式，当实施例一中i的值为2时为本实施例的具体实施方式；下述结合实施例一进行详细说明。

[0080] 参考图4，本实施例中栅极驱动电路同样包括m级串联的移位寄存器SR1、SR2…SRn、SRn-1、SRn-2…SRm，m和n均为正整数，且m>3，3≤n≤m；其中，每一级移位寄存器包括：第一复位端RESET1、第一输入端IN和输出端OUT。同时，第1级移位寄存器SR1的第一复位端RESET1和第二级移位寄存器SR2的第一复位端RESET1同时连接于复位信号总线R，复位信号总线R提供复位信号，复位信号由TFT阵列基板中的驱动IC提供，使移位寄存器SR1和SR2在扫描前复位；以及初始信号线21，提供初始信号。

[0081] 具体的，在本实施例中，在一帧扫描开始前复位信号总线R输出复位信号至第1级移位寄存器SR1和第2级移位寄存器SR2，以使第1级移位寄存器SR1和第二移位寄存器SR2在扫描前复位。在第1级移位寄存器SR1和第二级移位寄存器SR2完成扫描前复位后，初始信号线21提供一初始信号至第1级移位寄存器SR1的第一输入端IN，以开启栅极驱动电路的扫描周期，进而栅极驱动电路中各级移位寄存器顺序产生栅极驱动信号。并且第1级移位寄存器SR1输出端OUT的输出信号还施加于与其间隔1级的第3级移位寄存器SR3的第一复位端RESET1，以使第3级移位寄存器SR3的第一输入端IN在接收输入的信号前，第3级移位寄存器SR3的第一复位端RESET1就已经接收来自第1级移位寄存器SR1输出端OUT的输出信号而进行扫描前复位，亦即使得第3级移位寄存器SR3接收来自第1级移位寄存器SR1输出端OUT的输出信号实现扫描前复位。同理，依次类推，第2级移位寄存器SR2输出端OUT的输出信号还施加于与其间隔1级的第4级移位寄存器SR4的第一复位端RESET1，以使第4级移位寄存器SR4的第一输入端IN在接收输入的信号前，第4级移位寄存器SR4的第一复位端RESET1就已经接收来自第2级移位寄存器SR2输出端OUT的输出信号而进行扫描前复位，亦即使得第4级移位寄存器SR4接收来自第2级移位寄存器SR2输出端OUT的输出信号实现扫描前复位；其他级的移位寄存器（第5级移位寄存器SR5至第m级移位寄存器SRm）也按此规律进行扫描前复位，本实施例在此不再一一赘述，只需满足以下条件即可：第n-2级移位寄存器SRn-2输出端OUT的输出信号施加于与其间隔1级的第n级移位寄存器SRn的第一复位端RESET1，以使第n级移位寄存器SRn的第一输入端IN在接收输入的信号前，第n级移位寄存器SRn的第一复位端RESET1就已经接收来自第n-2级移位寄存器SRn-2输出端OUT的输出信号而进行扫描前复位，亦即使得第n级移位寄存器SRn接收来自第n-2级移位寄存器SRn-2输出端OUT的输出信号实现扫描前复位，其中，m和n均为正整数，且m>3，3≤n≤m；如此，使得每一级的移位寄存器皆实现扫描前复位。

[0082] 换句话说，对于第3级移位寄存器SR3至第m移位寄存器SRm的扫描前复位。以第n级为例，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-2级移位寄存器SRn-2的输出端OUT，接收第n-2级移位寄存器SRn-2输出端OUT的输出信号，第n-2级移位寄存器SRn-2输出端OUT的输出信号控制第n级移位寄存器SRn在扫描前复位，保持输出端OUT在扫描前输出低电位。具体的，当第n的值为5时，则第5级移位寄存器SR5的第一复位端RESET1电连接于第3级移位寄存器SR3的输出端OUT，接收第3级移位寄存器SR3的输出端OUT的输出信号，使得第5级移位寄存器SR5在扫描前复位，实现清零，亦即在第5级移位寄存器SR5的第一输入端IN接收信号前，第5级移位寄存器SR5的输出端OUT保持低电位；以及当n的值为8时，则第8级移位寄存器SR8的第一复位端RESET1电连接于第6级移位寄存器SR6的输出端OUT的输出信号，当接收第6级移位寄存器SR6输出端OUT输出的输出信号后，第8级移位寄存器SR8实现扫描前复位，亦即在第8级移位寄存器SR8的第一输入端IN接收信号前，第8级移位寄存器SR8的输出端OUT保持低电位。

[0083] 进一步的，参考图4，本实施例中，栅极驱动电路还包括第一时钟信号线22、第二时钟信号线23、第一电平信号线（未示出）和第二电平信号线（未示出），每级移位寄存器还包括第一时钟信号输入端CK1，第二时钟信号输入端CK2和第二复位端RESET2。

[0084] 第一时钟信号输入端CK1，接收来自第一时钟信号线22的第一时钟信号；第二时钟信号输入端CK2，接收来自第二时钟信号线23的第二时钟信号。

[0085] 第n级移位寄存器SRn第二复位端RESET2与第n+1级移位寄存器SRn+1的输出端OUT相连接，接收所述第n+1级移位寄存器SRk+1输出端OUT的输出信号，以使所述第n级移位寄存器SRn在扫描后复位；以及第n级移位寄存器的输出端的输出信号传输至第n+1级移位寄存器SRn+1的第一输入端IN。具体的，以第1级移位寄存器SR1为例，第1级移位寄存器SR1的输出信号，亦即是栅极驱动信号，传输至第2级移位寄存器SR2的第一输入端IN，以使第2级移位寄存器SR2开启，进入一工作周期，进而在输出端OUT产生栅极驱动信号。

[0086] 第一电平信号线和第二电平信号线提供每级移位寄存器所需的第一电平信号和第二电平信号。

[0087] 本实施例提供的栅极驱动电路，第1级移位寄存器和第2级移位寄存器的扫描前复位采用TFT阵列基板中驱动IC提供的复位信号，第3级移位寄存器至第m级移位寄存器的扫描前复位，通过与其间隔1级的移位寄存器输出端的输出信号控制下实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。因间隔1级的方式在扫描前复位，移位寄存器的扫描时刻和扫描前复位时刻间隔极短，避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中移位寄存器输出端电位的漂移；使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0088] 同时，本实施例中，只需提供2根复位线给第1级移位寄存器和第2级移位寄存器即可使得所有移位寄存器皆完成扫描前复位，如此，使得栅极驱动电路中复位线的布局面积大大的减小，进一步实现TFT阵列基板的窄边框效果。

[0089] 图5示出的是本发明实施例五中栅极驱动电路结构示意图；本实施例中栅极驱动电路为实施例一中栅极驱动电路的一更具体的实施方式，当实施例一中i的值为4时为本实施例的具体实施方式。下述结合实施例一对本实施例详细说明。

[0090] 参考图5，本实施例中，栅极驱动电路同样包括m级串联的移位寄存器SR1、SR2…SRn…SRm，m和n均为正整数，且m>3，5≤n≤m；其中，每一级移位寄存器包括：第一复位端RESET、第一输入端IN和输出端OUT。同时，图5中还示出了，复位线R1、R2、R3和R4，复位线R1、R2、R3和R4同时连接于复位信号总线R，复位信号总线R以提供复位信号，使移位寄存器SR1、SR2、SR3和SR4在扫描前复位；以及初始信号线31，提供初始信号。

[0091] 具体的，在本实施例中，在一帧扫描开始前复位信号总线R提供TFT阵列基板驱动IC产生的复位信号至第1级移位寄存器SR1、第2级移位寄存器SR2、第3级移位寄存器SR3和第4级移位寄存器SR4，以使第1级移位寄存器SR1、第2级移位寄存器SR2、第3级移位寄存器SR3和第4级移位寄存器SR4在扫描前复位。在第1级移位寄存器SR1至第4级移位寄存器SR4扫描前复位后，初始信号线31提供一初始信号STV至第1级移位寄存器SR1的第一输入端IN，以开启栅极驱动电路的扫描周期，进而栅极驱动电路中各级移位寄存器顺序产生栅极驱动信号。并且当第1级移位寄存器SR1输出端OUT的输出信号为栅极驱动信号时，所述栅极驱动信号同时施加于与其间隔3级的第5级移位寄存器SR5的第一复位端RESET1，以使第5级移位寄存器SR5的第一输入端IN在接收输入的信号前，第5级移位寄存器SR5的第一复位端RESET1就已经接收来自第1级移位寄存器SR1输出端OUT的输出信号而进行扫描前复位，亦即使得第5级移位寄存器SR5接收来自第1级移位寄存器SR1输出端OUT的输出信号实现扫描前复位。同理，依次类推，第2级移位寄存器SR2输出端OUT的输出信号还施加于与其间隔3级的第6级移位寄存器SR6的第一复位端RESET1，以使第6级移位寄存器SR6的第一输入端IN在接收输入的信号前，第6级移位寄存器SR6的第一复位端RESET1就已经接收来自第2级移位寄存器SR2输出端OUT的输出信号而进行扫描前复位，亦即使得第6级移位寄存器SR6接收来自第2级移位寄存器SR2输出端OUT的输出信号实现扫描前复位；第3级移位寄存器SR3输出端OUT的输出信号还施加于与其间隔3级的第7级移位寄存器SR7的第一复位端RESET1，以使第7级移位寄存器SR7的第一输入端IN在接收输入的信号前，第7级移位寄存器SR7的第一复位端RESET1就已经接收来自第3级移位寄存器SR3输出端OUT的输出信号而进行扫描前复位，亦即使得第7级移位寄存器SR7接收来自第3级移位寄存器SR3输出端OUT的输出信号实现扫描前复位；第4级移位寄存器SR4输出端OUT的输出信号还施加于与其间隔3级的第8级移位寄存器SR8的第一复位端RESET1，以使第8级移位寄存器SR8的第一输入端IN在接收输入的信号前，第8级移位寄存器SR8的第一复位端RESET1就已经接收来自第4级移位寄存器SR4输出端OUT的输出信号而进行扫描前复位，亦即使得第8级移位寄存器SR8接收来自第4级移位寄存器SR2输出端OUT的输出信号实现扫描前复位；其他级的移位寄存器（第9级移位寄存器SR9至第m级移位寄存器SRm）也按此规律进行扫描前复位，本实施例在此不再一一赘述，只需满足以下条件即可：第n-4级移位寄存器SRn-4输出端OUT的输出信号施加于与其间隔3级的第n级移位寄存器SRn的第一复位端RESET1，以使第n级移位寄存器SRn的第一输入端IN在接收输入的信号前，第n级移位寄存器SRn的第一复位端RESET1就已经接收来自第n-4级移位寄存器SRn-4输出端OUT的输出信号而进行扫描前复位，亦即使得第n级移位寄存器SRn接收来自第n-4级移位寄存器SRn-4输出端OUT的输出信号实现扫描前复位，其中，m和n均为正整数，且m>3，5≤n≤m；如此，使得每一级的移位寄存器皆实现扫描前复位。

[0092] 换句话说，对于第5级移位寄存器SR5至第m移位寄存器SRm的扫描前复位。以第n级为例，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-4级移位寄存器SRn-4的输出端，接收第n-4级移位寄存器SRn-4的输出端OUT的输出信号，第n-4级移位寄存器SRn-4输出端OUT的输出信号控制第n级移位寄存器SRn在扫描前复位，保持输出端OUT在扫描前输出低电位。当第n的值为9时，则第9级移位寄存器SR9的第一复位端RESET1电连接于第5级移位寄存器SR5的输出端OUT，接收第5级移位寄存器SR5输出端OUT的栅极驱动信号，使得第9级移位寄存器SR9在扫描前复位，实现清零，亦即在第9级移位寄存器SR9的第一输入端IN接收信号前，第9级移位寄存器SR9的输出端OUT保持低电位；以及当n的值为8时，则第8级移位寄存器SR8的第一复位端RESET1电连接于第4级移位寄存器SR4的输出端OUT的输出信号，当接收第4级移位寄存器SR4输出端OUT输出的栅极驱动信号后，使得第8级移位寄存器实现扫描前复位，亦即在第8级移位寄存器SR8的第一输入端IN接收信号前，第8级移位寄存器SR8的输出端OUT保持低电位。

[0093] 进一步的，参考图5，本实施例中，栅极驱动电路还包括第一时钟信号线32、第二时钟信号线33、第一电平信号线（未示出）和第二电平线（未示出），以及每级移位寄存器还包括第一时钟信号输入端CK1，第二时钟信号输入端CK2和第二复位端RESET2。

[0094] 第一时钟信号输入端CK1，接收来自第一时钟信号线32的第一时钟信号；第二时钟信号输入端CK2，接收来自第二时钟信号线33的第二时钟信号。

[0095] 第n级移位寄存器SRn第二复位端RESET2与第n+1级移位寄存器SRn+1的输出端OUT相连接，接收所述第n+1级移位寄存器SRn+1的输出端OUT的输出信号，以使所述第n级移位寄存器SRn在扫描后复位；以及第n级移位寄存器SRn的输出端OUT的输出信号传输至第n+1级移位寄存器SRn+1的第一输入端IN。

[0096] 第一电平信号线和第二电平信号线提供栅极驱动电路中每级移位寄存器所需的的第一电平信号和第二电平信号。

[0097] 本实施例提供的栅极驱动电路，第1级移位寄存器SR1、第2级移位寄存器SR2、第3级移位寄存器SR3和第4级移位寄存器SR4的扫描前复位，通过复位总线R提供，第5级移位寄存器SR5至第m级移位寄存器SRm的复位通过与其间隔3级的移位寄存器输出端的输出信号控制下实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0098] 图6示出的是本发明实施例六中栅极驱动电路结构示意图；本实施例中栅极驱动电路为实施例一中栅极驱动电路的一更具体的实施方式，当实施例一中i的值为3时为本实施例的具体实施方式。下述结合实施例一对本实施例详细说明。

[0099] 参考图6，本实施例中，栅极驱动电路同样包括m级串联的移位寄存器SR1、SR2…SRn…SRm，m和n均为正整数，且m>3，4≤n≤m；其中，每一级移位寄存器包括：第一复位端RESET、第一输入端IN和输出端OUT。同时，图6中还示出了，复位线R1、R2和R3，复位线R1、R2和R3同时连接于复位信号总线R，复位信号总线R以提供复位信号，使移位寄存器SR1、SR2和SR3在扫描前复位；以及初始信号线41，提供初始信号。

[0100] 具体的，在本实施例中，在一帧扫描开始前复位信号总线R提供TFT阵列基板驱动IC产生的复位信号至第1级移位寄存器SR1、第2级移位寄存器SR2和第3级移位寄存器SR3，以使第1级移位寄存器SR1、第2级移位寄存器SR2和第3级移位寄存器SR3扫描前复位。在第1级移位寄存器SR1、第2级移位寄存器SR2和第3级移位寄存器SR3完成扫描复位后，初始信号线41提供一初始信号至第1级移位寄存器SR1的第一输入端IN，以开启栅极驱动电路的扫描周期，进而栅极驱动电路中各级移位寄存器顺序产生栅极驱动信号。并且第1级移位寄存器SR1输出端OUT的输出信号还施加于与其间隔2级的第4级移位寄存器SR4的第一复位端RESET1，以使第4级移位寄存器SR4的第一输入端IN在接收输入的信号前，第4级移位寄存器SR4的第一复位端RESET1就已经接收来自第1级移位寄存器SR1输出端OUT的输出信号而进行扫描前复位，亦即使得第4级移位寄存器SR4接收来自第1级移位寄存器SR1输出端OUT的输出信号实现扫描前复位。同理，依次类推，第2级移位寄存器SR2输出端OUT的输出信号还施加于与其间隔2级的第5级移位寄存器SR4的第一复位端RESET1，以使第5级移位寄存器SR5的第一输入端IN在接收输入的信号前，第5级移位寄存器SR5的第一复位端RESET1就已经接收来自第2级移位寄存器SR2输出端OUT的输出信号而进行扫描前复位，亦即使得第5级移位寄存器SR5接收来自第2级移位寄存器SR2输出端OUT的输出信号实现扫描前复位；第3级移位寄存器SR3输出端OUT的输出信号还施加于与其间隔2级的第6级移位寄存器SR6的第一复位端RESET1，以使第6级移位寄存器SR6的第一输入端IN在接收输入的信号前，第6级移位寄存器SR6的第一复位端RESET1就已经接收来自第3级移位寄存器SR3输出端OUT的输出信号而进行扫描前复位，亦即使得第6级移位寄存器SR6接收来自第3级移位寄存器SR3输出端OUT的输出信号实现扫描前复位；其他级的移位寄存器（第7级移位寄存器SR7至第m级移位寄存器SRm）也按此规律进行扫描前复位，本实施例在此不再一一赘述，只需满足以下条件即可：第n-3级移位寄存器SRn-3输出端OUT的输出信号施加于与其间隔2级的第n级移位寄存器SRn的第一复位端RESET1，以使第n级移位寄存器SRn的第一输入端IN在接收输入的信号前，第n级移位寄存器SRn的第一复位端RESET1就已经接收来自第n-3级移位寄存器SRn-3输出端OUT的输出信号而进行扫描前复位，亦即使得第n级移位寄存器SRn接收来自第n-3级移位寄存器SRn-3输出端OUT的输出信号实现扫描前复位，其中，m和n均为正整数，且m>3，4≤n≤m；如此，使得每一级的移位寄存器皆实现扫描前复位。

[0101] 换句话说，对于第4级移位寄存器SR4至第m移位寄存器SRm的扫描前复位。以第n级为例，第n级移位寄存器SRn的第一复位端RESET1电连接于第n-3级移位寄存器SRn-3的输出端，接收第n-3级移位寄存器SRn-4的输出端OUT的输出信号，第n-3级移位寄存器SRn-3输出端OUT的输出信号控制第n级移位寄存器SRn在扫描前复位，保持输出端OUT在扫描前输出低电位。当n的值为9时，则第9级移位寄存器SR9的第一复位端RESET1电连接于第6级移位寄存器SR6的输出端OUT，接收第6级移位寄存器SR9输出端OUT的栅极驱动信号，使得第9级移位寄存器SR9在扫描前复位，实现清零，保持输出端OUT的低电位；以及当n的值为8时，则第8级移位寄存器SR8的第一复位端RESET1电连接于第5级移位寄存器SR5的输出端OUT的输出信号，当接收第5级移位寄存器SR5输出端OUT输出的栅极驱动信号后，使得第8级移位寄存器在扫描前复位，保持输出端OUT低电位。

[0102] 进一步的，参考图6，本实施例中，栅极驱动电路还包括第一时钟信号线42、第二时钟信号线43、第一电平信号线（未示出）和第二电平线（未示出），以及每级移位寄存器还包括第一时钟信号输入端CK1，第二时钟信号输入端CK2和第二复位端RESET1。

[0103] 第一时钟信号输入端CK1，接收来自第一时钟信号线42的第一时钟信号；第二时钟信号输入端CK2，接收来自第二时钟信号线43的第二时钟信号。

[0104] 第n级移位寄存器SRk第二复位端RESET2与第n+1级移位寄存器SRn+1的输出端OUT相连接，接收所述第n+1级移位寄存器SRn+1的输出端OUT的输出信号，以使所述第n级移位寄存器SRn在扫描后复位；以及第n级移位寄存器SRn的输出端OUT的输出信号传输至第n+1级移位寄存器SRn+1的第一输入端IN。具体的，以第1级移位寄存器SR1为例，第1级移位寄存器SR1的输出信号，亦即是栅极驱动信号，传输至第2级移位寄存器SR2的第一输入端IN，以使第2级移位寄存器SR2开启，进入一工作周期，进而在输出端OUT产生栅极驱动信号。

[0105] 第一电平信号线和第二电平信号线提供每级移位寄存器所需的第一电平信号和第二电平信号。

[0106] 本实施例提供的栅极驱动电路，每级移位寄存器在扫描前复位，其中，第1级移位寄存器SR1、第2级移位寄存器SR2和第3级移位寄存器SR3的扫描前复位，通过复位线R1-R3提供，第4级移位寄存器SR4至第m级移位寄存器SRm的复位通过与其间隔2级的移位寄存器输出端的输出信号控制下实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。同时扫描前复位和扫描时刻，因间隔2级，使得扫描时刻和扫描前复位时刻之间的时间间隔极小，进而避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0107] 需要说明的是，本实施例仅以正扫为举例，而非限定，上述各实施例中的栅极驱动电路还可以应用于反扫方式，反扫方式与正扫方式的基于相同的实施方式，在此不再重述，并且，栅极驱动电路也不限于是4phases或8phases，本实施例以4phases为例子，其仅为举例，而非限定。

[0108] 图7示出的是本发明实施例七中TFT阵列基板结构示意图；参考图7，本实施例中TFT阵列基板电路500包括上述实施例中的栅极驱动电路501。具体的，本实例中TFT阵列基板为单边驱动，也即栅极驱动电路501形成于TFT阵列基板500一侧。

[0109] 参考图7a，图7a是本发明实施例七中TFT阵列基板的一种优选实施方式结构示意图，其应用于TFT阵列基板的双边驱动，也即是栅极驱动电路501位于于TFT阵列基板的两侧。

[0110] 需要说明的是：本实施例中，实施例中，及0体管TFT阵列基板不限于用于LCD（液晶显示器）的TFT阵列基板，用于OLED（有机发光显示器）的TFT阵列基板或用于电子纸等。以及，本实施例中，TFT阵列基板不限于是非晶硅型TFT阵列基板、LTPS型TFT阵列基板或氧化物型TFT阵列基板。本发明实施例提供的TFT阵列基板的栅极驱动电路不限于单边驱动和双边驱动两种形式。

[0111] 本实施例提供的TFT阵列基板，每级移位寄存器在扫描前复位，其中，第1+i级移位寄存器至第m级移位寄存器的扫描前复位，通过与其间隔i级的第n-i级移位寄存器输出端的输出信号控制下实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0112] 同时，因栅极驱动电路中只存在少数移位寄存器需要提供复位线进行扫描前复位，极大的减少了栅极驱动电路中复位线的数量；进而达到了TFT阵列基板窄边框的效果。

[0113] 图8示出的是本发明实施例八中显示面板结构示意图。参考图8，本实施例中，显示面板600包括TFT阵列基板601，通常，显示面板600还包括与TFT阵列基板601相对设置的彩膜基板602；其中，TFT阵列基板601采用上述任一实施例所述的TFT阵列基板。

[0114] 本实施例中提供的显示面板，显示面板栅极驱动电路中每级移位寄存器在扫描前复位，其中，第1+i级移位寄存器至第m级移位寄存器的扫描前复位，通过与其间隔i级的第n-i级移位寄存器输出端的输出信号控制下实现，使得栅极驱动电路中的移位寄存器在扫描过程中，顺序实现各级移位寄存器的扫描前复位。避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果。

[0115] 同时，因栅极驱动电路中只存在少数移位寄存器需要提供复位线进行扫描前复位，极大的减少了栅极驱动电路中复位线的数量；进而达到了显示面板窄边框的效果。

[0116] 图9示出的是本发明实施例九中显示装置结构示意图。

[0117] 参考图9，本实施例中显示装置不限于为有机发光显示器（OLED）、液晶显示器（LCD）或电子纸等显示装置；具体的，显示装置700包括显示面板701。其中，显示面板701采用实施例八中所述的显示面板。

[0118] 本实施例提供的显示装置，包括m级级联的移位寄存器，每级移位寄存器在扫描前复位，第1级移位寄存器SR1至第m级移位寄存器SRm依次完成扫描前复位；其中，第1级移位寄存器SR1至第i级移位寄存器SRi的扫描前复位通过第一信号（初始信号或复位信号）来实现，而第i+1级移位寄存器SR1+1至第m级移位寄存器SRm的扫描前复位，通过与其间隔i的级移位寄存器输出端的输出信号实现。因此，本实施例提供的显示装置至少能达到以下的效果之一：避免了栅极驱动电路中移位寄存器在一帧扫描开始前同时复位后，在扫描过程中栅极驱动电路中扫描顺序靠后的移位寄存器输出端电位的漂移，使得栅极驱动电路中各级移位寄存器的输出端在扫面前能够保持低电位，避免了栅极驱动电路因移位寄存器输出端的电位漂移引起的显示装置在显示过程中的屏幕抖动等现象，提高了显示效果，减小了边框宽度，达到了窄边框效果。

[0119] 以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。