本发明涉及一种栅极侧扇出区域电路结构。该电路结构包括：第一晶体管(T1)，栅极连接第一输入端(A)，漏极和源极分别连接第二输入端(B)和第N级栅极扫描线(N)；第一电路模块的第一端子(1)连接第一输入端(A)，第二端子(2)连接第二输入端(B)，第三端子(3)连接第N+1级栅极扫描线(N+1)；第二电路模块的第一端子(1)和第二端子(2)连接第二输入端(B)，第三端子(3)连接第N级栅极扫描线(N)；第三电路模块的第一端子(1)和第二端子(2)连接该第二输入端(B)，第三端子(3)连接该第N+1级栅极扫描线(N+1)；周期性方波自该第一输入端(A)输入，栅极扫描信号自该第二输入端(B)输入。本发明可以大幅降低G-COF芯片成本。
1.一种栅极侧扇出区域电路结构，其特征在于，包括：第一电路模块，第二电路模块，第三电路模块，以及第一晶体管；
该第一晶体管的栅极连接第一输入端，漏极和源极分别连接第二输入端和第N级栅极扫描线，N为自然数；
该第一电路模块的第一端子连接该第一输入端，第二端子连接该第二输入端，第三端子连接第N+1级栅极扫描线；
该第二电路模块的第一端子和第二端子连接该第二输入端，第三端子连接该第N级栅极扫描线；
该第三电路模块的第一端子和第二端子连接该第二输入端，第三端子连接该第N+1级栅极扫描线；
周期性方波自该第一输入端输入，栅极扫描信号自该第二输入端输入，该周期性方波的周期为该栅极扫描信号的扫描周期的2倍；
当该第一电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第一电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通；
当该第二电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第二电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通；
当该第三电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第三电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通。
2.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一晶体管为NMOS晶体管。
3.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一电路模块，第二电路模块及第三电路模块的电路结构相同。
4.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第一电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第一电路模块的第二端子和第三端子。
5.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第二电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第二电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第二电路模块的第二端子和第三端子。
6.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第三电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第三电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第三电路模块的第二端子和第三端子。
7.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第一幅值电压为
8.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，该第二幅值电压为-7V。
9.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，所述栅极扫描信号来自G-COF芯片。
10.如权利要求1所述的栅极侧扇出区域电路结构，其特征在于，所述栅极扫描信号来自栅极驱动电路。
栅极侧扇出区域电路结构
技术领域
[0001] 本发明涉及液晶显示技术，尤其涉及一种栅极侧扇出区域电路结构。
背景技术
[0002] TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)是当前平板显示的主要品种之一，已经成为了现代IT、视讯产品中重要的显示平台。TFT-LCD使用薄膜晶体管(thin-film transistor,TFT)等主动式组件来控制每一像素单元的开启与关闭，并根据影像信号来控制液晶材质对光线的穿透率以显示影像。液晶显示器上设有包含像素阵列的显示面板，
[0003] 及用来驱动液晶显示面板的驱动电路。显示面板上设有多条平行的数据线和扫描线，数据线和扫描线彼此垂直交错，且在交错处设有像素单元及控制像素单元的薄膜晶体管开关。驱动电路包含源极驱动器与栅极驱动器，源极驱动器提供数据线相关于显示影像的信号，而栅极驱动器提供扫描线开启或关闭薄膜晶体管的讯号。
[0004] 如图1所示，其为现有技术中TFT-LCD驱动架构示意图，现有TFT-LCD主要驱动原理包括：系统主板将R/G/B压缩信号、控制信号及动力通过线材与PCB板1上的连接器(connector)相连接，PCB板通过S-COF芯片(Source-Chip on Film，薄膜上源极芯片)2和G-COF(Gate-Chip on Film，薄膜上栅极芯片)芯片3与显示区域(Display Area)4连接，从而使得LCD获得所需的电源、以及信号。为了实施窄边框设计，并因应电子产品朝轻薄短小、功能好及速度快发展，驱动芯片封装的技术也朝向厚度愈薄、面积愈小的趋势发展，栅极芯片及源极芯片都采用了薄膜上芯片(Chip on Film，COF)型封装方式。图1中可见，扇出区域(Fan Out Area)5是显示区域4信号线路与驱动芯片连接的部分，栅极信号线及源极数据线经由扇出区域5连接至S-COF芯片2和G-COF芯片3，位于栅极驱动芯片G-COF芯片3一侧的扇出区域5可以称为栅极侧扇出区域。
[0005] 在现有结构下，以分辨率为m×n的液晶显示装置为例，需要3m条源极数据线，及n条栅极扫描线。若数据驱动器和扫描驱动器的通道分别为a和b，则所需数据驱动器和扫描驱动器的数目分别为3m/a和n/b。数据驱动器相较扫描驱动器的价格比较高，数据驱动器的数目较多因而导致生产成本较高。一种通常的解决方案是将R像素电极、G像素电极以及B像素电极分别沿扫描线方向排列。对于相同分辨率为m×n的液晶显示装置，则需要m条数据线以及3n条扫描线，对应地所需的数据驱动器和扫描驱动器的数目分别是m/a和3n/b，数据驱动器的数目减少了1/3，因此在一定程度上可降低成本，但是扫描驱动器的数目则增加为原来的3倍，也不利于成本的降低。
[0006] 无论如何，液晶显示装置分辨率都与栅极扫描线数量成正比。随着市场对液晶显示装置分辨率需求的上升，只能通过增加G-COF颗数或者增加单颗G-COF的输出通道(Output Channel)数量来满足实际的应用需求，造成产品成本的上升和绑定(Bonding)良率的下降。
发明内容
[0007] 因此，本发明的目的在于提供一种可以降低G-COF芯片成本的栅极侧扇出区域电路设计方案。
[0008] 为实现上述目的，本发明提供了一种栅极侧扇出区域电路结构，包括：第一电路模块，第二电路模块，第三电路模块，以及第一晶体管；
[0009] 该第一晶体管的栅极连接第一输入端，漏极和源极分别连接第二输入端和第N级栅极扫描线，N为自然数；
[0010] 该第一电路模块的第一端子连接该第一输入端，第二端子连接该第二输入端，第三端子连接第N+1级栅极扫描线；
[0011] 该第二电路模块的第一端子和第二端子连接该第二输入端，第三端子连接该第N级栅极扫描线；
[0012] 该第三电路模块的第一端子和第二端子连接该第二输入端，第三端子连接该第N+1级栅极扫描线；
[0013] 周期性方波自该第一输入端输入，栅极扫描信号自该第二输入端输入，该周期性方波的周期为该栅极扫描信号的扫描周期的2倍；
[0014] 当该第一电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第一电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通；
[0015] 当该第二电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第二电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通；
[0016] 当该第三电路模块的第一端子的输入电压等于该周期性方波的第一幅值电压时，其第二端子和第三端子之间截止；当该第三电路模块的第一端子的输入电压等于该周期性方波的第二幅值电压时，其第二端子和第三端子之间导通。
[0017] 其中，该第一晶体管(T1)为NMOS晶体管。
[0018] 其中，该第一电路模块，第二电路模块及第三电路模块的电路结构相同。
[0019] 其中，该第一电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第一电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第一电路模块的第二端子和第三端子。
[0020] 其中，该第二电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第二电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第二电路模块的第二端子和第三端子。
[0021] 其中，该第三电路模块包括第二NMOS晶体管和第三NMOS晶体管；该第二NMOS晶体管的栅极作为该第三电路模块的第一端子，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管的栅极输入该第一幅值电压，源极和漏极分别作为该第三电路模块的第二端子和第三端子。
[0022] 其中，该第一幅值电压优选为3.3V。
[0023] 其中，该第二幅值电压优选为-7V。
[0024] 该第一幅值电压及第二幅值电压用于控制第一电路模块，第二电路模块及第三电路模块导通与否，因此其具体取值不限于3.3V/-7V，也可选用其它适当的值，优选从现有的栅极侧电路电压设计规格中选取。
[0025] 其中，所述栅极扫描信号来自G-COF芯片。
[0026] 其中，所述栅极扫描信号来自栅极驱动电路。
[0027] 综上所述，本发明栅极侧扇出区域电路结构可以大幅降低G-COF芯片成本，且不会增加额外的设备成本，从而提升产品品质，提升产品竞争力。
附图说明
[0028] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
[0029] 附图中，
[0030] 图1为现有技术中TFT-LCD驱动架构示意图；
[0031] 图2为本发明栅极侧扇出区域电路结构一较佳实施例的电路原理图；
[0032] 图3为该较佳实施例中所采用电路模块的电路结构图；
[0033] 图4为该较佳实施例所采用的周期性方波波形图。
具体实施方式
[0034] 参见图2，其为本发明栅极侧扇出区域电路结构一较佳实施例的电路原理图。该较佳实施例的栅极侧扇出区域电路结构主要包括：第一电路模块，第二电路模块，第三电路模块，以及第一NMOS晶体管T1；在此较佳实施例中，第一晶体管T1采用了NMOS晶体管，本领域技术人员可以理解，可以代替NMOS晶体管功能的其它类型晶体管也可作为本发明的选择；
[0035] 该第一NMOS晶体管T1的栅极连接第一输入端A，漏极和源极分别连接第二输入端B和第N级栅极扫描线N，N为自然数；
[0036] 该第一电路模块的第一端子1连接该第一输入端A，第二端子2连接该第二输入端B，第三端子3连接第N+1级栅极扫描线N+1；
[0037] 该第二电路模块的第一端子1和第二端子2连接该第二输入端B，第三端子3连接该第N级栅极扫描线N；
[0038] 该第三电路模块的第一端子1和第二端子2连接该第二输入端B，第三端子3连接该第N+1级栅极扫描线N+1；
[0039] 周期性方波自该第一输入端A输入，栅极扫描信号自该第二输入端B输入，该周期性方波的周期为该栅极扫描信号的扫描周期的2倍；
[0040] 当该第一电路模块的第一端子1的输入电压等于该周期性方波的第一幅值电压时，其第二端子2和第三端子3之间截止；当该第一电路模块的第一端子1的输入电压等于该周期性方波的第二幅值电压时，其第二端子2和第三端子3之间导通；
[0041] 当该第二电路模块的第一端子1的输入电压等于该周期性方波的第一幅值电压时，其第二端子2和第三端子3之间截止；当该第二电路模块的第一端子1的输入电压等于该周期性方波的第二幅值电压时，其第二端子2和第三端子3之间导通；
[0042] 当该第三电路模块的第一端子1的输入电压等于该周期性方波的第一幅值电压时，其第二端子2和第三端子3之间截止；当该第三电路模块的第一端子1的输入电压等于该周期性方波的第二幅值电压时，其第二端子2和第三端子3之间导通。
[0043] 再结合图3和图4来理解本发明，图3为该较佳实施例中所采用电路模块的电路结构图，图4为该较佳实施例所采用的周期性方波波形图。其中，输入第一输入端A的为幅值3.3V/-7V的周期性方波，其周期为栅极扫描线扫描周期的2倍。输入第二输入端B的可以为实际的G-COF芯片所输出的信号，也可以是来自类似的用于输出栅极扫描信号的栅极驱动电路的信号。本发明所采用的第一电路模块，第二电路模块，及第三电路模块的功能相同，均是当1端的输入电压为3.3V时，2与3之间截止；当1端的输入电压为-7V时，2与3之间导通。因此，为了简化电路，在此实施例中第一电路模块，第二电路模块，及第三电路模块采用了相同的电路结构。各电路模块包括第二NMOS晶体管T2和第三NMOS晶体管T3；该第二NMOS晶体管T2的栅极作为各电路模块的第一端子1，源极和漏极分别输入该第一幅值电压和第二幅值电压；该第三NMOS晶体管T3的栅极输入该第一幅值电压，源极和漏极分别作为各电路模块的第二端子2和第三端子3。图3中的电阻R为NMOS导通时的等效电阻。本领域技术人员可以理解，其它可以实现类似功能的电路模块也适用于本发明。
[0044] 系统工作中，当第二输入端B输出为高电压时，第二电路模块，第三电路模块截止，当第一输入端A输出为3.3V时，第一电路模块截止，栅极扫描线N输出高电压，栅极扫描线N+1输出为0；当第一输入端A输出为-7V时，第一电路模块导通，栅极扫描线N输出0V，栅极扫描线N+1输出为高电压；当第二输入端B输出为低电压时，第二电路模块，第三电路模块导通，栅极扫描线N和栅极扫描线N+1均输出为低电压。即，利用现有G-COF芯片的
1通道输出可以对应2条扫描线(Scan Line)。
[0045] 综上所述，本发明为解决市场对分辨率需求的不断提高与产品成本需要持续减低的矛盾，在传统G-COF芯片的设计基础上，在栅极侧扇出区域上利用多个NMOS之间的组合电路，增加额外结构以实现利用G-COF芯片的1通道输出对应2条扫描线的功能，大幅降低G-COF芯片成本，且不会增加额外的设备成本，从而提升产品品质，提升产品竞争力。
[0046] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
