本发明提供一种乱数产生装置，包括第一频率产生电路、第二频率产生电路与正反器。第一频率产生电路依据由输入端所输入的信号产生第一频率信号，并由输出端输出第一频率信号。第二频率产生电路产生并输出时钟信号。正反器具有数据输入端、时钟输入端与数据输出端，数据输入端与时钟输入端分别电性连接第一频率产生电路与第二频率产生电路。正反器依据第一频率信号与时钟信号，据以由数据输出端输出乱数信号，并将乱数信号反馈至第一频率产生电路，据以改变第一频率信号的频率。
一第一频率产生电路，依据由所述第一频率产生电路的输入端所输入的信号产生一第一频率信号，并由所述第一频率产生电路的输出端输出所述第一频率信号；
一正反器，具有一数据输入端、一时钟输入端与一数据输出端，所述数据输入端与所述时钟输入端分别电性连接于所述第一频率产生电路的所述输出端与所述第二频率产生电路，所述正反器依据所述第一频率信号与所述时钟信号，以由所述数据输出端输出一乱数信号，并将所述乱数信号反馈至所述第一频率产生电路的所述输入端，以改变所述第一频率信号的频率；
其中，所述第一频率信号的所述频率高于所述时钟信号的频率，其中，所述第一频率产生电路还包括：
一第一频率产生器，电性连接所述数据输出端，用以接收所述乱数信号并选择性地储存指示为一的所述乱数信号或指示为零的所述乱数信号，并依据所储存的所述乱数信号产生并输出一第二频率信号；
一第一混合器，所述第一混合器的输入端至少接收所述第二频率信号与所述第三频率信号，以产生所述第一频率信号，其中，所述第一频率产生器还包括：
一第一积分单元，电性连接所述数据输出端，用以响应于指示为一的所述乱数信号而产生一第一电压信号；
一第二积分单元，电性连接所述数据输出端，用以响应于指示为零的所述乱数信号而产生一第二电压信号；
一第二混合器，所述第二混合器的输入端至少接收所述第一电压信号与所述第二电压信号，所述第二混合器的输出端电性连接于所述第一混合器的其中之一的输入端；
一第一电容，电性连接于所述第一积分单元与所述第二混合器之间，用以储存当所述第一频率产生器禁能时的所述第一电压信号所指示的电能，以提供下一次所述第一频率产生器使能时输入所述第二混合器的起始频率；以及一第二电容，电性连接于所述第二积分单元与所述第二混合器之间，用以储存当所述第一频率产生器禁能时的所述第二电压信号所指示的电能，以提供下一次所述第一频率产生器使能时输入所述第二混合器的起始频率。
2.根据权利要求1所述的乱数产生装置，其特征在于，所述第二频率产生器包括：一第一频率产生单元，产生并输出一第四频率信号；
一第二频率产生单元，产生并输出一第五频率信号；以及
一第三混合器，所述第三混合器的输入端电性连接于所述第一频率产生单元与所述第二频率产生单元，而所述第三混合器的输出端电性连接于所述第一混合器的其中之一的输入端，以使所述第三混合器依据所接收的所述第四频率信号与所述第五频率信号产生所述第三频率信号；
其中，所述第四频率信号的频率高于所述第五频率信号的频率。
3.根据权利要求1所述的乱数产生装置，其特征在于，所述乱数信号反馈至所述第一频率产生电路的传输路径为正反馈路径。
4.根据权利要求1所述的乱数产生装置，其特征在于，通过反馈所产生的所述乱数信号为一白噪声。
一第一频率产生电路，依据由所述第一频率产生电路的输入端所输入的信号产生一第一频率信号，并由所述第一频率产生电路的输出端输出所述第一频率信号；
一正反器，具有一数据输入端、一时钟输入端与一数据输出端，所述数据输入端与所述时钟输入端分别电性连接于所述第一频率产生电路的所述输出端与所述第二频率产生电路，所述正反器依据所述第一频率信号与所述时钟信号，以由所述数据输出端输出一乱数信号，并将所述乱数信号反馈至所述第一频率产生电路的所述输入端，以改变所述第一频率信号的频率；
其中，所述第一频率信号的所述频率高于所述时钟信号的频率，其中，所述第一频率产生电路还包括：
一第一频率产生器，电性连接所述数据输出端，用以接收所述乱数信号并选择性地储存指示为一的所述乱数信号或指示为零的所述乱数信号，并依据所储存的所述乱数信号产生并输出一第二频率信号；
一第一混合器，所述第一混合器的输入端至少接收所述第二频率信号与所述第三频率信号，以产生所述第一频率信号，其中，所述第一频率产生器还包括：
一第一微分单元，电性连接所述数据输出端，用以响应于指示为一的所述乱数信号而产生一第一电压信号；
一第二微分单元，电性连接所述数据输出端，用以响应于指示为零的所述乱数信号而产生一第二电压信号；
一第二混合器，所述第二混合器的输入端至少接收所述第一电压信号与所述第二电压信号，所述第二混合器的输出端电性连接于所述第一混合器的其中之一的输入端；
一第一电感，电性连接于所述第一微分单元与所述第二混合器之间，用以储存当所述第一频率产生器禁能时的所述第一电压信号所指示的电能，以提供下一次所述乱数产生装置使能时的起始频率；以及一第二电感，电性连接于所述第二微分单元与所述第二混合器之间，用以储存当所述第一频率产生器禁能时的所述第二电压信号所指示的电能，以提供下一次所述乱数产生装置使能时的起始频率。
6.根据权利要求5所述的乱数产生装置，其特征在于，所述第二频率产生器包括：一第一频率产生单元，产生并输出一第四频率信号；
一第二频率产生单元，产生并输出一第五频率信号；以及
一第三混合器，所述第三混合器的输入端电性连接于所述第一频率产生单元与所述第二频率产生单元，而所述第三混合器的输出端电性连接于所述第一混合器的其中之一的输入端，以使所述第三混合器依据所接收的所述第四频率信号与所述第五频率信号产生所述第三频率信号；
其中，所述第四频率信号的频率高于所述第五频率信号的频率。
7.根据权利要求5所述的乱数产生装置，其特征在于，所述乱数信号反馈至所述第一频率产生电路的传输路径为正反馈路径。
8.根据权利要求5所述的乱数产生装置，其特征在于，通过反馈所产生的所述乱数信号为一白噪声。
乱数产生装置
技术领域
[0001] 本发明涉及一种乱数产生装置，且特别是涉及一种通过反馈来将所产生的乱数信号呈现白噪声特性的乱数产生装置。
背景技术
[0002] 请参照图1A，图1A示出了依据已知的乱数产生装置的一功能方块图。如图1A所示，已知的乱数产生装置9主要包括高频产生器90、低频产生器92以及D型正反器94。在实际的操作中，D型正反器94所产生的乱数信号RN是通过低频产生器92所产生的时钟信号CLK来读取由高频产生器90所产生的高频信号noise而产生。然而，低频产生器92所产生的时钟信号CLK为一种稳定的低频信号，因此高频信号noise的特性将决定乱数信号RN的特性。
[0003] 为了可以产生一组具有芯片对芯片（die-to-die）差异性的乱数信号RN，请参照图1B，图1B示出了依据已知的乱数产生装置的另一功能方块图。如图1B所示，已知的乱数产生装置9’包括高频产生器90、第一低频产生器96、第二低频产生器92、D型正反器94以及混合器98。此乱数产生装置9’通过混合器98，来将高频产生器90所产生的高频信号H_noise与第一低频产生器96所产生的低频信号L_noise进行混合，而据以产生混合信号Mix_noise。接着，D型正反器94通过第二低频产生器92所产生的时钟信号CLK来读取混合信号Mix_noise，并由其输出端输出乱数信号RN。
[0004] 请参照图2A与图2B，图2A示出了依据图1B的乱数产生装置的混合信号的频谱示意图；图2B示出了依据图1B的乱数产生装置的乱数信号的频谱示意图。如图2A与图2B所示，混合信号Mix_noise的频谱仍然具有一定的规律性，而使得乱数信号RN的频谱也将呈现变化很少的规律性。因此，通过已知的乱数产生装置9’所产生的乱数信号RN虽然可以达到芯片对芯片差异的要求，但仍无法使乱数信号RN呈现白噪声的特性以及时间对时间（time-to-time）差异的要求。
发明内容
[0005] 本发明在于提供一种乱数产生装置，此乱数产生装置通过将乱数信号反馈至输入端的机制，据以使得乱数信号具有白噪声的特性。
[0006] 本发明的实施例提供一种乱数产生装置，此乱数产生装置包括第一频率产生电路、第二频率产生电路以及正反器。第一频率产生电路依据由第一频率产生电路的输入端所输入的信号产生第一频率信号，并由第一频率产生电路的输出端输出第一频率信号。第二频率产生电路产生并输出时钟信号。正反器具有数据输入端、时钟输入端以及数据输出端，其中数据输入端与时钟输入端分别电性连接第一频率产生电路的输出端与第二频率产生电路。正反器依据第一频率信号与时钟信号，据以由数据输出端输出乱数信号，并将乱数信号反馈至第一频率产生电路的输入端，据以改变第一频率信号的频率。其中，第一频率信号的频率高于时钟信号的频率。
[0007] 综上所述，本发明的实施例提供一种乱数产生装置，此乱数产生装置通过将输出的乱数信号反馈至输入端的机制，使得之后所产生的乱数信号不相关于先前所产生的乱数信号，据以使得乱数产生装置所产生的乱数信号呈现白噪声的特性。藉此，本发明的乱数产生装置可以使已被人为刻意控制的外在环境因子（例如电压与温度）都能产生不同的乱数信号。
[0008] 为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅是用来说明本发明，而非对本发明的权利范要求围作任何的限制。
附图说明
[0009] 图1A示出了依据已知的乱数产生装置的一功能方块图。
[0010] 图1B示出了依据已知的乱数产生装置的另一功能方块图。
[0011] 图2A示出了依据图1B的乱数产生装置的混合信号的频谱示意图。
[0012] 图2B示出了依据图1B的乱数产生装置的乱数信号的频谱示意图。
[0013] 图3示出了依据本发明的一实施例的乱数产生装置的功能方块图。
[0014] 图4示出了依据本发明的乱数产生装置的第一频率产生电路的功能方块图。
[0015] 图5A示出了依据本发明的第一频率产生器的一细部功能方块图。
[0016] 图5B示出了依据本发明的第一频率产生器的另一细部功能方块图。
[0017] 图5C示出了依据本发明的第二频率产生器的一细部功能方块图。
[0018] 图6A示出了依据本发明的第一积分单元的电路示意图。
[0019] 图6B示出了依据本发明的第二积分单元的电路示意图。
[0020] 图7A示出了依据本发明的乱数产生装置的第一频率信号的频谱示意图。
[0021] 图7B示出了依据本发明的乱数产生装置的乱数信号的频谱示意图。
[0022] 【主要元件符号说明】
[0023] 1、9、9’：乱数产生装置
[0024] 10：第一频率产生电路
[0025] 100：第一频率产生器
[0026] 1000：第一积分单元
[0027] 1002：第二积分单元
[0028] 1000’：第一微分单元
[0029] 1002’：第二微分单元
[0030] 1004：第二混合器
[0031] 102：第二频率产生器
[0032] 1020：第一频率产生单元
[0033] 1022：第二频率产生单元
[0034] 1024：第三混合器
[0035] 104：第一混合器
[0036] 12：第二频率产生电路
[0037] 14：正反器
[0038] 90：高频产生器
[0039] 92、96：低频产生器
[0040] 94、FF1：D型正反器
[0041] 98：混合器
[0042] F1～F5：频率信号
[0043] CLK：时钟信号
[0044] RN：乱数信号
[0045] V1、V2、V1’、V2’：电压信号
[0046] C1、C2：电容
[0047] L1、L2：电感
[0048] I1：反向器
[0049] M1～M4：金氧半场效晶体管
具体实施方式
[0050] 请参照图3，图3示出了依据本发明的一实施例的乱数产生装置的功能方块图。如图3所示，乱数产生装置1主要包括有一第一频率产生电路10、一第二频率产生电路12以及一正反器14。于本发明实施例中，正反器14具有一数据输入端、一时钟输入端以及一数据输出端，其中正反器14的数据输入端与数据输出端分别电性连接第一频率产生电路10的输出端与输入端，而正反器14的时钟输入端则是电性连接第二频率产生电路12。以下分别就乱数产生装置1的各部元件作详细的说明。
[0051] 第一频率产生电路10依据由第一频率产生电路10的输入端所输入的信号（即乱数信号RN）产生第一频率信号F1，并由第一频率产生电路10的输出端输出第一频率信号F1。在实际操作中，第一频率产生电路10为一种输出频率不稳定（unstable）的高频产生电路。
[0052] 第二频率产生电路12用以产生并输出时钟信号CLK。于实务上，第二频率产生电路12为一种输出频率稳定（stable）的低频产生电路，此种稳定的低频信号一般是由微控制器（microcontroller unit，MCU）经除频而获得，但不以此为限。
[0053] 值得注意的是，第一频率产生电路10所产生的第一频率信号F1的频率必须高于第二频率产生电路12所产生的时钟信号CLK的频率，但本发明在此不加以限制第一频率信号F1以及时钟信号CLK的使用频段。举例来说，其使用频段的范围可以为30KHz～300KHz的低频频段、300KHz～3MHz的中频频段或是3MHz～30MHz的高频频段。当然，本领域的普通技术人员还可以视情况，而使用3KHz～30KHz的超低频频段至3GHz～30GHz的超高频频段，只要第一频率信号F1的频率高于时钟信号CLK的频率即为本发明所欲保护的范围。
[0054] 正反器（flip-flop，也称触发器或双稳态多谐振荡器）14依据第一频率信号F1与时钟信号CLK，从而由正反器14的数据输出端输出乱数信号RN，并在输出乱数信号RN后将乱数信号RN反馈（feedback，也称回授或回馈）至第一频率产生电路10的输入端，据以改变第一频率信号F1的频率。于实务上，正反器14可以为一种D型正反器、RS型正反器、T型正反器或是JK型正反器，本发明在此不加以限制。
[0055] 在实际的操作中，乱数信号RN反馈至第一频率产生电路10的传输路径为一种正反馈路径。换句话说，本发明的乱数产生装置1是通过正反馈的方式，使得由乱数产生装置1所产生的乱数信号RN会影响到第一频率产生电路10所产生的第一频率信号F1，而造成乱数信号RN的变动持续加大，进而使得乱数信号RN呈现白噪声（white noise）的特性。更详细来说，当经由反馈所产生的乱数信号RN为白噪声时，则在乱数信号RN的任意两个相异时间点进行取样，其样本会彼此不相关（即自相关系数为零）。
[0056] 请参照图4，图4示出了依据本发明的乱数产生装置的第一频率产生电路的功能方块图。如图4所示，第一频率产生电路10还包括一第一频率产生器100、一第二频率产生器102以及一第一混合器104，其中第一频率产生器100与第二频率产生器102通过第一混合器
104而电性连接于正反器14的数据输入端。
[0057] 更详细来说，第一频率产生器100电性连接于正反器14的数据输出端与第一混合器104的其中之一输入端之间，而第一混合器104的另一输入端则是电性连接第二频率产生器102，并使第一混合器104的输出端电性连接至正反器14的数据输入端。
[0058] 第一频率产生器100用以接收并选择性地储存指示为一的乱数信号RN或是指示为零的乱数信号RN，并依据所储存的乱数信号RN产生并输出第二频率信号F2。举例来说，若系统默认第一频率产生器100储存指示为一的乱数信号RN，则此第一频率产生器100即会忽略（即不储存）指示为零的乱数信号RN，藉此使得所产生的第二频率信号F2仅与指示为一的乱数信号RN有关，进而拉大与正反器14的数据输出端所输出的乱数信号RN之间的差异。
[0059] 此外，本发明在此不加以限制第一频率产生器100其所储存数据的来源以及储存的形式或是数量。换句话说，第一频率产生器100所储存的数据可以为一种电压型式的数据或是数字码型式的数据。
[0060] 第二频率产生器102用以产生并输出第三频率信号F3，本发明在此不加以限制其第三频率信号F3的产生方式以及来源。
[0061] 第一混合器（mixer，也称混波器或混频器）104用以混合第二频率信号F2与第三频率信号F3，以产生第一频率信号F1。此外，虽然图4所示的第一混合器104仅是将第二频率信号F2与第三频率信号F3进行混合，但本发明在此不加以限制第一混合器104的可混合的信号数量，换句话说，第一混合器104的输入端至少可以接收第二频率信号F2与第三频率信号F3，以产生第一频率信号F1。
[0062] 于实务上，第一混合器104为一种逻辑门电路，举例来说，第一混合器104可以是异或门（XOR）、异或非门（XNOR）或是其他逻辑门，本发明在此不加以限制。值得注意的是，本发明的第一频率产生器100也可以分别储存指示为一的乱数信号RN以及指示为零的乱数信号RN。
[0063] 请一并参照图4与图5A，图5A示出了依据本发明的第一频率产生器的一细部功能方块图。如图5A所示，第一频率产生器100包括有一第一积分单元1000、一第二积分单元1002、一第二混合器1004、一第一电容C1以及一第二电容C2，其中第一积分单元1000与第二积分单元1002的输入端均电性连接于正反器14的数据输出端，第一积分单元1000与第二积分单元1002的输出端电性连接于第二混合器1004的输入端，而第一电容C1以及第二电容C2则是分别电性连接于第一积分单元1000与第二混合器1004之间以及第二积分单元1002与第二混合器1004之间。此外，由于第二混合器1004的操作类似于上述的第一混合器104，故不再赘述。
[0064] 第一积分单元1000用以响应于指示为一的乱数信号RN，而产生第一电压信号V1，而第二积分单元1002则是用以响应于指示为零的乱数信号RN，而产生第二电压信号V2。更详细来说，第一积分单元1000以及第二积分单元1002分别用以将指示为一的乱数信号RN以及指示为零的乱数信号RN进行积分，并将积分后的两组数值分别转换成电压，并将其储存于第一电容C1以及第二电容C2中。
[0065] 第一电容C1用以储存于第一频率产生器100禁能（disable）时的第一电压信号V1所指示的电能，以提供下一次该第一频率产生器100使能（enable）时输入第二混合器1004的起始频率；而第二电容C2用以储存在第一频率产生器100禁能时的第二电压信号V2所指示的电能，以提供下一次第一频率产生器100使能时输入第二混合器1004的起始频率。换句话说，由于第一频率产生器100每一次禁能时，第一电容C1以及第二电容C2都会记录上一次储存的电压，使得第一频率产生器100在下一次使能时都会有不同的起始频率，藉此每一次第一频率产生器100所产生的第二频率信号F2均会不相同。
[0066] 为了更加清楚地披露第一积分单元1000以及第二积分单元1002的内部电路设计，请参照图6A与图6B，图6A示出了依据本发明的第一积分单元的电路示意图；图6B示出了依据本发明的第二积分单元的电路示意图。如图6A与图6B所示，第一积分单元1000与第二积分单元1002均包括有一个D型正反器FF1、一个反向器（inverter）I1以及四个金氧半场效晶体管（metal oxide semiconductor field effect transistor，MOSFET，也称金属氧化物半导体场效晶体管）M1、M2、M3与M4，通过其组合连接而形成第一积分单元1000与第二积分单元1002。
[0067] 藉此，使得第一积分单元1000可以只读取指示为一的乱数信号RN，而第二积分单元1002则是可以只读取指示为零的乱数信号RN。接着，第一积分单元1000以及第二积分单元1002依据读取到的乱数信号RN经累加减，而分别产生第一电压信号V1与第二电压信号V2，并将其以能量的形式储存至第一电容C1以及第二电容C2中。值得注意的是，图6A与图6B所示出的第一积分单元1000与第二积分单元1002仅是其中一种电路实施方式，并非用以限制本发明的第一积分单元1000与第二积分单元1002，本领域的普通技术人员可以依据实际的使用需求而径行设计出合理的电路实施方式。
[0068] 此外，本发明在此也不限制第一频率产生器100的实际实施方式。请参照图5B，图5B示出了依据本发明的第一频率产生器的另一细部功能方块图。如图5B所示，第一频率产生器100包括有一第一微分单元1000’、一第二微分单元1002’、一第二混合器1004、一第一电感L1以及一第二电感L2。值得注意的是，第一微分单元1000’以及第二微分单元1002’中还可以分别具有一种控制第一电感L1以及第二电感L2储存或释放能量的开关元件（未示出于图5B），而其余图5B内部元件的相关操作均类似于上述对于图5A的叙述，故不再赘述。
[0069] 请参照图5C，图5C示出了依据本发明的第二频率产生器的一细部功能方块图。如图5C所示，第二频率产生器102主要包括有一第一频率产生单元1020、一第二频率产生单元1022以及一第三混合器1024，其中第一频率产生单元1020与第二频率产生单元1022分别电性连接于第三混合器1024的输入端，而第三混合器1024的输出端则是电性连接第一混合器
104的其中的一输入端。
[0070] 第一频率产生单元1020用以产生并输出第四频率信号F4，第二频率产生单元1022用以产生并输出第五频率信号F5。一般来说，第四频率信号F4的频率高于第五频率信号F5的频率，但本发明在此不加以限制第四频率信号F4与第五频率信号F5其频率所使用频段的范围以及来源。第三混合器1024依据所接收到的第四频率信号F4以及第五频率信号F5产生第三频率信号F3。
[0071] 因此，若以图4为基础，并将图5A中的第一频率产生器100与图5C中的第二频率产生器102分别带入图4时，可形成一种累积式电容记忆正反馈乱数产生装置，上述的累积式电容记忆正反馈乱数产生装置通过正反馈机制，而可以使输出的乱数信号RN呈现白噪声的特性，请参照图7A与图7B，图7A示出了依据本发明的乱数产生装置的第一频率信号的频谱示意图；图7B示出了依据本发明的乱数产生装置的乱数信号的频谱示意图。
[0072] 如图7A与图7B所示，可以明显地观察到，第一频率信号F1以及乱数信号RN已不再呈现稳定频率变化的特性，换句话说，经由正反馈所产生的第一频率信号F1的频谱已呈现白噪声的特性，据以使得由正反器14所输出的乱数信号RN也呈现白噪声的特性。
[0073] 此外，累积式电容记忆正反馈乱数产生装置通过累积式的电容记忆的设计，使得第一频率产生器100在每一次使能时都会有不同的起始频率，藉此使得所产生的乱数信号RN具有时间对时间（time-to-time）差异的优点。
[0074] 除此之外，本发明的乱数产生装置1还可以在每一次电力开启时，读取于电源升压时间（power rise time）中的数据，以储存不同的初始电压于第一电容C1以及第二电容C2中，或是于第一电感L1以及第二电感L2中。
[0075] 综上所述，本发明的实施例提供一种乱数产生装置，此乱数产生装置通过将输出的乱数信号反馈至输入端的机制，使得之后所产生的乱数信号不相关于先前所产生的乱数信号，据以使得乱数产生装置所产生的乱数信号呈现白噪声的特性。此外，本发明的乱数产生装置还通过电容来记忆电压的机制，使得每一次乱数产生装置使能时都会有不同的起始频率，据以使得乱数产生装置所产生的乱数信号具有时间对时间（time-to-time）差异的优点。藉此，本发明的乱数产生装置可以使已被人为刻意控制下的外在环境因子（例如电压与温度）都能产生不同的乱数信号，且因为电路实施方式简单，十分具有实用性。
[0076] 以上所述仅为本发明的实施例，其并非用以限制本发明的专利范围。
