在衬底(1)的上侧(10)上将第一导电类型的体部区域(3)设置在凹部(2)中，其中凹部的没有由体部区域所占据的部分具有与第一传导类型相反的第二传导类型。在上侧上，将源极区域(4)设置在体部区域中并且将漏极区域(5)以与体部区域间隔开的方式设置在凹部中；源极区域和漏极区域这两者都具有第二传导类型。体部区域设置在上侧的表面区域之下，所述表面区域具有边缘(7)，所述边缘具有彼此相对置的第一边缘侧(8)。凹部在衬底中具有不同的深度。凹部的深度在体部区域的第一边缘侧之下小于在体部区域的与第一边缘侧间隔开的部分中。
-掺杂的凹部(2)，所述凹部在所述半导体衬底(1)中具有下边界面(20)，使得在所述上侧(10)和所述下边界面(20)之间存在间距(F，G)，-体部区域(3)，所述体部区域设置在所述凹部(2)中并且在所述上侧(10)上具有边缘(7)，所述边缘具有彼此相对置的第一边缘侧(8)和彼此相对置的第二边缘侧(18)，其中所述体部区域(3)具有第一导电类型，并且其中所述凹部(2)的没有由所述体部区域(3)所占据的部分具有与第一传导类型相反的第二传导类型，-源极区域(4)，所述源极区域在所述第二边缘侧(18)中的一个处设置在所述体部区域(3)中并且具有所述第二传导类型，和-漏极区域(5)，所述漏极区域与所述源极区域(4)相对地以与所述体部区域(3)间隔开的方式在所述上侧(10)上设置在所述凹部(2)中并且具有所述第二传导类型，其特征在于，-在所述上侧(10)和所述凹部(2)的所述下边界面(20)之间的间距(F，G)在所述体部区域(3)的所述第一边缘侧(8)处比在所述第二边缘侧(18)处小。
2.根据权利要求1所述的高压晶体管器件，其中将所述体部区域(3)的以与所述体部区域(3)的所述第一边缘侧(8)间隔开的方式存在于所述源极区域(4)和所述漏极区域(5)之间的部分设为通道区域(6)。
3.根据权利要求1或2所述的高压晶体管器件，其中所述凹部(2)在所述源极区域(4)和所述漏极区域(5)之间具有降低的掺杂材料浓度。
4.根据权利要求1或2所述的高压晶体管器件，其中所述第一边缘侧(8)短于所述第二边缘侧(18)。
5.根据权利要求1或2所述的高压晶体管器件，其中所述半导体衬底(1)邻近于所述凹部(2)具有所述第一传导类型。
-在半导体衬底(1)的上侧(10)上，借助于注入掺杂材料将第一传导类型的体部区域(3)制造在相反的第二传导类型的凹部(2)中，使得所述凹部(2)包围所述体部区域(3)的具有相对置的第一边缘侧(8)的边缘(7)，-在所述上侧(10)上，在所述体部区域(3)中形成所述第二传导类型的源极区域(4)，并且-在所述上侧(10)上，以与所述体部区域(3)间隔开的方式在所述凹部(2)中形成所述第二传导类型的漏极区域(5)，其特征在于，
-所述凹部(2)形成为，使得其在垂直于所述上侧(10)的方向上在所述第一边缘侧(8)的区域中与在所述体部区域(3)的与所述第一边缘侧(8)间隔开的部分中相比更浅地进入到所述半导体衬底(1)中，并且对此-使用注入掩膜(11)，所述注入掩模具有开口(12)，所述开口在所述第一边缘侧(8)的区域中缩小。
7.根据权利要求6所述的制造方法，其中将所述注入掩膜(11)的所述开口(12)在所述第一边缘侧(8)的区域中多次划分进而缩小。
8.根据权利要求7所述的制造方法，其中将所述开口(12)通过所述注入掩膜(11)的平行于所述第一边缘侧(8)并且横向于第二边缘侧(18)定向的条带(14)来划分。
9.根据权利要求6所述的制造方法，其中将所述注入掩膜(11)的所述开口(12)划分成设置在所述体部区域(3)之上的部分(15)和与其分离的设置在所述漏极区域(5)之上的部分(16)，并且所述设置在所述体部区域(3)之上的部分(15)在平行于所述体部区域(3)的所述第一边缘侧(8)伸展的方向上具有下述尺寸，所述尺寸在所述第一边缘侧(8)的区域中比在与所述第一边缘侧(8)间隔开时小。
10.根据权利要求6或9所述的制造方法，其中将所述注入掩膜(11)的所述开口(12)划分成设置在所述体部区域(3)之上的部分(15)和与其分离的设置在所述漏极区域(5)之上的部分(16)，并且所述设置在所述漏极区域(3)之上的部分(16)在平行于所述体部区域(3)的所述第一边缘侧(8)伸展的方向上具有下述尺寸(K，L)，所述尺寸在所述第一边缘侧(8)的直线延长上比在所述第一边缘侧(8)的直线延长之间的区域中小。
高压晶体管器件和制造方法
技术领域
[0001] 本发明涉及一种用于高压应用的晶体管器件，所述晶体管器件在穿通电压和源极漏极阻断电压方面得到改进。
背景技术
[0002] 与衬底绝缘的高压NMOS晶体管在p型衬底中具有深的n型凹部。体部区域嵌入到n型凹部中，所述n型凹部与漏极连接。在常规运行中，在体部上能够施加最高的电势VDD。为了不出现衬底体部穿通，在衬底和体部之间引入足够高的n型掺杂。优选在电学特性方面对体部和凹部之间的pn结进行优化。如果体部位于衬底电势上并且漏极位于VDD上(阻断情况)，那么在体部和凹部之间的pn结上出现沿截止方向的电压，并且相对陡的pn结能够引起过早的击穿。研究已经证实：击穿主要出现在凹部角部上并且尤其出现在晶体管顶部上。将晶体管的下述边缘区域称作为晶体管顶部(transistor head,transistor fingertip)，所述边缘区域位于电流流过通道的纵向方向的侧向。
[0003] 在US 7 663 203和DE 10 2005 054 672 A1中描述高压晶体管的对称结构，从中得出晶体管顶部相对于源极、漏极和通道的位置。
发明内容
[0004] 本发明的目的是，提出一种具有有利的运行特性、尤其关于穿通电压和源极漏极阻挡电压具有有利的运行特性的高压晶体管器件。也应当为器件提出一种制造方法。
[0005] 所述目的借助具有本发明的特征的高压晶体管器件或者借助具有本发明的特征的制造方法来实现。从下面的描述中得出设计方案。
[0006] 高压晶体管器件具有带有掺杂的凹部的半导体衬底，所述凹部在衬底中具有下边界面。下边界面距衬底的上侧的间距变化，使得凹部在衬底中具有不同的深度。在此，凹部的深度总是理解为凹部的下述尺寸，所述尺寸在垂直于上侧的方向上以进入到半导体衬底中的方式测量并且从上侧伸展至凹部的下边界面。
[0007] 在衬底的上侧上，在掺杂的凹部中设置有第一导电类型的体部区域，其中掺杂的凹部的没有由体部区域所占据的部分具有与第一传导类型相反的第二传导类型。体部区域在衬底的上侧上具有边缘，所述边缘具有彼此相对置的第一边缘侧和彼此相对置的第二边缘侧。第二传导类型的源极区域至少在第二边缘侧上设置在体部区域中。第二传导类型的漏极区域与源极区域相对地以与体部区域间隔开的方式在上侧上设置在凹部中。
[0008] 衬底的上侧和凹部的下边界面之间的间距在体部区域的第一边缘侧上比在第二边缘侧上小。因此，凹部的深度在体部区域的第一边缘侧之下比在体部区域的与第一边缘侧间隔开并且包括通道区域的部分中小。
[0009] 体部区域的第一边缘侧位于晶体管顶部(transistor head,transistor fingertip)，即晶体管的相对于通道区域侧向的边缘区域，所述边缘区域在晶体管运行中位于源极和漏极之间的电流流动之外。
[0010] 在高压晶体管器件的一个实施例中，将体部区域的以与体部区域的第一边缘侧间隔开的方式存在于源极区域和漏极区域之间的部分设为通道区域。
[0011] 在另一个实施例中，凹部在源极区域和漏极区域之间具有降低的掺杂材料浓度。在另一个实施例中，第一边缘侧短于第二边缘侧。
[0012] 在另一个实施例中，半导体衬底邻近于凹部、更确切地说在下边界面的背离体部区域的一侧上具有第一传导类型。这尤其当半导体衬底设有用于第一传导类型的基本掺杂时是这种情况。掺杂的凹部尤其能够设为用于将体部区域与衬底绝缘的深的凹部。在典型的实施例中，第一传导类型是p型传导并且第二传导类型是n型传导。
[0013] 在制造方法中，在半导体衬底的上侧上借助于注入掺杂材料将第一传导类型的体部区域在相反的第二传导类型的凹部中制造，使得凹部包围体部区域的边缘，所述边缘具有相对置的第一边缘侧。在上侧上，在体部区域中形成第二传导类型的源极区域，并且以与体部区域间隔开的方式在凹部中形成第二传导类型的漏极区域。凹部形成为，使得其在垂直于上侧的方向上在体部区域的第一边缘侧的区域中与在体部区域的与第一边缘侧间隔开的中部部分中相比更浅地进入到半导体衬底中。对此使用下述注入掩膜，所述注入掩模具有在第一边缘侧的区域中缩小的开口。
[0014] 在方法的一个实施例中，注入掩膜的开口在体部区域的第一边缘侧的区域中通过下述方式缩小：将开口在第一边缘侧的区域中多次划分，相反地在所述区域之外是连续的。
[0015] 在方法的另一个实施例中，将开口在体部区域的第一边缘侧的区域中划分成平行于第一边缘侧并且横向于第二边缘侧定向的条带。
[0016] 在方法的另一个实施例中，注入掩膜的开口划分成设置在体部区域之上的部分和与其分离的设置在漏极区域之上的部分。设置在体部区域之上的部分在平行于体部区域的第一边缘侧伸展的方向上具有下述尺寸，所述尺寸在第一边缘侧的区域中比在与第一边缘侧间隔开时小。
[0017] 在方法的另一个实施例中，注入掩膜的开口同样划分成设置在体部区域之上的部分和与其分离的设置在漏极区域之上的部分。设置在漏极区域之上的部分在平行于体部区域的第一边缘侧伸展的方向上具有下述尺寸，所述尺寸在第一边缘侧的直线延长上比在第一边缘侧的直线延长之间的区域中小。
附图说明
[0018] 下面借助所附的附图对高压晶体管器件和制造方法的实例进行更详细的描述。
[0019] 图1示出用于高压晶体管器件的一个实施例的掩膜和注入区域的位置的示意俯视图。
[0020] 图2示出在图1中标记的剖面线H-H’处的横截面。
[0021] 图3示出另一个实施例的根据图1的示意俯视图。
具体实施方式
[0022] 图1示出高压晶体管器件的一个实施例的示意俯视图的一部分。晶体管部件的设置在该实施例中关于两个正交的方向是镜像对称的。图1示出区域和掩膜在半导体衬底1的上侧10上的边界。例如n型传导掺杂的凹部2在上侧10上位于半导体衬底1中，所述半导体衬底例如具有用于p型传导的本征导电性或基本掺杂。传导类型能够互换。
[0023] 凹部2借助于注入掺杂材料来制造。为此应用的具有开口12的注入掩膜11的结构在图1中示意示出并且在更下面描述。体部区域3在衬底1的上侧10上设置在凹部2中并且具有与凹部2相反的传导类型，在所提出的实例中即为p型传导。凹部2的没有由体部区域3所占据的部分具有凹部2的传导类型，在该实例中即为n型传导。尽管体部区域3在制造方面同样为掺杂的凹部，在该说明书中，应当总是将凹部理解为掺杂的凹部2。
[0024] 在上侧10上通过边缘7对体部区域3限界，所述边缘至少近似围成矩形并且具有彼此相对置的第一边缘侧8以及彼此相对置的第二边缘侧18。图1示出具有最小通道长度的器件，其中第一边缘侧8形成矩形的窄边并且第二边缘侧18形成矩形的长边。代替于此，与该实施例的其他的特征无关地，第一边缘侧8与第二边缘侧18相比能够是一样长或更长的。为了简化，针对最小的通道长度的情况描述全部实施例，并且第一边缘侧8分别称作为窄边8并且第二边缘侧18称作为长边。
[0025] 在长边18上分别存在凹部2的传导类型的源极区域4。凹部2的传导类型的漏极区域5与源极区域4相对地以与体部区域3间隔开的方式在上侧10上设置在凹部2中。在源极和漏极之间，在体部区域3中存在通道区域6，所述通道区域借助于设置在上侧的没有示出的栅极电极以已知的方式来控制。晶体管关于在图1中标记的剖面H-H’是镜像对称的。
[0026] 在图1中也能够看到有源区域9的边界。这是上侧10的下述区域，在所述区域上，衬底1的半导体材料没有由绝缘区域覆盖。在有源区域9中能够将用于源极和漏极的外部的电端子、体部端子13以及栅极电极设置在栅极绝缘层之上。
[0027] 在图1中示出的注入掩膜11具有开口12，所述开口在围绕体部区域3的窄边8的区域中通过多次划分缩小。划分通过注入掩膜11的条带14来实现，并且这些条带14平行于体部区域3的窄边8并且横向于长边18定向。通过条带14部分地遮蔽注入，使得在围绕窄边8的区域中引入少量的掺杂材料并且凹部2在那里与在体部区域3的中部中相比更浅地构成。窄边8关于在晶体管运行中在源极和漏极之间流过通道区域6的电流的方向位于晶体管的边缘、位于晶体管顶部(transistor head,transistor fingertip)。因此，在那里，凹部2与电流流过通道的区域中相比构成为是更浅的。从体部区域3的窄边8直至凹部2基本上达到完整深度的中央区域的尺寸E通过对于掺杂材料典型的扩散长度来确定并且能够适应于相应的要求。
[0028] 图2示出在图1中标记的在对称平面H-H’中的横截面。在半导体衬底1中，在衬底1的上侧10上存在掺杂的凹部2和嵌入其中的体部区域3。在有源区域9中能够设有体部端子13。上侧10的其余区域由绝缘区域19覆盖，例如由场氧化层或优选由浅沟槽绝缘部(STI，shallow trench isolation，浅槽隔离)覆盖。凹部2的下边界面20距上侧10的垂直于上侧
10测量的间距F、G局部不同，因为凹部2的深度变化。在体部区域3的中央区域中，凹部2具有设为用于晶体管的通道区域的深度，所述深度对应于在图2左侧上的间距F。在靠近体部区域3的窄边8的区域中，凹部2具有较小的深度，所述深度对应于在图2右侧上的间距G。不同深的凹部2能够实现：以小的耗费优化靠近晶体管顶部的围绕体部区域3的侧边缘的区域并且在没有在体部区域3的角部击穿的危险的情况下能够实现凹部2中的对于小的导通电阻而言足够高的掺杂材料浓度。
[0029] 图3示出一个实施例的对应于图1的示意图，其中凹部2借助于在源极和漏极之间中断的注入来制造。根据图1的实施例对于设为用于典型为15V至30V的电压范围的器件而言是尤其有利的，并且根据图3的实施例对于设为用于典型为30V至120V的电压范围的器件而言是尤其有利的。用于制造根据图3的实施例的凹部2的注入掩膜11具有开口12，所述开口具有设置在体部区域3之上的部分15和与其分离的设置在漏极区域5之上的部分16。其余的部件对应于根据图1的实施例的部件并且设有相同的附图标记。晶体管的所示出的部分是与图1中相同的部分，这允许对实施例进行直接比较。根据所绘制的尺寸A和B，体部区域3的窄边8能够具有距注入掩膜11的开口12的部分15的边缘的间距(尺寸A)或距有源区域9的边缘的间距(尺寸B)。注入掩膜11的开口12的部分15、16彼此间在通道区域中具有间距WX并且在与其正交的方向上在晶体管顶部处具有间距WY。在优选的实施例中，WY大于WX。
[0030] 注入掩膜11的开口12缩小的区域以距体部区域3的窄边8的直线延伸一定间距开始，所述间距具有尺寸E。在朝向晶体管顶部的方向上，开口12从通过尺寸E确定的部位起比在中部区域中更窄。这例如能够如在图3中示出的那样通过开口12的边缘中的凸起在部分15中、在部分16中或在这两个部分15、16中实现，例如在尺寸C或D的阶梯中实现。设置在漏极区域3之上的部分16能够靠近晶体管顶部尤其在两侧收缩，这也在图3中示出。因此，部分
16在平行于体部区域3的窄边8伸展的方向上具有尺寸K、L，所述尺寸在窄边8的直线延长上(在与体部区域3的角部相对的区域中的尺寸K)与距窄边8的直线延长至少为尺寸E的间距时(在区域17之间的设为用于电流流动的区域中的尺寸L)相比更小。开口12、15、16的侧向的收窄部或收缩部不一定以阶梯的方式实现，而是也能够代替于此连续地实现。如图2的横截面示出的在凹部2的下边界面20中的明显的阶梯对于晶体管的功能是优选的，使得注入掩膜11的开口12的大小在晶体管顶部附近的跳跃式的变化是有利的。
[0031] 在注入设为用于凹部2的掺杂材料之后，通过掺杂材料的扩散形成连续的凹部2。在该实施例中，在通过注入掩膜11的开口12的部分15、16限定的原始的注入区域之间的区域中，凹部2仅借助于扩散的掺杂材料来形成。因此，凹部2在原始的注入区域之间更低地掺杂并且在那里与在原始的注入区域中相比具有更小的深度。这表示，凹部2在源极区域4和漏极区域5之间具有降低的掺杂材料浓度和减小的深度F。凹部2的所述特性对于较高的电压是有利的。
[0032] 所描述的制造方法具有下述优点：单独地通过为制造掺杂的凹部应用的注入掩膜的设计方案允许对晶体管特性的优化。因此，尽管附加的制造耗费小，该方法仍能够实现显著地改进晶体管器件的运行特性和可靠性。
[0033] 附图标记列表
[0034] 1 半导体衬底
[0035] 2 凹部
[0036] 3 体部区域
[0037] 4 源极区域
[0038] 5 漏极区域
[0039] 6 通道区域
[0040] 7 边缘
[0041] 8 第一边缘侧
[0042] 9 有源区域
[0043] 10 上侧
[0044] 11 注入掩膜
[0045] 12 开口
[0046] 13 体部端子
[0047] 14 条带
[0048] 15 开口的部分
[0049] 16 开口的部分
[0050] 17 开口的区域
[0051] 18 第二边缘侧
[0052] 19 绝缘区域
[0053] 20 下边界面
[0054] A 距体部窄边的间距的尺寸
[0055] B 距体部窄边的间距的尺寸
[0056] C 掩膜开口的边缘中的阶梯的尺寸
[0057] D 掩膜开口的边缘中的阶梯的尺寸
[0058] E 距体部窄边的间距的尺寸
[0059] F 间距，凹部的深度
[0060] G 间距，凹部的深度
[0061] K 掩膜开口的宽度的尺寸
[0062] L 掩膜开口的宽度的尺寸
[0063] WX 距凹部的间距的尺寸
[0064] WY 距凹部的间距的尺寸
