本发明涉及显示技术领域，公开了一种显示驱动电路，包括：触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端及多个级联的子电路，每个子电路包括：逻辑单元，驱动单元和传输单元，所述逻辑单元连接所述触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端及所述驱动单元，所述驱动单元连接所述传输单元，所述传输单元连接驱动电极信号端和公共电极信号端。本发明实现了在窄边框显示装置中的内嵌式电容触摸屏的共电极分时复用。
1.一种显示驱动电路，其特征在于，包括：触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端及多个级联的子电路，每个子电路包括：逻辑单元，驱动单元和传输单元，所述逻辑单元连接所述触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端及所述驱动单元，所述驱动单元连接所述传输单元，所述传输单元连接驱动电极信号端和公共电极信号端；
所述触控信号端用于输入触控信号，所述第一时钟端用于输入第一时钟信号，所述第二时钟端用于输入第二时钟信号，所述电源端用于输入电源信号，所述驱动信号使能端用于输入驱动使能信号，所述驱动电极信号端用于输入驱动电极信号，所述公共电极信号端用于输入公共电极信号；
每级子电路的逻辑单元依次连接，所述逻辑单元在所述触控信号端、第一时钟端、第二时钟端的控制下用于控制是否选通本级子电路，选通时，控制该级子电路连接的公共电极的工作时间段为触摸时段，并将所述驱动使能信号传输至所述驱动单元；未选通时，该级子电路连接的公共电极的工作时间段为显示时段，并将与所述电源信号传输至所述驱动单元；
所述驱动单元用于驱动所述逻辑单元传输过来的信号，以减小信号传输过程中产生的延时，并将驱动后的信号传输至所述传输单元；
所述传输单元用于根据所述驱动后的信号输出驱动电极信号或公共电极信号，若驱动后的信号为驱动使能信号，则输出驱动电极信号，否则输出公共电极信号。
2.如权利要求1所述的显示驱动电路，其特征在于，所述逻辑单元包括：锁存单元、第一传输门、第二传输门、第一薄膜晶体管、第二薄膜晶体管、第一反相器和第二反相器；
对于奇数级子电路的逻辑单元，所述第一时钟端连接所述本级子电路的锁存单元的第一输入端，所述第二时钟端连接本级子电路的所述第一传输门的输入端，对于偶数级的子电路的逻辑单元，所述第二时钟端连接本级子电路的锁存单元的第一输入端，所述第一时钟端连接本级子电路的第一传输门的输入端；所述触控信号端连接第一级子电路的锁存单元的第二输入端，所述触控信号经过本级子电路的锁存单元锁存后依次传输至下一级子电路的锁存单元的第二输入端；
对于每个子电路的逻辑单元，所述锁存单元的输出端连接所述第一反相器的输入端和第一传输门的第一控制端，所述第一反相器的输出端连接所述第一传输门的第二控制端，所述第一传输门的输出端连接所述第二反相器的输入端和第二传输门的第一控制端，第二反相器的输出端连接所述第二传输门的第二控制端，所述驱动信号使能端连接所述第二传输门的输入端，第二传输门的输出端连接所述驱动单元；所述第一薄膜晶体管的栅极连接所述第一反相器的输出端，源极连接所述第一传输门的输出端，漏极连接所述电源端，所述第二薄膜晶体管的栅极连接所述第二反相器的输出端，源极连接所述第二传输门的输出端，漏极连接所述电源端；
所述锁存单元用于在与其第一输入端连接的时钟端控制下锁存所述触控信号，所述第一薄膜晶体管用于将所述第一传输门的输出端拉至所述电源信号；所述第二薄膜晶体管用于将所述第二传输门的输出端拉至所述电源信号，并将所述电源信号输出至所述驱动单元；
所述锁存单元还用于在与其第一输入端连接的时钟端控制下将锁存后的触控信号传输至所述第一传输门的第一控制端，将锁存后的触控信号经第一反相器传输至第一传输门的第二控制端，以打开所述第一传输门，所述第一传输门用于将与其连接的时钟信号传输至所述第二传输门的第一控制端，并经过所述第二反相器传输至所述第二传输门的第二控制端，以打开所述第二传输门，所述驱动使能信号经过所述第二传输门传输至所述驱动单元；
3.如权利要求2所述的显示驱动电路，其特征在于，所述驱动单元包括：至少两个串联的反相器组成的反相器组，所述反相器组的第一个反相器连接所述第二传输门的输出端，所述反相器组用于驱动所述逻辑单元传输过来的信号，以减小传输信号的延时，所述反相器组中反相器个数为偶数个。
4.如权利要求3所述的显示驱动电路，其特征在于，所述传输单元包括：第三传输门和第四传输门，所述第三传输门的输入端连接所述驱动电极信号端，输出端连接所述本级子电路的输出端，第一控制端连接所述反相器组中最后一个反相器的输出端，第二控制端连接所述最后一个反相器的输入端；第四传输门的输入端连接所述公共电极信号端，输出端连接所述本级子电路的输出端，第一控制端连接所述最后一个反相器的输入端，第二控制端连接所述最后一个反相器的输出端；
所述第三传输门用于在驱动单元输出的为驱动使能信号时将所述驱动电极信号输出；
所述第四传输门用于在驱动单元输出的为电源信号时将所述公共电极信号输出。
5.如权利要求1～4中任一项所述的显示驱动电路，其特征在于，所述电源信号与所述驱动使能信号电平相反。
6.一种阵列基板，其特征在于，所述阵列基板上设置有权利要求1～5中任一所述的显示驱动电路。
7.一种触摸显示装置，其特征在于，包括上述权利要求6所述的阵列基板。
显示驱动电路、阵列基板及触摸显示装置
技术领域
[0001] 本发明涉及显示技术领域，特别涉及一种显示驱动电路、阵列基板及触摸显示装置。
背景技术
[0002] 随着移动产品例如：手机，平板电脑等产品越来越轻薄化和精细化，对屏幕分辨率要求越来越高，对屏幕的厚度要求越来越薄，传统的外挂式OGS(One Glass Solution)触摸屏由于模组较厚，光学透过率低，结构复杂，制作成本高等缺点已经不适应市场的需求。轻薄且结构简单的内嵌式触摸显示屏越来越称为市场发展的主流。
[0003] 传统结构的显示屏的像素结构包括公共电极和像素电极，传统结构的触摸屏包括X向的电极(驱动电极)和Y向的电极(感应电极)。而如专利文件CN103489414A中公开的内嵌式触摸屏，将显示屏的公共电极作为触摸屏的驱动电极进行分时驱动，而传统的内嵌式电容触摸屏由于驱动电极的走线由驱动IC直接输出，当屏幕尺寸越来越大时，导致驱动电极数量的增多，这样从驱动IC端引出的走线会相应增多，进而实现窄边框变的更为困难。
发明内容
[0004] (一)要解决的技术问题
[0005] 本发明要解决的技术问题是：如何在窄边框显示装置中实现内嵌式电容触摸屏的共电极分时复用。
[0006] (二)技术方案
[0007] 为解决上述技术问题，本发明提供了一种显示驱动电路，包括：触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端及多个级联的子电路，每个子电路包括：逻辑单元，驱动单元和传输单元，所述逻辑单元连接所述触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端及所述驱动单元，所述驱动单元连接所述传输单元，所述传输单元连接驱动电极信号端和公共电极信号端；
[0008] 所述触控信号端用于输入触控信号，所述第一时钟端用于输入第一时钟信号，所述第二时钟端用于输入第二时钟信号，所述电源端用于输入电源信号，所述驱动信号使能端用于输入驱动使能信号，所述驱动电极信号端用于输入驱动电极信号，所述公共电极信号端用于输入公共电极信号；
[0009] 每级子电路的逻辑单元依次连接，所述逻辑单元在所述触控信号端、第一时钟端、第二时钟端的控制下用于控制是否选通本级子电路，选通时，控制该级子电路连接的公共电极的工作时间段为触摸时段，并将所述驱动使能信号传输至所述驱动单元；未选通时，该级子电路连接的公共电极的工作时间段为显示时段，并将与所述电源信号传输至所述驱动单元；
[0010] 所述驱动单元用于驱动所述逻辑单元传输过来的信号，以减小信号传输过程中产生的延时，并将驱动后的信号传输至所述传输单元；
[0011] 所述传输单元用于根据所述驱动后的信号输出驱动电极信号或公共电极信号，若驱动后的信号为驱动使能信号，则输出驱动电极信号，否则输出公共电极信号。
[0012] 其中，所述逻辑单元包括：锁存单元、第一传输门、第二传输门、第一薄膜晶体管、第二薄膜晶体管、第一反相器和第二反相器；
[0013] 对于奇数级子电路的逻辑单元，所述第一时钟端连接所述本级子电路的锁存单元的第一输入端，所述第二时钟端连接本级子电路的所述第一传输门的输入端，对于偶数级的子电路的逻辑单元，所述第二时钟端连接本级子电路的锁存单元的第一输入端，所述第一时钟端连接本级子电路的第一传输门的输入端；所述触控信号端连接第一级子电路的锁存单元的第二输入端，所述触控信号经过本级子电路的锁存单元锁存后依次传输至下一级子电路的锁存单元的第二输入端；
[0014] 对于每个子电路的逻辑单元，所述锁存单元的输出端连接所述第一反相器的输入端和第一传输门的第一控制端，所述第一反相器的输出端连接所述第一传输门的第二控制端，所述第一传输门的输出端连接所述第二反相器的输入端和第二传输门的第一控制端，第二反相器的输出端连接所述第二传输门的第二控制端，所述驱动信号使能端连接所述第二传输门的输入端，第二传输门的输出端连接所述驱动单元；所述第一薄膜晶体管的栅极连接所述第一反相器的输出端，源极连接所述第一传输门的输出端，漏极连接所述电源端，所述第二薄膜晶体管的栅极连接所述第二反相器的输出端，源极连接所述第二传输门的输出端，漏极连接所述电源端；
[0015] 所述锁存单元用于在与其第一输入端连接的时钟端控制下锁存所述触控信号，所述第一薄膜晶体管用于将所述第一传输门的输出端拉至所述电源信号；所述第二薄膜晶体管用于将所述第二传输门的输出端拉至所述电源信号，并将所述电源信号输出至所述驱动单元。
[0016] 所述锁存单元还用于在与其第一输入端连接的时钟端控制下将锁存后的触控信号传输至所述第一传输门的第一控制端，将锁存后的触控信号经第一反相器传输至第一传输门的第二控制端，以打开所述第一传输门，所述第一传输门用于将与其连接的时钟信号传输至所述第二传输门的第一控制端，并经过所述第二反相器传输至所述第二传输门的第二控制端，以打开所述第二传输门，所述驱动使能信号经过所述第二传输门传输至所述驱动单元；
[0017] 所述第一时钟信号和第二时钟信号的电平相反。
[0018] 其中，所述驱动单元包括：至少两个串联的反相器组成的反相器组，所述反相器组的第一个反相器连接所述第二传输门的输出端，所述反相器组用于驱动所述逻辑单元传输过来的信号，以减小传输信号的延时，所述反相器组中反相器个数为偶数个。
[0019] 其中，所述传输单元包括：第三传输门和第四传输门，所述第三传输门的输入端连接所述驱动电极信号端，输出端连接所述本级子电路的输出端，第一控制端连接所述反相器组中最后一个反相器的输出端，第二控制端连接所述最后一个反相器的输入端；第四传输门的输入端连接所述公共电极信号端，输出端连接所述本级子电路的输出端，第一控制端连接所述最后一个反相器的输入端，第二控制端连接所述最后一个反相器的输出端；
[0020] 所述第三传输门用于在驱动单元输出的为驱动使能信号时将所述驱动电极信号输出；所述第四传输门用于在驱动单元输出的为电源信号时将所述公共电极信号输出。
[0021] 其中，所述电源信号与所述驱动使能信号电平相反。
[0022] 本发明还提供了一种阵列基板，所述阵列基板上设置有上述的显示驱动电路。本发明还提供了一种触摸显示装置，包括上述的阵列基板。
[0023] (三)有益效果
[0024] 本发明的显示驱动电路实现了在窄边框显示装置中的内嵌式电容触摸屏的共电极分时复用。
附图说明
[0025] 图1是本发明实施例的一种显示驱动电路示意图，其中示出了一级子电路的结构示意图；
[0026] 图2是为图1中N个子电路(图中为N为偶数的情况)的级联结构示意图；
[0027] 图3是图1中传输门的具体结构示意图；
[0028] 图4是本发明实施例的显示驱动电路的时序图。
具体实施方式
[0029] 下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0030] 本实施例的显示驱动电路，如图1和2所示，包括：触控信号端TSP_IN、第一时钟端CK、第二时钟端CKB、电源端VGL、驱动信号使能端TX_EN、驱动电极信号端TX、公共电极信号端VCOM及多个级联的子电路，每个子电路包括：逻辑单元110，驱动单元120和传输单元130。所述逻辑单元110连接所述触控信号端TSP_IN、第一时钟端CK、第二时钟端CKB、电源端VGL、驱动信号使能端TX_EN及所述驱动单元120。所述驱动单元120连接所述传输单元130。所述传输单元130连接驱动电极信号端TX和公共电极信号端VCOM。
[0031] 所述触控信号端TSP_IN用于输入触控信号，所述第一时钟端CK用于输入第一时钟信号，所述第二时钟端CKB用于输入第二时钟信号，所述电源端VGL用于输入电源信号，所述驱动信号使能端TX_EN用于输入驱动使能信号，所述驱动电极信号端TX用于输入驱动电极信号，所述公共电极信号端VCOM用于输入公共电极信号。
[0032] 每级子电路的逻辑单元110依次连接，所述逻辑单元110在所述触控信号端TSP_IN、第一时钟端CK、第二时钟端CKB的控制下用于控制是否选通本级子电路。选通时，控制该级子电路连接的公共电极(显示面板上的公共电极)的工作时间段为触摸时段，并将所述驱动使能信号传输至所述驱动单元120。未选通时，该级子电路连接的公共电极的工作时间段为显示时段，并将与所述电源信号传输至所述驱动单元120。
[0033] 所述驱动单元120用于驱动所述逻辑单元110传输过来的信号(该信号可能是驱动使能信号，也可能是电源信号)，以减小信号传输延时，并将驱动后的信号传输至所述传输单元130。
[0034] 所述传输单元130用于根据所述驱动后的信号输出驱动电极信号或公共电极信号，若驱动后的信号为驱动使能信号，则输出驱动电极信号，否则输出公共电极信号。
[0035] 本发明设实施例提供的显示驱动电路，可应用于内嵌电容式触摸显示屏，作为共电极驱动信号扫描电路，该电路可实现用作触控的驱动电极扫描交流信号和正常显示共电极直流信号的分时驱动，最终实现公共电极在触摸模式下作为驱动电极的作用，同时实现两倍于显示刷新频率的触摸报点频率，使触摸显示屏具备高的信噪比(SNR)特性，同时可以实现该电路触摸与正常显示的兼容性设计。
[0036] 并且，现有技术中将各驱动电极和各公共电极的走线与外部驱动芯片相连，进而通过外部驱动芯片为各电极提供对应信号，通常包括几十根驱动电极的走线，并且，为了减小走线因此的信号延迟，各走线需要相对较宽，由于走线数量较多，因此，需要占用的面积大，而本发明上述实施例提供的显示驱动电路，可直接将该显示驱动电路制作在显示装置中的显示基板上(例如阵列基板)，只需将各输入端和各输出端(例如，包括触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端)与外部驱动芯片相连即可，可大大减少各驱动电极和各公共电极的走线的占用面积，因此，可实现窄边框设计。
[0037] 总之，该显示驱动电路只需要较窄的边框就能实现内嵌式电容触摸屏的共电极分时复用，同时该电路可以实现高报点频率，例如，在60hz的显示扫描频率下，驱动电极可以实现120Hz的扫描频率，因此，实现较高的报点频率。
[0038] 本实施例中，逻辑单元110包括：锁存单元L、第一传输门C1、第二传输门C2、第一薄膜晶体管T1、第二薄膜晶体管T2、第一反相器F1(也称非门)和第二反相器F2。
[0039] 对于奇数级子电路的逻辑单元110，所述第一时钟端CK连接所述本级子电路的锁存单元L，所述第二时钟端CKB连接本级子电路的所述第一传输门C1的输入端，对于偶数级的子电路的逻辑单元110，所述第二时钟端CKB连接本级子电路的锁存单元L，所述第一时钟端CK连接本级子电路的第一传输门C1的输入端；所述触控信号端TSP_IN连接第一级子电路的锁存单元L，所述触控信号经过本级子电路的锁存单元L锁存后依次传输至下一级子电路的锁存单元L。
[0040] 对于每个子电路的逻辑单元，所述锁存单元L连接所述第一反相器F1的输入端和第一传输门C1的第一控制端，所述第一反相器F1的输出端连接所述第一传输门C1的第二控制端，所述第一传输门C1的输出端连接所述第二反相器F2的输入端和第二传输门C2的第一控制端，第二反相器F2的输出端连接所述第二传输门C2的第二控制端。所述驱动信号使能端TX_EN连接所述第二传输门C2的输入端，第二传输门C2的输出端连接所述驱动单元120。所述第一薄膜晶体管T1的栅极连接所述第一反相器F1的输出端，源极连接所述第一传输门C1的输出端，漏极连接所述电源端VGL，所述第二薄膜晶体管T2的栅极连接所述第二反相器F2的输出端，源极连接所述第二传输门C2的输出端，漏极连接所述电源端VGL。
[0041] 所述锁存单元L用于在与其连接的时钟端控制下锁存所述触控信号，当触控信号被锁存时，所述第一薄膜晶体管T1用于将所述第一传输门C1的输出端拉至所述电源信号(即和电源信号的输出电压一样)；所述第二薄膜晶体管T2用于将所述第二传输门C2的输出端拉至所述电源信号(即和电源信号的输出电压一样)，并将所述电源信号输出至所述驱动单元120。
[0042] 所述锁存单元L还用于在与其连接的时钟端控制下将锁存后的触控信号传输至所述第一传输门C1的第一控制端，将锁存后的触控信号经第一反相器F1传输至第一传输门C1的第二控制端，以打开所述第一传输门C1，所述第一传输门C1用于将与其连接的时钟信号传输至所述第二传输门C2的第一控制端，并经过所述第二反相器F2传输至所述第二传输门C2的第二控制端，以打开所述第二传输门C2，所述驱动使能信号经过所述第二传输门C2传输至所述驱动单元120。
[0043] 为了控制各级子电路的时序，所述第一时钟信号和第二时钟信号的电平相反。
[0044] 本实施例中，所述驱动单元120包括：至少两个串联的反相器组成的反相器组。如图1和2中所示，反相器组包括4个反相器(F3～F6)，反相器组的第一个反相器F3连接所述第二传输门C2的输出端，所述反相器组用于驱动所述逻辑单元110传输过来的信号，以减小传输过程中信号的延时。为了保证信号的电平不发生改变，所述反相器组中反相器个数为偶数个。
[0045] 本实施例中，所述传输单元130包括：第三传输门C3和第四传输门C4，所述第三传输门C3的输入端连接所述驱动电极信号端TX，输出端连接所述本级子电路的输出端，第一控制端连接所述反相器组中最后一个反相器F6的输出端，第二控制端连接所述最后一个反相器F6的输入端。第四传输门C4的输入端连接所述公共电极信号端VCOM，输出端连接所述本级子电路的输出端，第一控制端连接所述最后一个反相器F6的输入端，第二控制端连接所述最后一个反相器F6的输出端。
[0046] 所述第三传输门C3用于在驱动单元120输出的为驱动使能信号时将所述驱动电极信号输出；所述第四传输门C4用于在驱动单元120输出的为电源信号时将所述公共电极信号输出。
[0047] 为了能够根据电源信号和驱动使能信号来决定输出的是驱动电极信号还是公共电极信号，可使电源信号与所述驱动使能信号电平相反。
[0048] 本实施例中，锁存单元可以现有的任一种两输入结构的锁存器，不限于本发明的图示中的锁存单元结构。图1和2中的锁存单元包括：第一三态门S1、第二三态门S2、第七反相器F7和第八反相器F8。第七反相器F7的输入端为该锁存单元的第一输入端，第一三态门S1的第一输入端为该锁存单元的第二输入端，第八反相器F8的输出端为该锁存单元的输出端。第七反相器F7的输出端连接第一三态门S1的第三输入端和第二三态门S2的第二输入端，第一三态门S1的第二输入端连接自身的第一输入端和第二三态门S2的第三输入端，第一三态门S1输出端和第二三态门S2的输出端连接在一起，且连接第八反相器F8的输入端，第八反相器F8的输出端连接第二三态门S2的输入端。
[0049] 上述的传输门的通常结构如图3所示，为两个薄膜晶体管组成，N型薄膜晶体管的栅极为第一控制端Ⅰ，P型薄膜晶体管的栅极为第二控制端Ⅱ，N型和P型薄膜晶体管的源极连在一起，形成输入端Ⅲ，漏极连在一起形成输出端Ⅳ。
[0050] 本实施例的显示驱动电路的时序图如图4所示，其工作原理如下(以T1和T2为N型薄膜晶体管为例进行说明)：
[0051] 参考图1及图2中第一级和第二级的子电路，TSP_IN信号和CK信号为高时，第一级电路被选通，开始工作。TSP_IN信号的高电平传输到锁存单元L的输出端(即第一反相器F1的输入端)，同时传输至第二级子电路的锁存单元L的输入端，由于CKB信号和CK信号的电平相反，因此第二级子电路的锁存单元将TSP_IN信号的高电平锁存，当然也不会向下一级子电路传输。对于第一级子电路，由于被选通，TSP_IN信号使第一传输门C1打开，CKB信号通过C1并打开第二传输门C2，驱动使能信号(TX_EN信号，高电平)通过C2传输至a点。a点为高电平，通过4个串联的反相器后打开第三传输门C3，使得驱动电极信号输出。由于是驱动电极信号(图4中Tx1)被输出至公共电极，此时公共电极起到触摸时的驱动电极作用，即在一个CK周期，且TSP_IN信号为高电平的时间段t2内，第一级子电路被选通，与第一级子电路连接的公共电极工作在触摸阶段。
[0052] 其它级的子电路由于未被选通，锁存单元的输出端处于低电平状态，经过第一反相器F1为高电平，T1打开，将第一传输门C1的输出端拉低至电源信号(低电平)，同理，a点也被T2拉至低电平，经过4和反相器后认为低电平，这使得第四传输门C4打开，将公共电极信号输出。即在一个CK周期内，且TSP_IN信号为低电平的时间段t1内，未被选通的子电路连接的公共电极工作在显示阶段。
[0053] CKB和CK具有相同的占空比，且为50％，同时两个时钟信号的脉冲宽度相同，只是电平相反，该脉冲宽度的时间为一次停止分行显示扫描的扫描驱动电极的扫描时间t2(也可称为触控时间)和进行分行正常显示时间t1之和，一个驱动电极的所需的扫描时间t2可通过Tx_EN信号的脉冲宽度控制。而分行显示时间t1可由驱动电极的数量和屏幕的分辨率决定。
[0054] 本发明实施例还提供了一种阵列基板，所述阵列基板上设置有上述实施例的显示驱动电路。
[0055] 本发明实施例提供的阵列基板上设置有上述的显示驱动电路，由于可直接将该显示驱动电路制作在阵列基板上，只需将各输入端和各输出端(例如，包括触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端)与外部驱动芯片相连即可，可大大减少各驱动电极和各公共电极的走线的占用面积，因此，可实现窄边框。
[0056] 本发明实施例还提供了一种触摸显示装置，包括上述实施例提供的阵列基板。
[0057] 本发明实施例提供的显示装置包括上述实施例的阵列基板，可实现窄边框。
[0058] 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
