本发明公开了一种显示面板与栅极驱动器，栅极驱动器包含多个串接的驱动级，并输出栅极驱动信号。驱动级包含输入单元、驱动单元与下拉单元。输入单元将前级栅极驱动信号传送至控制节点，且前级栅极驱动信号包含连续的第一脉冲与第二脉冲。驱动单元根据控制节点的电平电压而输出栅极驱动信号。下拉单元在第二脉冲的致能期间后将栅极驱动信号下拉至第一电压。在第一脉冲的致能期间内，输入单元将控制节点上拉至第二电压。在第二脉冲的致能期间后，驱动单元将控制节点上拉至第三电压，且第三电压大于第二电压。
多条栅极线以及栅极驱动器，所述栅极驱动器包含多个串接的驱动级，其中每一驱动级用来输出栅极驱动信号到所述多条栅极线对应的一条，所述多个驱动级的第N级驱动级包含：输入单元，用来将第N-1级驱动级输出的所述栅极驱动信号传送到第一控制节点，其中N为正整数，且所述第N-1级驱动级输出的所述栅极驱动信号包含连续的第一脉冲与第二脉冲；
驱动单元，用来根据所述第一控制节点的电平电压而输出所述第N级驱动级输出的栅极驱动信号；以及下拉单元，用来在所述第二脉冲的致能期间后将所述第N级驱动级输出的栅极驱动信号下拉至第一电压；
其中在所述第一脉冲的致能期间内，所述输入单元将所述第一控制节点的电平电压上拉至第二电压，在所述第二脉冲的致能期间后，所述驱动单元将所述第一控制节点的电平电压上拉到第三电压，且所述第三电压大于所述第二电压。
2.如权利要求1所述的显示面板，其特征在于，其中所述第一脉冲的致能期间与所述第二脉冲的致能期间之间，所述驱动单元将所述第一控制节点的电平电压上拉到第四电压，且所述第三电压大于或等于所述第四电压。
3.如权利要求1所述的显示面板，其特征在于，其中所述输入单元根据第一频率信号传送所述第N-1级驱动级输出的所述栅极驱动信号，所述输入单元包含：第一开关，包含第一端、第二端以及控制端，其中所述第一开关的所述控制端用来接收所述第N-1级驱动级输出的所述栅极驱动信号，所述第一开关的所述第一端电性耦接所述第一开关的所述控制端；以及第二开关，包含第一端、第二端以及控制端，其中所述第二开关的所述控制端用来接收所述第一频率信号，所述第二开关的所述第一端电性耦接所述第一开关的所述第二端，且所述第二开关的所述第二端电性耦接所述第一控制节点。
4.如权利要求3所述的显示面板，其特征在于，其中所述驱动单元根据所述第一控制节点的电平电压与第二频率信号而输出所述第N级驱动级输出的栅极驱动信号，所述第一频率信号与所述第二频率信号为反相，所述驱动单元包含：第三开关，包含第一端、第二端以及控制端，其中所述第三开关的所述控制端电性耦接所述第一控制节点，所述第三开关的所述第一端用来接收所述第二频率信号，且所述第三开关的所述第二端用来输出所述第N级驱动级输出的栅极驱动信号；以及电容，电性耦接于所述第一控制节点与所述第三开关之间。
5.如权利要求4所述的显示面板，其特征在于，其中所述下拉单元包含：
下拉控制电路，用来根据所述第N-1级驱动级输出的所述栅极驱动信号调整第二控制节点的电平电压；以及下拉电路，电性耦接所述第二控制节点，用来根据所述第二控制节点的电平电压而将所述第N级驱动级输出的栅极驱动信号下拉到所述第一电压。
6.如权利要求5所述的显示面板，其特征在于，其中所述下拉控制电路包含：
第四开关，包含第一端、第二端以及控制端，其中所述第四开关的所述控制端用来接收所述第一频率信号，所述第四开关的所述第一端电性耦接所述第四开关的所述控制端；
第五开关，包含第一端、第二端以及控制端，其中所述第五开关的所述控制端电性耦接所述第四开关的所述第二端，所述第五开关的所述第一端电性耦接所述第四开关的所述第一端，且所述第五开关的所述第二端电性耦接所述第二控制节点；
第六开关，包含第一端、第二端以及控制端，其中所述第六开关的所述控制端用来接收所述第N-1级驱动级输出的所述栅极驱动信号，所述第六开关的所述第一端电性耦接所述第四开关的所述第二端，且所述第六开关的所述第二端用来接收所述第一电压；
第七开关，包含第一端、第二端以及控制端，其中所述第七开关的所述控制端用来接收所述第N-1级驱动级输出的所述栅极驱动信号，所述第七开关的所述第一端电性耦接所述第二控制节点，且所述第七开关的所述第二端用来接收所述第一电压。
7.如权利要求5所述的显示面板，其特征在于，其中所述下拉电路包含：
第八开关，包含第一端、第二端以及控制端，其中所述第八开关的所述控制端电性耦接所述第二控制节点，所述第八开关的所述第一端电性耦接所述第一控制节点，且所述第八开关的所述第二端用来接收所述第N级驱动级输出的栅极驱动信号；以及第九开关，包含第一端、第二端以及控制端，其中所述第九开关的所述控制端电性耦接所述第二控制节点，所述第九开关的所述第一端电性耦接所述第三开关的所述第二端，且所述第九开关的所述第二端用来接收所述第一电压。
8.一种栅极驱动器，其特征在于，所述栅极驱动器包含多个串接的驱动级，所述多个驱动级中任意驱动级包含：输入单元，包含第一输入端，第二输入端以及输出端，其中所述输入单元的所述第一输入端用来接收前级栅极驱动信号，所述输入单元的所述第二输入端用来接收第一频率信号，且所述输入单元的所述输出端电性耦接控制节点；
驱动单元，包含第一输入端，第二输入端以及输出端，其中所述驱动单元的所述第一输入端电性耦接所述控制节点，所述驱动单元的所述第二输入端用来接收第二频率信号，且所述驱动单元的所述输出端用来输出本级栅极驱动信号，其中所述第一频率信号与所述第二频率信号为反相；以及下拉单元，包含：
第一开关，具有第一端、第二端以及控制端，其中所述第一开关的所述控制端用来接收所述第一频率信号，且所述第一开关的所述第一端电性耦接所述第一开关的所述控制端；
第二开关，具有第一端、第二端以及控制端，其中所述第二开关的所述控制端电性连接所述第一开关的所述第二端，且所述第二开关的所述第一端电性连接所述第一开关的所述第一端；
第三开关，具有第一端、第二端以及控制端，其中所述第三开关的所述控制端用来接收所述前级栅极驱动信号，所述第三开关的所述第一端电性耦接所述第一开关的所述第二端，且所述第三开关的所述第二端用来接收第一电压；
第四开关，具有第一端、第二端以及控制端，其中所述第四开关的所述控制端用来接收所述前级栅极驱动信号，所述第四开关的所述第一端电性耦接所述第二开关的所述第二端，且所述第四开关的所述第二端用来接收所述第一电压；
第五开关，具有第一端、第二端以及控制端，其中所述第五开关的所述控制端电性耦接所述第二开关的所述第二端，所述第五开关的所述第一端电性耦接所述控制节点，且所述第五开关的所述第二端电性耦接所述驱动单元的所述输出端；以及第六开关，具有第一端、第二端以及控制端，其中所述第六开关的所述控制端电性耦接所述第二开关的所述第二端，所述第六开关的所述第一端电性耦接所述驱动单元的所述输出端，且所述第六开关的所述第二端用来接收所述第一电压。
9.如权利要求8所述的栅极驱动器，其特征在于，其中所述输入单元包含：
第七开关，具有第一端、第二端以及控制端，其中所述第七开关的所述控制端电性耦接所述输入单元的所述第一输入端，且所述第七开关的所述第一端电性耦接所述第七开关的所述控制端；以及第八开关，具有第一端、第二端以及控制端，其中所述第八开关的所述控制端电性耦接所述输入单元的所述第二输入端，所述第八开关的所述第一端电性耦接所述第七开关的所述第二端，且所述第八开关的所述第二端电性耦接所述输入单元的所述输出端。
10.如权利要求8所述的栅极驱动器，其特征在于，其中所述驱动单元包含：
第七开关，具有第一端、第二端以及控制端，其中所述第七开关的所述控制端电性耦接所述驱动单元的所述第一输入端，所述第七开关的所述第一端电性耦接所述驱动单元的所述第二输入端，且所述第七开关的所述第二端电性耦接所述驱动单元的所述输出端；以及电容，电性耦接于所述第七开关的所述控制端与所述第七开关的所述第二端之间。
显示面板与栅极驱动器
技术领域
[0001] 本发明涉及一种显示面板(DISPLAY PANEL)，特别涉及一种显示面板的栅极驱动器。
背景技术
[0002] 近来，各种液晶显示器的产品已经相当地普及，为了有效地提升液晶显示器的可视面积，适用于窄边框的显示面板技术不断地被提出。
[0003] 然而，随着显示器的分辨率不断提升，栅极驱动器可驱动显示面板进行充电的时间越来越短。为了维持一定的像素充电率，栅极驱动器中多个晶体管的尺寸必定需要增加。如此，会使栅极驱动器动态功耗与电路布局面积增加，反而更难以适用于窄边框的应用。
[0004] 因此，如何能有效降低栅极驱动器的电路面积，并同时维持良好的像素充电率，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。
发明内容
[0005] 为了解决上述的问题，本发明提供了一种显示面板。显示面板包含多条栅极线与栅极驱动器。栅极驱动器包含多个串接的驱动级，其中每个驱动级用来输出栅极驱动信号到与其相应的栅极线，驱动级中的第N级驱动级包含输入单元、驱动单元与下拉单元。输入单元用来将第N-1级驱动级输出的栅极驱动信号传送到第一控制节点，其中N为正整数，且第N-1级驱动级输出的栅极驱动信号包含连续的第一脉冲与第二脉冲。驱动单元用来根据第一控制节点的电平电压而输出栅极驱动信号。下拉单元用来在第二脉冲的致能期间后将栅极驱动信号下拉至第一电压。其中在第一脉冲的致能期间内，输入单元将第一控制节点的电平电压上拉到第二电压，在第二脉冲的致能期间后，驱动单元将该第一控制节点的电平电压上拉到第三电压，且第三电压大于第二电压。
[0006] 本发明提供了另一种栅极驱动器。栅极驱动器包含多个串接的驱动级，且多个驱动级中任意一个驱动级包含输入单元、驱动单元以及下拉单元。输入单元包含第一输入端，第二输入端与输出端。输入单元的第一输入端用来接收前级栅极驱动信号，输入单元的第二输入端用来接收第一频率信号，且输入单元的输出端电性耦接控制节点。驱动单元包含第一输入端，第二输入端与输出端。驱动单元的第一输入端电性耦接控制节点，驱动单元的第二输入端用来接收第二频率信号，且驱动单元的输出端用来输出本级栅极驱动信号，其中第一频率信号与第二频率信号为反相。下拉单元包含第一开关、第二开关、第三开关、第四开关、第五开关与第六开关。第一开关具有第一端、第二端以及控制端，其中第一开关的控制端用来接收第一频率信号，第一开关的第一端电性耦接第一开关的控制端。第二开关具有第一端、第二端以及控制端，其中第二开关的控制端电性连接第一开关的控制端，且第二开关的第一端电性连接第一开关的第一端。第三开关具有第一端、第二端以及控制端，其中第三开关的控制端用来接收前级栅极驱动信号，第三开关的第一端电性耦接第一开关的第二端，且第三开关的第二端用来接收第一电压。第四开关具有第一端、第二端以及控制端，其中第四开关的控制端用来接收前级栅极驱动信号，第四开关的第一端电性耦接第二开关的第二端，且第四开关的第二端用来接收第一电压。第五开关具有第一端、第二端以及控制端，其中第五开关的控制端电性耦接第二开关的第二端，第五开关的第一端电性耦接控制节点，且第五开关的第二端电性耦接驱动单元的输出端。第六开关具有第一端、第二端以及控制端，其中第六开关的控制端电性耦接第二开关的第二端，第六开关的第一端电性耦接驱动单元的输出端，且第六开关的第二端用来接收第一电压。
[0007] 综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。根据上述技术方案的描述，本发明具有很大的技术进步，并具有产业上的广泛利用价值，本发明提供的显示面板与栅极驱动器可具有多种驱动方式，并可提供像素数组较高的充电率，进而可使显示面板的开口率提升，或是可使栅极驱动器的面积降低，以符合窄边框应用的需求。
附图说明
[0008] 图1为本发明实施例一种显示面板的示意图；
[0009] 图2A为本发明实施例一种栅极驱动器的示意图；
[0010] 图2B为本发明实施例图2A所示的驱动级示意图；
[0011] 图3为本发明实施例第N级驱动级的示意图；
[0012] 图4为本发明实施例图3的驱动级的操作信号时序示意图；
[0013] 图5A为本发明实施例在时段T1内图3的驱动级中各开关的状态示意图；图5B为本发明实施例在时段T2内图3的驱动级中各开关的状态示意图；图5C为本发明实施例在时段T5内图3的驱动级中各开关的状态示意图；图6为本发明另一实施例图3中的驱动级的操作的信号时序示意图；
[0014] 其中，附图标记：
[0015] 100 显示面板
[0016] 120 显示区
[0017] 122 像素数组
[0018] 124 像素
[0019] 140 源极驱动器
[0020] 160、200 栅极驱动器
[0021] GL1、GL2、GL3～GLN 栅极线
[0022] DL1、DL2、DL3、DL4～DLN 数据线
[0023] 200a、300 驱动级
[0024] XHC、HC 频率信号
[0025] G[1]、G[2]～G[n-1]、G[n] 栅极驱动信号
[0026] Din 初始脉冲
[0027] 220 输入单元
[0028] 240 驱动单元
[0029] 260 下拉单元
[0030] 262 下拉控制电路
[0031] 264 下拉电路
[0032] A、B 控制节点
[0033] VSS、V1、V2、V3、V4、ΔV 电压
[0034] C 电容
[0035] T1、T2、T3、T4、T5 时段
[0036] T11、T12、T21、T31、T32、T41、T42、T43、T44 开关
具体实施方式
[0037] 下面给出本发明的具体实施方式，结合图示对本发明做出了详细描述。但所提供的实施例并非用来限制本发明所涵盖的范围，而结构操作的描述不是用来限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，都是本发明所涵盖的范围。此外，附图仅以说明为目的，并没有依照原尺寸作图。为了便于理解，下述说明中相同组件将以相同的符号标示来说明。
[0038] 关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺序的意思，也不是用来限定本发明，其仅仅是为了区别用相同技术用语描述的组件或操作而已。
[0039] 关于本文中所使用的“约”、“大约”或“大致”一般通常系指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值都视作为近似值，即如“约”、“大约”或“大致”所表示的误差或范围。
[0040] 另外，关于本文中所使用的“耦接”或“连接”，均可指二个或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二个或多个组件相互操作或动作。
[0041] 图1是本发明提供的实施例中的一种显示面板100的示意图。如图1所示，显示面板100包括影像显示区120、源极驱动器140以与门极驱动器160。影像显示区120包括由多条数据线(如：N条数据线DL1～DLN)与多条栅极线(如：M条栅极线GL1～GLM)配置而形成的像素数组122以及多个像素124，且像素124配置于上述像素数组122中。
[0042] 源极驱动器140耦接数据线DL1～DLN，通过数据线DL1～DLN输出数据信号到影像显示区120所对应的像素124，而栅极驱动器160耦接栅极线GL1～GLM，并用来依次输出栅极驱动信号到栅极线GL1～GLM，通过栅极线GL1～GLM传送到影像显示区120所对应的像素124。
[0043] 图2A是本发明提供的实施例一种栅极驱动器200的示意图。如图2A所示，栅极驱动器200包含多级驱动级200a。每一驱动级200a彼此互相串接，且每一级驱动级200a用来输出栅极驱动信号G[n]到对应的栅极线GL1～GLM中。
[0044] 2B图是本发明提供的实施例图2A的驱动级200a的示意图。以第N级驱动级200a为例，第N级驱动级200a包含输入单元220、驱动单元240与下拉单元260，其中N为一正整数。
[0045] 输入单元220的第一输入端用来接收第N-1级栅极驱动信号G[n-1]或初始脉冲Din(当N＝1时)，输入单元220的第二输入端用来接收频率信号XHC，且输入单元220的输出端电性耦接控制节点A。
[0046] 驱动单元240的第一输入端电性耦接于控制节点A，驱动单元240的第二输入端用来接收频率信号HC，且驱动单元240的输出端用来输出本级栅极驱动信号G[n]。其中，上述的频率信号XHC与频率信号HC互为反相。
[0047] 以操作而言，输入单元220将第N-1级驱动级200a输出的栅极信号G[n-1]或初始脉冲Din(当N＝1时)传送到控制节点A，来调整控制节点A的电平电压。驱动单元240用来根据控制节点A的电平电压而输出本级栅极驱动信号G[n]。下拉单元260电性耦接输入单元220与驱动单元240。下拉单元260用来接收第N-1级驱动级200a输出的栅极信号G[n-1]或初始脉冲Din(当N＝1时)以及频率信号XHC，以将本级栅极驱动信号G[n]下拉到电压VSS。
[0048] 此外，本发明提供的栅极驱动器200可产生不同类型的栅极驱动信号G[n]，而使显示数组122有不同的极性驱动方式(例如：点反转、图框反转、列反转、栏反转等等)。具体而言，图2A所示，第1级驱动级200a的输入单元220的第一输入端用来接收初始脉冲DIN，上述的不同的极性驱动方式可依据实际需求而通过初始脉冲DIN进行设定来完成。
[0049] 以下段落将提出各个实施例，来说明上述驱动级200a的功能与应用，但本发明并不仅限于以下所列的实施例。
[0050] 请参照图3，图3为根据本发明提供的实施例绘示的第N级驱动级300的示意图。如图3所示，输入单元220包含开关T11与开关T12。开关T11的控制端电性耦接输入单元220的第一输入端，以接收第N-1级驱动级200a输出的栅极驱动信号G[n-1]或初始脉冲Din(若N＝1时)，且开关T11的第一端电性耦接开关T11的控制端。开关T12的控制端电性耦接输入单元
220的第二输入端，以接收频率信号XHC。开关T12的第一端电性耦接开关T11的第二端，开关T12的第二端电性耦接至输入单元220的输出端(也就是控制节点A)。如此，当开关T11与开关T12都导通时，第N-1级驱动级200a输出的栅极驱动信号G[n-1]可传送到控制节点A，以调整控制节点A的电平电压。
[0051] 再者，如图3所示，驱动单元240包含开关T21与电容C。开关T21的控制端电性耦接到驱动单元240的第一输入端(也就是控制节点A)，开关T21的第一端电性耦接驱动单元240的第二输入端，以接收频率信号HC，且开关T21的第二端电性耦接到驱动单元240的输出端，以输出本级栅极驱动信号G[n]。电容C电性耦接控制节点A与开关T21之间，以提供稳压作用。
[0052] 下拉单元260包含下拉控制电路262与下拉电路264。下拉控制电路262用来根据第N-1级驱动级输出的栅极驱动信号G[n-1]或初始脉冲Din(若N＝1时)调整控制节点B的电平电压。下拉电路262电性耦接控制节点B，并用来根据控制节点B的电平电压而将本级栅极驱动信号G[n]下拉到电压VSS，其中电压VSS为低电平电压。
[0053] 具体而言，下拉控制电路262包含开关T41、开关T42、开关T43与开关T44。开关T41的控制端用来接收频率信号XHC，且开关T41的第一端电性耦接开关T41的控制端。开关T43的控制端电性耦接开关T41的第二端，开关T43的第一端电性耦接开关T41的第一端，且开关T43的第二端电性耦接控制节点B。开关T42的控制端用来接收第N-1级驱动级200a输出的栅极驱动信号G[n-1]或初始脉冲Din(若N＝1时)。开关T42的控制端用来接收第N-1级驱动级200a输出的栅极驱动信号G[n-1]或初始脉冲Din(若N＝1时)，开关T42的第一端电性耦接开关T41的第二端，且开关T42的第二端用来接收电压VSS。开关T44的控制端用来接收第N-1级驱动级200a输出的栅极驱动信号G[n-1]或初始脉冲Din(若N＝1时)，开关T44的第一端电性耦接控制节点B，且开关T44的第二端用来接收电压VSS。
[0054] 接着，如图3所示，下拉电路264包含开关T32与开关T31。开关T32的控制端电性耦接控制节点B，开关T32的第一端电性耦接控制节点A，且开关T32的第二端用来接收本级栅极驱动信号G[n]。开关T31的控制端电性耦接控制节点B，开关T31的第一端电性耦接开关T21的第二端，且开关T31的第二端用来接收电压VSS。
[0055] 图4根据本发明提供的实施例绘示图3中的驱动级300的操作的信号时序示意图。如图4所示，在此实施例中，初始脉冲Din设置具有连续的脉冲P1与脉冲P2。如此，可使显示数组122以点反转、列反转等驱动方式进行操作。
[0056] 图5A是根据本发明提供的实施例绘示在时段T1内第3图的驱动级300中各开关的状态示意图。为了方便说明，请一并参照图4、图2B与图5A，驱动级300的操作将搭配上述图式一并说明。此外，下述将以第1级驱动级300为例进行说明。后续各级驱动级300的操作，可将下述说明的初始脉冲Din视为前级驱动级300所输出的栅极驱动信号G[n-1]而相应推得。
[0057] 如图4与图5A所示，在时段T1(也就是脉冲P1的致能期间)时，初始脉冲Din的脉冲P1输入到开关T11与开关T42，而导通开关T11、开关T42。由于此时的频率信号XHC为高电平电压，开关T12与开关T41因此导通，且开关T43与开关T44也因此导通。如此，控制节点B的电平电压可经由开关T44而被拉低到电压VSS，以关断开关T32与开关T31。输入单元220可传输初始脉冲Din到控制节点A，以将控制节点A的电平电压拉升到电压V1，进而导通开关T21。因此，开关T21可将具有低电平电压的频率信号HC输出为本级栅极驱动信号G[1]。
[0058] 值得注意的是，在本发明提供的各个实施例中，开关T32之间的电压差由控制节点A与本级栅极驱动信号G[1]的电平电压所决定。熟知的栅极驱动器多以控制节点A的电平电压与电压VSS决定下拉电路的开关的电压差，而本发明给出的内容所示的驱动极300可通过此种设置方式减小开关T32的第一端与第二端之间的电压差，使得开关T32的漏电流可明显减少，进而改善驱动级300的操作可靠度。
[0059] 图5B是根据本发明提供的实施例绘示在时段T2内第3图的驱动级300中各开关的状态示意图。如图4与图5B所示，在时段T2(也就是脉冲P1的致能期间与脉冲P2的致能期间之间的时间)时，初始脉冲Din的脉冲P1进入禁能期间，且频率信号XHC也切换到低电平电压。因此，开关T11、开关T12、开关T41、开关T42、开关T43、开关T44、开关T32与开关T31都为关断。由于控制节点A的电平电压在先前时段T1内已被拉升到电压V1，所以开关T21仍可保持导通。如此一来，在时段T2内，频率信号HC切换到高电平电压，并经由开关T21而输出为具有高电平电压的本级栅极驱动信号G[1]，以让像素数组122进行预充电的操作。此外，本级栅极驱动信号G[1]会经由电容C而对控制节点A再次充电，而使控制节点A的电平电压上拉到电压V2。
[0060] 再者，如图4所示，在时段T3时，初始脉冲Din进入脉冲P2的致能期间，而频率信号XHC切换到高电平电压。此时，驱动级300的各个开关的状态会与先前图5A相同，也就是开关T11、开关T12、开关T2、开关T41、开关T42、开关T43与开关T44为导通，且开关T32与开关T31为关断。
[0061] 同时，频率信号HC切换到低电平电压，而使控制节点A的电平电压经由驱动单元240下拉到电压V1。然而，实际操作中，由于控制节点A的电平电压在时段T2已经充电到较高的电压V2，因此在时段T3时，控制节点A的电平电压仅会下拉到电压V3，其中电压V3高于电压V1，且V3＝V1+ΔV。在各个实施例中，ΔV大约为1～3V。
[0062] 请再次参照图4，在时段T4(也就是脉冲P2的致能期间后)时，初始脉冲Din切换到低电平电压，且频率信号XHC也切换到低电平电压。此时，驱动级300的各个开关的状态会与先前图5B相同，也就是开关T11、开关T12、开关T32、开关T31、开关T41、开关T42、开关T43与开关T44为关断，且开关T21为导通。此时，频率信号HC切换到高电平电压，并经由开关T21而输出为具有高电平电压的本级栅极驱动信号G[1]，以让像素数组122进行写入数据信号的操作。
[0063] 同时，本级栅极驱动信号G[1]会再次经由电容C而对控制节点A充电，而使控制节点A的电平电压上拉到电压V2。如先前所述，实际操作中，由于控制节点A的电平电压在时段T3已经提升到较高的电压V3。因此，在相同的充电时间下，控制节点A的电平电压在时段T4可被拉升到更高的电压V4，也使得本级栅极驱动信号G[1]也随之提升，其中电压V4高于电压V2，且电压V4＝V2+ΔV。
[0064] 也就是说，驱动级300可在像素数组122进行写入数据信号的操作时(也就是时段T4)提供具有更高的电平电压的栅极驱动信号G[1]进行驱动，而使像素数组122中多个像素124可具有较好的充电率。因此，像素数组122中多个像素124的尺寸可以减小，以改善显示面板200的开口率(aperture ratio)。或者，可降低驱动级300中多个开关的尺寸，以使得栅极驱动器160的面积得以降低，以更符合窄边框应用的需求。
[0065] 图5C是根据本发明提供的实施例绘示在时段T5内图3的驱动级300中各开关的状态示意图。如图4与图5C所示，在时段T5时，初始脉冲Din与频率信号HC都为低电平电压，且频率信号XHC为高电平电压。因此，开关T12、开关T41、开关T43为导通，且开关T11、开关T42与开关T43为关断。频率信号XHC可经由开关T43而将控制节点B的电平电压拉升到高电平电压，进而导通开关T32与开关T31。如此，控制节点A的电平电压以及本级栅极驱动信号G[1]都被下拉到低电平电压(例如为电压VSS)。
[0066] 图6是根据本发明内容提供的另一实施例绘示图3中的驱动级300的操作的信号时序示意图。如图4所示，在此实施例中，初始脉冲Din也可设置为仅具有单一的脉冲P1，如此可使显示数组122以图框反转、栏反转等驱动方式进行操作。在仅具有单一脉冲P1的操作，可参考前述实施例中时段T1与时段T2之间的操作说明，在此不再赘述。
[0067] 在本发明内容提供的各个实施例中，各个开关可为各类型的晶体管，例如为金属氧化物半导体场效晶体管(MOSFET)、底栅晶体管、顶栅型晶体管、薄膜晶体管等等。上述仅为例示，本发明并不以此为限。
[0068] 综上所述，本发明提供的显示面板与栅极驱动器可具有多种驱动方式，并可提供像素数组较高的充电率，进而可使显示面板的开口率提升，或是可使栅极驱动器的面积得以降低，以符合窄边框应用的需求。
[0069] 虽然本发明提供了以上实施方式，但这些实施方式并非用来限定本发明，本领域的技术人员，在不脱离权利要求书确定的本发明的精神和范围内，可以作各种的更动与润饰，因此本发明的保护范围应当由权利要求书的范围来确定。
