具有金属伪特征的电感器设计

摘要

公开了用于通过实现导电金属伪装置在其设计中的架构来增强集成或片上电感器的性能的技术。在一些情况下，金属伪架构可设置在紧邻电感器的上表面的层中。技术可被实现来提高总电感器性能，同时实现例如面积缩放效应，例如在管芯上的电感器到电感器间隔的缩小和/或增强可在管芯上制造的电感器的质量。在一些情况下，导电金属伪装置可设置在相对于电感器的最小或无峰值磁场的区中，垂直于电感器中的电流，和/或以便最小化它们对电感器的总面积的占据。技术可在模拟电路(例如电感器‑电容器锁相环(LC‑PLL)、大容量结构、处理器微体系结构、涉及严格的抖动要求的应用、微处理器时钟、以及无线通信系统)中实现。

权利要求

1.一种集成电路，包括：

衬底；

电感器，其设置在所述衬底中或所述衬底上；

多个第一导电金属片，其设置在所述电感器下面并紧邻所述电感器的下表面；以及多个第二导电金属片，其设置在所述电感器上面并紧邻所述电感器的上表面；

其中所述多个第一导电金属片具有比所述多个第二导电金属片紧密的间距。

2.如权利要求1所述的电路，还包括下列项中的至少一个：第一层绝缘材料，其设置在所述衬底和所述多个第一导电金属片之间；

第二层绝缘材料，其设置在所述多个第一导电金属片和所述电感器之间；以及第三层绝缘材料，其设置在所述电感器和所述多个第二导电金属片之间。

3.如权利要求2所述的电路，其中所述绝缘材料选自由电绝缘聚合物、电绝缘陶瓷和介电材料组成的组。

4.如权利要求2或3所述的电路，其中用于第一层绝缘材料、第二层绝缘材料和第三层绝缘材料中的每个的所述绝缘材料是相同的。

5.如权利要求1至3中的任一项所述的电路，其中所述导电金属选自由铜、铝、银、镍、金、钛、铟、钨及其合金所组成的组。

6.如权利要求1至3中的任一项所述的电路，其中用于所述多个第一导电金属片和所述多个第二导电金属片中的每个的所述导电金属是相同的。

7.如权利要求1至3中的任一项所述的电路，其中所述多个第一导电金属片中的金属片在至少一个维度上小于1μm，而所述多个第二导电金属片中的金属片在至少一个维度上大于1μm。

8.如权利要求1至3中的任一项所述的电路，其中所述多个第二导电金属片中的至少一个片具有大于或等于200μm2的面积。

9.如权利要求1至3中的任一项所述的电路，其中所述电感器具有磁场和最大磁通量区，且所述磁场在该区内的幅度大于或等于由所述电感器产生的最大磁场的75％。

10.如权利要求9所述的电路，其中所述多个第二导电金属片的小于30％的体积存在于所述最大磁通量区中。

11.如权利要求9所述的电路，其中所述多个第二导电金属片不存在于所述最大磁通量区中。

12.如权利要求1至3中的任一项所述的电路，其中所述多个第二导电金属片设置成垂直于所述电感器中的电流。

13.如权利要求1至3中的任一项所述的电路，其中所述多个第二导电金属片覆盖所述电感器的小于60％的上表面。

14.如权利要求1至3中的任一项所述的电路，其中所述电感器可操作地耦合到差动激励源。

15.如权利要求1至3中的任一项所述的电路，其中所述电感器可操作地耦合到偏压源。

16.一种电子设备，包括权利要求1至3中的任一项所述的一个或多个集成电路。

17.如权利要求16所述的电子设备，其中所述电子设备包括存储器电路、通信芯片、处理器、和/或计算系统中的至少一个。

18.一种集成电感器设备，包括：

衬底；

电感器，其设置在所述衬底中或所述衬底上，其中所述电感器具有最大磁通量区；

多个第一铜片，其设置在所述电感器下面并紧邻所述电感器的下表面，其中所述片具有小于或等于1μm的尺寸；以及多个第二铜片，其设置在所述电感器上面并紧邻所述电感器的上表面，其中所述片具有大于或等于10μm的尺寸；

其中所述多个第二铜片的小于30％的体积存在于所述最大磁通量区中。

19.如权利要求18所述的电感器设备，还包括设置在下列组中的至少一组之间的介电材料：所述衬底与所述多个第一铜片；所述多个第一铜片与所述电感器；和/或所述电感器与所述多个第二铜片。

20.一种电感器-电容器锁相环设备，包括权利要求18或19所述的电感器设备。

21.一种微处理器，包括权利要求18或19所述的电感器设备。

22.一种制造集成电感器设备的方法，包括：

提供衬底；

提供设置在所述衬底中或所述衬底上的电感器；

提供设置在所述电感器下面并紧邻所述电感器的下表面的多个第一导电金属片；以及提供设置在所述电感器上面并紧邻所述电感器的上表面的多个第二导电金属片；

其中所述多个第一导电金属片具有比所述多个第二导电金属片紧密的间距。

23.如权利要求22所述的方法，还包括提供设置在下列组中的至少一组之间的绝缘材料：所述衬底与所述多个第一导电金属片；所述多个第一导电金属片与所述电感器；和/或所述电感器与所述多个第二导电金属片。

24.如权利要求22或23所述的方法，其中所述绝缘材料选自由电绝缘聚合物、电绝缘陶瓷和介电材料组成的组。

25.如权利要求22或23所述的方法，其中所述导电金属选自由铜、铝、银、镍、金、钛、铟、钨及其合金组成的组。

说明书

具有金属伪特征的电感器设计

[0001] 背景

[0002] 在深-亚微米过程节点(例如32nm和以上)中的集成电路设计涉及多个非平凡挑战，且并入微电子部件的电路(例如电感器)在这些水平下将面临特别的困难，例如关于最佳器件参数和电路性能的那些困难。持续的过程缩放将往往会加重这样的问题。

附图说明

[0003] 图1示意性示出对称电感器的差动激磁的磁场方向。

[0004] 图2示出根据本发明的实施例配置的使用金属伪架构的电感器线圈的自上而下视图。

[0005] 图3示出根据本发明的实施例配置的沿着其中的虚线X-X截取的图2的电感器线圈的截面图。

[0006] 图4示出根据本发明的实施例配置的示例性电感器的示出作为频率的函数的电感(L)的给定过程节点的模拟数据的曲线图。

[0007] 图5示出根据本发明的实施例配置的示例性电感器的示出作为频率的函数的品质因数(Q)的给定过程节点的模拟数据的曲线图。

[0008] 图6示出根据本发明的实施例配置的使用一个或多个电感器实现的计算系统。

具体实施方式

[0009] 公开了用于通过实现导电金属伪装置(dymmy)在其设计中的架构来增强集成或片上电感器的性能的技术。在一些情况下，根据本发明的实施例配置的金属伪架构可设置在紧邻电感器的上表面的层中。技术可被实现来提高总电感器性能，同时实现例如面积缩放效应，例如在管芯上的电感器到电感器间隔的缩小和/或增强可在管芯上制造的电感器的质量。在一些示例性实施例中，导电金属伪装置可设置在相对于电感器的最小或无峰值磁场的区域中，垂直于电感器中的电流，和/或以便最小化它们对电感器的总面积的占据。技术可例如在模拟电路(例如电感器-电容器锁相环(LC-PLL)、处理器微体系结构、涉及严格的抖动要求的电路、时钟和延迟电路和任何其它基于电感器的电路)中实现。

[0010] 一般性概述

[0011] 常规集成电感器设计与多个非平凡问题相关。例如，使用常规方法，导电金属片(伪装置)仅使用在集成电路(IC)中的电感器的下金属层下面。然而，这些伪装置往往非常小(例如，在长度上小于1μm)，且并不显著地影响总电感器性能。此外，为了维持良好的电感器性能，常规方法一般完全禁止将任何金属放置在电感器的金属层的顶上(即，孔隙被放置在电感器的金属层的顶上的层中)。然而，这种方法对IC设计强加两个严格的制造限制。首先，电感器到电感器间隔(即，在管芯上的两个电感器之间的距离)被影响，因为由于孔隙金属层因而产生的低密度，多个LC-PLL不能放置成彼此紧邻。其次，且作为前述间隔限制的结果，能够被制造在管芯上的电感器的总数被限制。

[0012] 使用具有根据本发明的实施例紧邻设置的导电金属片的给定电感器，由于电感器产生的磁场，可在那些导电金属片中感应出循环的涡电流。如将认识到的，这些循环的涡电流具有其自己的关联的电感且因此感应出磁场，其又抵消或干扰关联的电感器的磁场，从而减小其电感(L)。此外，这样的涡电流使功率在导电金属伪装置中耗尽，从而导致减小的电感器品质因数(Q)。此外，如将认识到的，涡电流的幅度与关联的电感器的磁场的幅度成比例。因此，当电感器的磁场增加时，较大的涡电流在金属伪装置中形成，金属伪装置又具有对应地更强的感应磁场，感应磁场转而又抵消电感器的磁场，进一步降低了电感器的性能(即，电感和/或品质因数)。

[0013] 因此且根据本发明的实施例，金属伪特征的架构可设置在紧邻电感器的上表面的层中。本发明的实施例可用于消除或减轻电感器性能的劣化。在一些实例中，本发明的实施例可用于最小化/消除制造要求和/或与在给定应用中的多个电感器或基于电感器的设备之间的距离和/或与电感器或基于电感器的设备的数据相关的限制。

[0014] 根据本发明的实施例，在实现给定的金属伪架构时可考虑几个因素，以最小化或减轻与电感器性能的干扰。首先，可通过将金属伪装置最低限度地设置成紧邻电感器中的磁场最高的区域来提高电感器性能。换句话说，金属伪装置放置在电感器的磁场最小或低于峰值/最大(最高)磁通量的区域中可提高电感器性能。第二，可通过放置基本垂直于电感器内的电流的金属伪装置来提高电感器性能(所产生的涡电流可被强制垂直于电感器中的电流，且因此金属伪架构长度垂直于电感器线圈)。第三，可通过放置金属伪装置以便最小化它们对电感器的总面积的占据来提高电感器性能。在各种实施例中，满足这些条件中的一个或多个或全部的金属伪架构可最低限度地降低电感器性能。例如，在一些实施例中，满足这些条件中的一个或多个或全部的金属伪架构可允许面积缩放效应，例如缩小在管芯上形成的电感器和/或基于电感器的设备(例如LC-PLL)之间的距离/间隔和/或最大化可在管芯上形成的电感器和/或基于电感器的设备(例如LC-PLL)的质量。

[0015] 金属伪架构

[0016] 图1示意性示出对称电感器线圈100的差动激磁的磁场方向。在该示例中，激励电流I1施加到线圈100的第一部分，而激励电流I2施加到线圈100的第二部分。如将认识到的，所产生的磁场B1(t)由激励电流I1产生，而所产生的磁场B2(t)由激励电流I2产生。由于电感器线圈100的对称性及其差动激励(经由例如在端子172和174处的差动电压的施加)，磁场B1(t)和B2(t)在电感器100的中央区110内在相位上加在一起。因此，电感器100的磁场在中央区110中最强(且穿过其的磁通量最高)。因此，如前面解释的且根据本发明的实施例，将一个或多个最小面积和/或最小密度的金属伪装置设置在紧邻电感器100的这个中央区110的层中可能对提高电感器100的性能是期望的。可参考图2和3在下面更详细地探究这些原理。

[0017] 在一些情况下，电感器100可包括可选的端子176。在一些这样的情况下，在这样的可选端子176处的AC电压可被测量为零(作为电感器线圈100的对称性和/或差动激励的结果)。因此，在本发明的一些这样的实施例中，操作地耦合具有可选端子176的电阻器或其它电子设备可对电感器100的总性能具有最小影响或没有影响。因此，在一些实例中，期望的是，将例如DC电压源(未示出)操作地耦合到可选的端子176以在电感器100内提供偏压。

[0018] 图2示出根据本发明的实施例配置的使用金属伪架构的电感器线圈100的自上而下视图。如可看到的，示例性金属伪架构包括几个纵向取向的导电金属伪装置320和几个横向取向的导电金属伪装置330，所有这些金属伪装置设置在紧邻电感器100的上表面的层中。可如传统方式来实现线圈100本身。在一些实施例中，一个或多个金属伪装置320和/或330可以是导电金属，例如但不限于铜、铝、银、镍、金、钛、铟、钨、其合金、或其它适当导电的金属。在一些实施例中，一个或多个金属伪装置320和/或330可具有适合于给定应用的任何给定尺寸，但在其它方面如本文描述地来提供。如根据本公开认识到的，金属伪装置320和/或330的几何结构可从一个应用到下一应用变化，这取决于诸如过程节点和期望电路性能的因素。在一些示例性情况下，金属伪装置320和/或330在微米范围内(例如，具有在大约
2
50-500μm 的范围内的面积)实现，且在一些特定的示例性实施例中可具有在大约10-40μm的范围内(例如大于或等于大约200μm2的面积)的至少一个尺寸(例如x-、y-和/或z-轴)。简言之，金属伪装置320和/或330可具有适合于给定过程节点和应用的任何期望的尺寸，并可根据本发明的实施例来实现。所主张的发明并不旨在限制到任何特定的金属伪装置几何结构。

[0019] 在本发明的一个或多个实施例中，金属伪装置320和/或330可通过任何适当的方法或手段设置在紧邻电感器100的上表面的层中，用于这么做的方法或手段在一些实施例中包括但不限于无电沉积、电镀、化学沉积工艺、物理沉积工艺等。

[0020] 图3示出根据本发明的实施例配置的沿着其中的虚线X-X截取的图2的电感器线圈100的截面图。如可看到的，金属伪装置330(和在该截面中不可见的320)设置在紧邻电感器
100的上表面的层中。在一个或多个实施例中，绝缘体材料例如可设置在(1)电感器100与金属伪装置330和320的层之间；(2)电感器100与下金属层140之间；(3)和/或衬底190与下金属层140之间。在一些实例中，绝缘体材料可以是例如电绝缘聚合物、电绝缘陶瓷、和/或介电材料。在一些特定的实施例中，电感器100可设置成紧邻导电金属片的下金属层140，其与设置成紧邻上述电感器100的金属伪装置320和/或330的层相比，具有更紧密的间距(面积最小化)。这些层之间的间隔也可变化，但在一些实施例中，金属伪装置320和/或330在电感器100的大约5nm-5μm内。在更一般的意义上，可使用考虑到所期望的电感器性能的任何间隔。

[0021] 衬底190可以是半导体晶片或其它适当的衬底。在一些示例性实施例中，衬底190可以例如是金属、硅、锗、III-V材料、氧化物、氮化物或其组合。在一些情况下，晶片/衬底可被配置为例如体衬底、绝缘体上半导体(XOI，其中X是半导体材料，例如硅、锗或富含锗的硅)或多层结构。按照本公开，衬底190的其它适当的材料和/或配置将是明显的。

[0022] 下金属层140可如按照惯例完成的使用导电金属(例如但不限于铜、铝、银、镍、金、钛、铟、钨、其合金或其它适当地导电的金属)来实现。在一些示例性实例中，下金属层140可由与金属伪装置320和/或330相同的材料制成。在一些情况下，与金属伪装置320和/或330比较，下金属层140的片可具有更紧密的间距(面积最小化)。在一些示例性情况下，下金属层140可在微米范围内(例如在大约1μm或更小的范围内的x-、y-和/或z-轴)实现。按照本公开，下金属层140的其它适当的材料、几何结构和/或配置将是明显的，且所主张的发明并不旨在限于任何特定的金属层140配置。

[0023] 当电感器100受到差动激励(经由例如在端子172和174处的差动电压的施加)时，对应的磁场(如上面参考图1讨论的B1(t)和B2(t))产生并在电感器100的中央区110(最强的磁场区)中在相位上加在一起。类似于上面参考图1的讨论，可选的端子176(如果被包括)可例如与DC电压源操作地耦合，以提供在电感器100内的偏压，如在给定应用中期望的。如将认识到的，当所产生的磁场改变(例如由于场随时间的变化)时，变化的涡电流在导电金属伪装置320和/或330中被感应出。这些循环的涡电流具有其自己的关联的电感，且因此引起从金属伪装置320和/或330发出的多个局部化磁场，其抵消或降低由电感器100产生的磁场。

[0024] 如可从图2和3的所描绘的示例性架构看到的那样，金属伪装置320和/或330根据本发明的实施例设置在紧邻电感器100的上表面的层中。在所描绘的示例性情况下，金属伪装置320和/或330被最低限度地设置在电感器100的磁场最高的地方，例如最大磁通量区212。在一些示例性实施例中，最大磁通量区212可被定义为所经历的磁场的幅度是磁场的最大/峰值幅度的某个任意百分比(例如，大于或等于约75-100％)的区。在所描述的示例性情况下，金属伪装置320和/或330被设置成使得它们不延伸到最大磁通量区212中或不占据最大磁通量区212。然而，在其它示例性实施例中，一个或多个金属伪装置320和/或330可被设置成使得它们的体积(单个或共同的)的某个百分比(例如小于或等于大约30％)被允许延伸到最大磁通量区212中。按照本公开，适合于给定应用的其它百分比将是明显的。

[0025] 如可从图2和3所描绘的示例性架构进一步看到的，金属伪装置320和/或330已设置在基本垂直于电感器100内的电流的选定方向中。更进一步地，金属伪装置320和/或330设置成最小化它们对电感器100的总面积的占据。例如，在一些示例性实施例中，金属伪装置320和330可设置成覆盖电感器100小于60％(例如20-50％)的总表面积。按照本公开，适合于给定应用的覆盖的其它百分比将是明显的。

[0026] 由于实现图2和3的示例性金属伪架构或根据本发明的实施例配置的其它示例性金属伪架构，电感器100的电感(L)和/或品质因数(Q)可被提高(例如最低限度地或可接受地降低)，而同时实现例如面积缩放效应，例如缩小在管芯上形成的电感器和/或基于电感器的设备(例如LC-PLL)之间的距离/间隔和/或最大化可在管芯上形成的电感器和/或基于电感器的设备(例如LC-PLL)的质量。

[0027] 根据本发明的一个或多个实施例，在金属伪装置320和/或330中感应出的涡电流可通过下列操作来进一步减小/减轻(且电感器性能因此提高了)：(1)进一步减小在电感器100的最大磁通量区212中/附近的金属伪装置320和/或330的存在；(2)进一步使金属伪装置320和/或330以较大的精确度垂直于流经电感器100的电流；和/或(3)进一步减小金属伪装置320和/或330的尺寸、面积、体积、密度和/或物理存在。在一些这样的情况下，根据本发明的实施例，电感器100的性能(例如电感和/或品质因数)可由此被提高。

[0028] 其它考虑因素(例如期望设备性能特征或制造/设计要求)可对给定电感器或基于电感器的设备的设计强加限制/约束。如按照本公开将认识到的，图2和3仅被提供来显示根据本发明的实施例配置的示例性金属伪架构。如将认识到的，根据本发明的实施例配置的很多额外的金属伪架构是可能的，且给定应用可管理如何和到什么程度上所公开的技术可根据给定的实施例来实现。

[0029] 模拟实现数据

[0030] 图4示出根据本发明的实施例配置的示例性电感器的示出作为频率的函数的电感(L)的给定过程节点的模拟数据的曲线图。曲线#L1代表使用设置在电感器下面的层中的电感器的中间和周围的小金属伪装置和大金属伪装置的常规电感器的电感。曲线#L3代表根据本发明的示例性实施例的(例如上面参考图2和3讨论的实施例)实现在电感器上面的层中的金属伪架构和在电感器下面的一层小金属伪装置(其间距比在电感器上面的金属伪装置更紧密)的电感器的电感。如可从曲线图看到的，与只使用在电感器下面的层中的小金属伪装置的常规电感器设计相比，通过实现根据示例性实施例配置的金属伪架构提高了电感。在线m3所识别的频率值处观察到的测量结果显示通过实施根据本发明的实施例配置的电感器的设计中的金属伪架构实现了在电感方面优于常规电感器大约19％的提高。示例性操作频率范围是1-30GHz(例如10GHz)，虽然通常可在任何期望的频率范围内来使用本文描述的电感器。

[0031] 图5示出根据本发明的实施例配置的示例性电感器的示出作为频率的函数的品质因数(Q)的给定过程节点的模拟数据的曲线图。如本文使用的品质因数是表示电感器的电感电抗与其在给定频率下的电阻之比的无单位测量值，且因此是电感器效率的测量值。给定电感器的Q越高，它就越紧邻地像理想无损电感器一样运转。曲线#Q1代表使用设置在电感器下面的层中的电感器的中间和周围的小金属伪装置和大金属伪装置的常规电感器的品质因数。曲线#Q3代表根据本发明的示例性实施例的(例如上面参考图2和3讨论的实施例)实现在电感器上面的层中的金属伪架构和在电感器下面的层小金属伪装置(其间距比在电感器上面的金属伪装置更紧密)的电感器的品质因数。如可从曲线图看到的，与只使用在电感器下面的层中的小金属伪装置的常规电感器设计比较，通过实现根据示例性实施例配置的金属伪架构提高了品质因数。在由线m4所识别的频率值(与图4中的线m3所指示的相同的频率)处观察到的测量结果显示通过实施根据本发明的实施例配置的电感器的设计中的金属伪架构实现了在品质因数方面优于常规电感器大约15％的提高。

[0032] 此外，在线m3和m4所识别的频率值处观察到的测量结果显示通过实施根据本发明的实施例配置的电感器的设计中的金属伪架构实现了在抖动方面优于常规电感器大约15％的提高。

[0033] 在各种实施例中，一种或多种所公开的技术可用于实现各种集成电路结构/设备(例如，电感器和基于电感器的技术)，其可被制造为分立部件或片上，且在例如深-亚微米过程级/节点处，包括45nm过程节点和以上(例如32nm、22nm、16nm、14nm和以上)。这样的结构/设备可在任何数量的电子系统中使用，如按照本公开将是明显的。

[0034] 示例性系统

[0035] 图6示出根据本发明的实施例配置的使用一个或多个电感器实现的计算系统1000。如可看到的，计算系统1000容纳母板1002。母板1002可包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006，其中每个物理地和电气地耦合到母板1002或集成在其中。如将认识到的，母板1002可例如是任何印刷电路板，不管是主板或安装在主板上的子板还是系统1000的唯一板等。根据其应用，计算系统1000可包括可以或可以不物理和电气地耦合到母板1002的一个或多个其它部件。这些其它部件可包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、一个或多个滤波器(例如，LC-储能电路，高通、低通、带通滤波器)、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机、和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。包括在计算系统1000中的任何部件可包括如本文所述配置的一个或多个电感器。这些电感器可例如用于实现电压控制振荡器或放大器电路。在一些实施例中，多种功能可集成到一个或多个芯片中(例如注意，通信芯片1006可以是处理器
1004的部分或集成在处理器1004中)。

[0036] 通信芯片1006实现用于数据往返计算系统1000的传输的无线通信。术语“无线”及其派生词可用于描述可通过使用经由非固体介质的经调制电磁辐射来通信数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片1006可实现多种无线标准或协议中的任一个，包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统1000可包括多个通信芯片1006。例如，第一通信芯片1006可专用于较短距离无线通信，例如Wi-Fi，而第二通信芯片
1006可专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

[0037] 计算系统1000的处理器1004包括封装在处理器1004内的集成电路。在本发明的一些实施例中，处理器的集成电路管芯包括机载LC-PLL电路，其包括配置有电感器(例如本文描述的电感器)的VCO，以向LC储能电路和/或使用如本文描述的一个或多个电感器实现的其它一般的或期望的处理器电路(例如，放大器、DAC、高速互连)提供可变电容。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。

[0038] 通信芯片1006还可包括封装在通信芯片1006内的集成电路管芯。根据本发明的一些这样的示例性实施例，通信芯片的集成电路管芯包括使用如本文描述的一个或多个电感器实现的一个或多个设备(例如，具有配置有电感器和/或适合于基于电感器的技术的其它片上电路的VCO的片上LC-PLL)。如按照本公开将认识到的，注意，多标准无线能力可直接集成到处理器1004中(例如，其中任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯片)。另外注意的是，处理器1004可以是具有这样的无线能力的芯片组。简而言之，可使用任何数量的处理器1004和/或通信芯片1006。同样，任一个芯片或芯片组可具有集成在其中的多种功能。

[0039] 在各种实现方式中，计算系统1000可以是膝上型计算机、上网本计算机、笔记本计算机、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在另外的实现方式中，系统1000可以是处理数据或使用电感器和/或基于电感器设备的任何其它电子设备。

[0040] 很多实施例将是明显的，且本文描述的特征可在任何数量的配置中组合。本发明的一个示例性实施例提供了集成电路。电路包括衬底、设置在衬底中或上的电感器、设置在电感器下面并紧邻电感器的下表面的多个第一导电金属片、以及设置在电感器上面并紧邻电感器的上表面的多个第二导电金属片，其中多个第一导电金属片具有比多个第二导电金属片紧密的间距。在一些情况下，电路包括以下中的至少一个：设置在衬底与多个第一导电金属片之间的第一层绝缘材料、设置在多个第一导电金属片与电感器之间的第二层绝缘材料、以及设置在电感器与多个第二导电金属片之间的第三层绝缘材料。在一些情况下，绝缘材料选自由电绝缘聚合物、电绝缘陶瓷和介电材料所组成的组。在一些情况下，用于第一、第二和第三层绝缘材料中的每个的绝缘材料是相同的。在一些情况下，导电金属选自由铜、铝、银、镍、金、钛、铟、钨、及其合金组成的组。在一些情况下，用于多个第一导电金属片和多个第二导电金属片中的每个的导电金属是相同的。在一些情况下，多个第一导电金属片中的金属片在至少一个维度上小于1μm，而多个第二导电金属片中的金属片在至少一个维度上小于1μm。在一些情况下，多个第二导电金属片中的至少一个片具有大于或等于大约200μm2的面积。在一些情况下，电感器具有磁场和最大磁通量区，且磁场在该区内的幅度大于或等于由电感器产生的最大磁场的大约75％。在一些情况下，多个第二导电金属片的小于大约30％的体积存在于最大磁通量区中。在一些情况下，多个第二导电金属片不存在于最大磁通量区中。在一些情况下，多个第二导电金属片设置成垂直于电感器中的电流。在一些情况下，多个第二导电金属片覆盖电感器的小于60％的上表面。在一些情况下，电感器可操作地耦合到差动激励源。在一些情况下，电感器可操作地耦合到偏压源。在一些情况下，电路在大约45nm或更小的过程节点处实现。在一些情况下，电子设备包括集成电路中的一个或多个。在一些情况下，电子设备包括存储器电路、通信芯片、处理器和/或计算系统中的至少一个。

[0041] 本发明的另一实施例提供集成电感器设备。该设备包括：衬底；设置在衬底中或上的电感器，其中电感器具有最大磁通量区；设置在电感器下面并紧邻电感器的下表面的多个第一铜片，其中所述片具有小于或等于大约1μm的尺寸；以及设置在电感器上面并紧邻电感器的上表面的多个第二铜片，其中所述片具有大于或等于大约10μm的尺寸，其中多个第二铜片的小于大约30％的体积存在于最大磁通量区中。在一些情况下，设备包括设置在下列项中的至少一个之间的介电材料：衬底与多个第一铜片、多个第一铜片与电感器、和/或电感器与多个第二铜片。在一些情况下，电感器-电容器锁相环设备包括电感器设备。在一些情况下，微处理器包括电感器设备。

[0042] 本发明的另一实施例提供制造集成电感器设备的方法。该方法包括提供衬底、提供设置在衬底中或上的电感器、提供设置在电感器下面并紧邻电感器的下表面的多个第一导电金属片、以及提供设置在电感器上面并紧邻电感器的上表面的多个第二导电金属片，其中多个第一导电金属片具有比多个第二导电金属片紧密的间距。在一些情况下，该方法包括提供设置在下列组中的至少一组之间的绝缘材料：衬底与多个第一导电金属片；多个第一导电金属片与电感器；和/或电感器与多个第二导电金属片。在一些情况下，绝缘材料选自由电绝缘聚合物、电绝缘陶瓷和介电材料组成的组。在一些情况下，导电金属选自由铜、铝、银、镍、金、钛、铟、钨及其合金组成的组。

[0043] 为了说明和描述的目的提出了本发明的示例性实施例的前述描述。它并旨在是无遗漏的或将本发明限制到所公开的精确形式。按照本公开，很多修改和变化是可能的。旨在使本发明的范围并不由该具体实施方式而更确切地是由附到其的权利要求限制。