一种集成电路静电防护性能的测试方法转让专利

申请号 : CN201310066664.3

文献号 : CN104020407B

文献日 :

基本信息:

PDF:

法律信息:

相似专利:

发明人 : 周明杰王永清

申请人 : 深圳市海洋王照明工程有限公司海洋王照明科技股份有限公司

摘要 :

本发明公开了一种集成电路静电防护性能的测试方法,包括模拟各种不同的工作环境,并在该各种不同的工作环境中对IC进行静电防护性能的测试。本发明能够全面评估被测IC是否在各种不同的工作环境中都满足相关标准的要求。

权利要求 :

1.一种集成电路静电防护性能的测试方法,其特征在于,包括:在第一温度条件下,将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试,其中,所述第一测试条件为:将所述静电放电发生器的输出电压设置为第一电压,所述静电放电发生器的静电枪头接触所述被测集成电路的一个输入输出I/O脚,所述被测集成电路的其余I/O脚接地;

在所述第一工作环境下的静电放电测试后,检测所述被测集成电路是否失效;

若所述被测集成电路未失效,则在第一温度条件下,将所述静电放电发生器设置在第二测试条件下对所述被测集成电路进行第二工作环境下的静电放电测试,其中,所述第二测试条件为:将所述静电放电发生器的输出电压设置为第二电压,所述第二电压的绝对值大于所述第一电压,所述静电放电发生器的静电枪头靠近所述被测集成电路的一个I/O脚,所述被测集成电路的其余I/O脚接地;

在所述第二工作环境下的静电放电测试后,检测所述被测集成电路是否失效;

若所述被测集成电路未失效,则在第二温度条件下,将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第三工作环境下的静电放电测试,其中,所述第二温度小于所述第一温度;

在所述第三工作环境下的静电放电测试后,检测所述被测集成电路是否失效;

若所述被测集成电路未失效,则在第三温度条件下,将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第四工作环境下的静电放电测试,其中,所述第三温度大于所述第一温度;

在所述第四工作环境下的静电放电测试后,检测所述被测集成电路是否失效;

若所述被测集成电路未失效,则确定所述被测集成电路的静电防护性能测试通过,其中,检测被测集成电路是否失效包括:测试所述被测集成电路每个I/O脚在进行所述第一工作环境下、第二工作环境下、第三工作环境下或第四工作环境下的静电放电测试后的漏电流和I-V特性曲线;

将每个I/O脚上的所述静电放电测试后的漏电流和I-V特性曲线分别与所述静电防护性能测试前的漏电流和I-V特性曲线进行对比;

若每个I/O脚上的所述静电放电测试后的漏电流与所述测试前的漏电流的差值,所述静电放电测试后的I-V特性曲线与所述测试前的I-V特性曲线的偏移量都在相应的阈值范围内,则确定所述被测集成电路未失效。

2.根据权利要求1所述的方法,其特征在于,

所述第一测试条件还包括,将所述静电放电发生器的静电放电次数设置为至少两次,所述静电放电发生器的放电电容设置为100pf,所述静电放电发生器的放电电阻设置为

1.5KΩ;

所述第二测试条件还包括,将所述静电放电发生器的静电放电次数设置为至少两次,所述静电放电发生器的放电电容设置为100pf,所述静电放电发生器的放电电阻设置为

1.5KΩ。

3.根据权利要求1或2所述的方法,其特征在于,在对所述被测集成电路进行第一工作环境下的静电放电测试之前,所述方法还包括,检测所述被测集成电路的性能是否合格;

若所述被测集成电路性能合格,则触发所述在第一温度条件下,将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试的步骤。

4.根据权利要求3所述的方法,其特征在于,所述检测所述被测集成电路的性能是否合格包括:测试所述被测集成电路每个I/O脚在进行静电防护性能测试前的漏电流和I-V特性曲线;

若所述静电防护性能测试前的漏电流和I-V特性曲线在所述集成电路资料手册给定的参数范围内,则确定所述被测集成电路的性能合格;

若所述被测集成电路性能合格,则记录所述每个I/O脚的所述静电防护性能测试前的漏电流和I-V特性曲线。

5.根据权利要求1所述的方法,其特征在于,所述第一温度条件为20℃~25℃,所述第二温度条件为5℃~15℃,所述第三温度条件为35℃~45℃。

6.根据权利要求5所述的方法,其特征在于,所述第一电压为±2KV,所述第二电压为±

4KV。

说明书 :

一种集成电路静电防护性能的测试方法

技术领域

[0001] 本发明涉及集成电路领域,具体涉及一种IC静电防护性能的测试方法。

背景技术

[0002] 集成电路(Integrated Circuit,IC)是利用半导体制作工艺将构成一定功能的电子电路所需的电阻、电容、半导体器件等元件及它们之间的连接导线集成在一小块硅片上,然后封装在一个管壳内的电子器件。随着超大规模集成电路工艺的发展,IC的特征尺寸已经达到深亚微米阶段,但IC尺寸的减小使得IC器件对静电放电(Electrostatic Discharge,ESD)变得更加敏感,ESD引起的IC产品失效问题越来越突出。
[0003] 为了对静电防护性能低的IC产品进行优化设计,提升IC产品的质量,IC厂家需要对IC产品的静电防护性能进行测试,以评估其静电防护性能是否满足相关标准。目前常见的IC静电防护性能测试方法有,把IC放进塑料袋吹气、揉搓或测IC的反向电阻等方法,并通过这些方法评估其静电防护性能,但是这些方法都没有标准依据,只能依靠经验来判断,不规范。同一IC在不同的使用环境中,如不同的温度环境下,其静电防护性能并不完全相同,因此采用上述方法进行的静电防护性能评估并不全面,即使采用上述测试方法评估合格的IC在批量生产后,仍有可能存在在不同的环境中使用时出现静电击穿等的问题,造成IC厂家的损失。

发明内容

[0004] 本发明实施例提供了一种集成电路静电防护性能的测试方法,能够全面评估集成电路的静电防护性能。
[0005] 本申请第一方法提供一种集成电路静电防护性能的测试方法,包括:
[0006] 在第一温度条件下,将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试,其中,所述第一测试条件为:将所述静电放电发生器的输出电压设置为第一电压,所述静电放电发生器的静电枪头接触所述被测集成电路的一个输入输出I/O脚,所述被测集成电路的其余I/O脚接地;
[0007] 在所述第一工作环境下的静电放电测试后,检测所述被测集成电路是否失效;
[0008] 若所述被测集成电路未失效,则在第一温度条件下,将所述静电放电发生器设置在第二测试条件下对所述被测集成电路进行第二工作环境下的静电放电测试,其中,所述第二测试条件为:将所述静电放电发生器的输出电压设置为第二电压,所述静电放电发生器的静电枪头靠近所述被测集成电路的一个I/O脚,所述被测集成电路的其余I/O脚接地,所述第二电压的绝对值大于所述第一电压;
[0009] 在所述第二工作环境下的静电放电测试后,检测所述被测集成电路是否失效;
[0010] 若所述被测集成电路未失效,则在第二温度条件下,将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第三工作环境下的静电放电测试,其中,所述第二温度小于所述第一温度;
[0011] 在所述第三工作环境下的静电放电测试后,检测所述被测集成电路是否失效;
[0012] 若所述被测集成电路未失效,则在第三温度条件下,将静电放电发生器分别设置在所述第一测试条件和所述第二测试条件下对被测集成电路进行第四工作环境下的静电放电测试,其中,所述第三温度大于所述第一温度;
[0013] 检测所述被测集成电路是否失效;
[0014] 若所述被测集成电路未失效,则确定所述被测集成电路的静电防护性能测试通过。
[0015] 在第一种可能的实现方式中,所述第一测试条件还包括,将所述静电放电发生器的静电放电次数设置为至少两次,所述静电放电发生器的放电电容设置为100pf,所述静电放电发生器的放电电阻设置为1.5KΩ。
[0016] 结合第一方面或者第一方面的第一种可能的实现方式,在第二种可能的实现方式中,在对所述被测集成电路进行第一工作环境下的静电放电测试之前,所述方法还包括,[0017] 检测所述被测集成电路的性能是否合格;
[0018] 若所述被测集成电路性能合格,则触发所述在第一温度条件下,将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试的步骤。
[0019] 结合第一方面的第二种可能的实现方式,在第三种可能的实现方式中,所述检测所述被测集成电路的性能是否合格包括:
[0020] 测试所述被测集成电路每个I/O脚在进行静电防护性能测试前的漏电流和I-V特性曲线;
[0021] 若所述静电防护性能测试前的漏电流和I-V特性曲线在所述集成电路资料手册给定的参数范围内,则确定所述被测集成电路的性能合格;
[0022] 若所述被测集成电路性能合格,则记录所述每个I/O脚的所述静电防护性能测试前的漏电流和I-V特性曲线。
[0023] 结合第一方面的第三种可能的实现方式,在第四种可能的实现方式中,所述检测所述被测集成电路是否失效,包括:
[0024] 测试所述被测集成电路每个I/O脚在进行所述第一工作环境下、第二工作环境下、第三工作环境下或第四工作环境下的静电放电测试后的漏电流和I-V特性曲线;
[0025] 将每个I/O脚上的所述静电放电测试后的漏电流和I-V特性曲线分别与所述静电防护性能测试前的漏电流和I-V特性曲线进行对比;
[0026] 若每个I/O脚上的所述静电放电测试后的漏电流与所述测试前的漏电流的差值,所述静电放电测试后的I-V特性曲线与所述测试前的I-V特性曲线的偏移量都在相应的阈值范围内,则确定所述被测集成电路未失效。
[0027] 结合第一方面的第四种可能的实现方式,在第五种可能的实现方式中,所述第一温度条件为20℃~25℃,所述第二温度条件为5℃~15℃,所述第三温度条件为35℃~45℃。
[0028] 结合第一方面的第五种可能的实现方式,在第六种可能的实现方式中,所述第一电压为±2KV,所述第二电压为±4KV。
[0029] 本发明通过模拟各种不同的工作环境,并在该各种不同的工作环境中对IC进行全面的静电防护性能的测试,从而评估该IC是否在各种不同的工作环境中都满足相关标准的要求。

附图说明

[0030] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0031] 图1是本发明实施例提供的一种集成电路静电防护性能的测试方法的流程图。

具体实施方式

[0032] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0033] 请参考图1,图1是本发明实施例提供的一种集成电路静电防护性能的测试方法的流程图,如图1所示,该方法包括:
[0034] 101、在第一温度条件下,将静电放电发生器设置在第一测试条件下对被测集成电路进行第一工作环境下的静电放电测试,其中,第一测试条件为:将静电放电发生器的输出电压设置为第一电压,静电放电发生器的静电枪头接触被测集成电路的一个I/O脚,被测集成电路的其余I/O脚接地。
[0035] 其中,本步骤是在第一工作环境下对被测集成电路进行的静电放电测试,第一工作环境为:在第一温度条件下且静电放电发生器设置在第一测试条件。
[0036] 静电放电发生器用来模拟现实生活中的静电放电现象,静电放电发生器包括静电发生器和静电枪。静电发生器的输出即有正也有负,有的是正负可以转换,它们的电压双极性高精度输出连续可调,静电放电发生器可用于绝大多数电气与电子设备的静电放电试验。
[0037] 其中,本步骤是接触式静电放电测试,静电放电发生器的静电枪头需要接触被测集成电路的一个I/O脚。
[0038] 可选地,第一测试条件还可以包括,将静电放电发生器的静电放电次数设置为至少两次,优选为3次,静电放电发生器的放电电容设置为100pf,静电放电发生器的放电电阻设置为1.5KΩ。
[0039] 可选地,本实施例中的第一温度指常温条件下,优选为20℃~25℃。第一电压优先为±2KV,2KV为相关工业标准要求的接触式静电放电的耐压值。由于静电积累的可能是正的或负的电荷,因此需要对同一IC做正负两种极性的静电放电测试。
[0040] 其中,在进行静电防护测试之前,为了保证试验的有效性可以先对被测IC进行性能检查,检测被测IC的性能是否合格,若被测IC性能合格,则触发步骤101,可选地,检测被测IC的性能是否合格的方法可以为:
[0041] 测试被测集成电路每个I/O脚在进行静电防护性能测试前的漏电流和I-V特性曲线;
[0042] 若静电防护性能测试前的漏电流和I-V特性曲线在集成电路资料手册给定的参数范围内,则确定被测集成电路的性能合格;
[0043] 若被测集成电路性能合格,则记录每个I/O脚的静电防护性能测试前的漏电流和I-V特性曲线。
[0044] 102、在第一工作环境下的静电放电测试后,检测被测集成电路是否失效。
[0045] 其中,检测被测集成电路是否失效的方法可以为:
[0046] 测试被测集成电路每个I/O脚在进行第一工作环境下的静电放电测试后的漏电流和I-V特性曲线;
[0047] 将每个I/O脚上的静电放电测试后的漏电流和I-V特性曲线分别与静电防护性能测试前的漏电流和I-V特性曲线进行对比;
[0048] 若每个I/O脚上的静电放电测试后的漏电流与测试前的漏电流的差值,静电放电测试后的I-V特性曲线与测试前的I-V特性曲线的偏移量都在相应的阈值范围内,则确定该被测集成电路未失效。
[0049] 例如,当静电放电测试后的漏电流与测试前的漏电流的差值小于1uA,静电放电测试后的I-V特性曲线与测试前的I-V特性曲线的偏移量小于30%则可确定该被测集成电路未失效。
[0050] 在进行第一工作环境下的静电放电测试后检测被测集成电路是否失效是为了保证后续测试的有效性,如果被测IC在第一工作环境下的静电放电测试后失效则没有必要再进行后续的测试,而应该进行设计优化或更改。
[0051] 103、若被测集成电路未失效,则在第一温度条件下,将静电放电发生器设置在第二测试条件下对被测集成电路进行第二工作环境下的放电测试,其中,第二测试条件为:将静电放电发生器的输出电压设置为第二电压,静电放电发生器的静电枪头靠近被测集成电路的一个I/O脚,被测集成电路的其余I/O脚接地,第二电压的绝对值大于所述第一电压。
[0052] 其中,本步骤是在第二工作环境下对被测集成电路进行的静电放电测试,第二工作环境为:在第一温度条件下且静电放电发生器设置在第二测试条件。
[0053] 其中,本步骤是非接触式静电放电测试,静电放电发生器的静电枪头需要靠近被测集成电路的一个I/O脚。
[0054] 可选地,第二测试条件还可以包括,将静电放电发生器的静电放电次数设置为至少两次,优选为3次,静电放电发生器的放电电容设置为100pf,静电放电发生器的放电电阻设置为1.5KΩ。
[0055] 可选地,本实施例中第二电压优先为±4KV,4KV为相关工业标准要求的非接触式静电放电的耐压值。由于静电积累的可能是正的或负的电荷,因此需要对同一IC做正负两种极性的静电放电测试。
[0056] 104、在第二工作环境下的静电放电测试后,检测被测集成电路是否失效。
[0057] 检测被测集成电路在进行第二工作环境下的放电测试后是否失效的具体方法参考上述步骤102,这里不再赘述。
[0058] 105、若被测集成电路未失效,则在第二温度条件下将静电放电发生器分别设置在第一测试条件和第二测试条件下对被测集成电路进行第三工作环境下的放电测试,其中,第二温度小于第一温度。
[0059] 其中,本步骤是在第三工作环境下对被测集成电路进行的静电放电测试,第三工作环境为:在第二温度条件下且静电放电发生器设置在第一测试条件或第二测试条件。
[0060] 可选地,本实施例中的第二温度指低温条件下,优选为5℃~15℃,测试可以在低温箱中进行。第一测试条件和第二测试条件下对被测集成电路的测试参考上述步骤,这里不再赘述。
[0061] 106、在第三工作环境下的静电放电测试后,检测被测集成电路是否失效。
[0062] 其中,检测被测集成电路在进行第三工作环境下的放电测试后是否失效的具体方法参考上述步骤102,这里不再赘述。
[0063] 优选地,由于温漂等原因会影响IC的参数,本步骤中检测被测集成电路是否失效应该在被测IC从低温箱中取出后,待被测IC的参数恢复稳定后才进行,可以在常温环境中放置2个小时后再进行检测。
[0064] 107、若被测集成电路未失效,则在第三温度条件下将静电放电发生器分别设置在第一测试条件和第二测试条件下对被测集成电路进行第四工作环境下的放电测试,其中,第三温度大于第一温度。
[0065] 其中,本步骤是在第四工作环境下对被测集成电路进行的静电放电测试,第四工作环境为:在第三温度条件下且静电放电发生器设置在第一测试条件或第二测试条件。
[0066] 可选地,本实施例中的第三温度指高温条件下,优选为35℃~45℃,测试可以在高温箱中进行。第一测试条件和第二测试条件下对被测集成电路的测试参考上述步骤,这里不再赘述。
[0067] 108、在第四工作环境下的静电放电测试后,检测被测集成电路是否失效。
[0068] 其中,检测被测集成电路在进行第四工作环境下的静电放电测试后是否失效的具体方法参考上述步骤102,这里不再赘述。
[0069] 优选地,由于温漂等原因会影响IC的参数,本步骤中检测被测集成电路是否失效应该在被测IC从高温箱中取出后,待被测IC的参数恢复稳定后才进行,可以在常温环境中放置2个小时后再进行检测。
[0070] 109、若被测集成电路未失效,则确定被测集成电路的静电防护性能测试通过。
[0071] 其中,上述步骤中第一工作环境至第四工作环境下的静电放电测试顺序可以更改,并不是严格限定为本实施例中的顺序。
[0072] 本实施例通过模拟各种不同的工作环境,并在该各种不同的工作环境中对IC进行全面的静电防护性能的测试,从而评估该IC是否在各种不同的工作环境中都满足相关标准的要求。本实施例还能够准确检测出被测IC在哪里工作环境中静电防护性能不合格,从而有针对性的进行改进。
[0073] 以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。