多层金属接触件

摘要

本发明提供了一种用于在半导体器件内形成金属接触件的方法，所述方法包括在围绕至少一个栅电极的第一介电层内形成第一层接触件，第一层接触件延伸至底部衬底的掺杂区域。所述方法进一步包括在第一介电层上方形成第二介电层，并且形成延伸穿过第二介电层至第一层接触件的第二层接触件。

权利要求

1.一种用于在半导体器件内形成金属接触件的方法，所述方法包括：在半导体衬底上方的栅电极的相对侧壁和顶面上直接形成硬掩模层，其中，所述顶面延伸在所述相对侧壁之间，并且所述硬掩模层与所述栅电极的相对侧壁和顶面物理接触；

在所述半导体衬底上方形成第一介电层，使得所述第一介电层围绕所述栅电极；

在所述硬掩模层和所述第一介电层上方形成临时介电层；

形成延伸穿过所述临时介电层、所述硬掩模层和所述第一介电层的孔，其中，所述硬掩模层限定所述孔的侧壁，同时与所述栅电极的相对侧壁物理接触；

在所述孔中形成第一层接触件，所述第一层接触件延伸至所述半导体衬底的掺杂的源极/漏极区域；

在所述孔中形成第一层接触件之后，去除所述临时介电层以暴露部分所述硬掩模层；

在所述第一介电层上方形成第二介电层；

形成穿过所述第二介电层延伸至所述第一层接触件的第二层接触件。

2.根据权利要求1所述的方法，进一步包括：形成穿过所述第二介电层延伸至所述第一介电层内的所述栅电极的第二层接触件。

3.根据权利要求1所述的方法，进一步包括：形成穿过所述第二介电层延伸至所述栅电极和所述第一层接触件的接触件。

4.根据权利要求1所述的方法，其中，形成所述第二层接触件，在所述第一层接触件和所述第二层接触件之间形成台阶。

5.根据权利要求1所述的方法，其中，所述第一层接触件的临界尺寸与所述第二层接触件的临界尺寸相似。

6.根据权利要求1所述的方法，其中，所述栅电极包括高k金属栅电极。

7.根据权利要求1所述的方法，进一步包括：形成第二层接触件，所述第二层接触件延伸穿过所述第二介电层和硬掩模层，所述硬掩模层围绕所述栅电极以与所述栅电极连接。

8.根据权利要求6所述的方法，其中，所述硬掩模层相对于所述第一介电层具有选择性来用于蚀刻目的。

9.一种半导体器件，包括：

衬底，包括掺杂区域；

第一介电层，围绕形成在所述衬底上的至少一个栅电极，所述第一介电层包括延伸至所述掺杂区域的第一层接触件；

第二介电层，形成在所述第一介电层上方，所述第二介电层包括穿过所述第二介电层延伸至所述第一层接触件的第二层接触件；以及硬掩模层，直接位于所述栅电极的相对侧壁和顶面上，所述顶面延伸在所述相对侧壁之间，所述硬掩模层与所述栅电极的相对侧壁和顶面物理接触。

10.根据权利要求9所述的器件，进一步包括穿过所述第二介电层延伸至所述第一介电层内的所述栅电极的第二层接触件。

11.根据权利要求9所述的器件，进一步包括：台阶，位于所述第一层接触件与所述第二层接触件之间。

12.根据权利要求9所述的器件，其中，所述第一层接触件的临界尺寸与所述第二层接触件的临界尺寸相似。

13.根据权利要求9所述的器件，其中，所述栅电极包括高k金属栅电极。

14.根据权利要求9所述的器件，其中，使用硬掩模层覆盖所述栅电极。

15.根据权利要求14所述的器件，进一步包括穿过所述第二介电层和所述硬掩模层延伸至所述第一介电层内的所述栅电极的第二层接触件。

16.根据权利要求14所述的器件，其中，所述硬掩模层相对于所述第一介电层具有选择性来用于蚀刻目的。

17.一种用于在半导体器件内形成金属接触件的方法，所述方法包括：在衬底上沉积栅电极，所述栅电极具有相对侧壁和延伸在相对侧壁之间的顶面；

对所述衬底中邻近所述栅电极的区域进行掺杂以形成掺杂区域；

在所述栅电极的相对侧壁和顶面上方直接形成硬掩模层，使得所述硬掩模层与所述栅电极的相对侧壁和顶面物理接触；

在所述栅电极上方沉积第一介电层；

在所述硬掩模层和所述第一介电层上方形成临时介电层；

形成延伸穿过所述临时介电层、所述硬掩模层和所述第一介电层的孔，其中，所述硬掩模层限定所述孔的侧壁，同时与所述栅电极的相对侧壁物理接触；

在所述孔中形成第一层接触件；

在所述孔中形成第一层接触件之后，去除所述临时介电层以暴露部分所述硬掩模层；

在所述第一介电层上方形成第二介电层；

形成穿过所述第二介电层延伸至所述第一层接触件的第二层接触件，使得在所述第一层接触件与所述第二层接触件之间具有台阶。

18.根据权利要求17所述的方法，进一步包括：形成穿过所述第二介电层延伸至所述第一介电层内的所述栅电极的第二层接触件。

19.根据权利要求17所述的方法，其中，所述第一层接触件的临界尺寸与所述第二层接触件的临界尺寸相似。

20.根据权利要求17所述的方法，其中，所述栅电极包括高k金属栅电极。

说明书

多层金属接触件

[0001] 相关申请的交叉引用

[0002] 本申请要求于2013年3月10日提交的美国专利申请第61/775,642号的优先权，其内容结合于此作为参考。

技术领域

[0003] 本申请总体上涉及半导体领域，更具体地，涉及多层金属接触件。

背景技术

[0004] 半导体集成电路可以包括含晶体管的各种部件。这类电路也可以包括以期望的方式连接部件的金属线及接触件，以便形成功能化、互连且集成的电路。这类电路的制造通常通过在半导体衬底上形成叠层（例如开始于半导体晶圆）来实现。

[0005] 例如，可以在半导体衬底上和中形成晶体管以包括衬底上的栅极结构以及衬底中的掺杂源极和漏极结构。然后，通过层间介电层覆盖并围绕结构。形成孔穿过层间介电层并向下延伸至栅极结构以及掺杂的源极和漏极结构。然后，使用导电材料填充这些孔以形成所需的用于一个或多个其他电路部件连接的互连件（也称为接触件或通孔）。

[0006] 形成的使用导电材料填充的孔并没有生成笔直的圆柱形孔。相反的，随着其延伸的越深，孔变得越窄。由于栅极和掺杂区域位于不同的高度，所以用于掺杂区域的孔和用于栅极的孔可以具有不同的尺寸。具体地，由于延伸至掺杂区域的孔越深，其与延伸至栅电极的孔相比可以在顶部上越宽。

[0007] 孔尺寸的不同对图案化设计具有影响。具体地，延伸至掺杂区域的孔的临界尺寸（与孔之间容许的空间量相关）不同于延伸至栅极的孔的临界尺寸。期望减小这种不同从而允许更好的套刻预算（overlay budget）以及临界尺寸控制。

发明内容

[0008] 为解决上述问题，本发明涉及一种用于在半导体器件内形成金属接触件的方法，该方法包括：在围绕栅电极的第一介电层中形成第一层接触件，第一层接触件延伸至底部衬底的掺杂的源极/漏极区域；在第一介电层上方形成第二介电层；形成穿过第二介电层延伸至第一层接触件的第二层接触件。

[0009] 该方法进一步包括：形成穿过第二介电层延伸至第一介电层内的栅电极的第二层接触件。

[0010] 该方法进一步包括：形成穿过第二介电层延伸至栅电极和第一层金属接触件的接触件。

[0011] 其中，形成第二层接触件，在第一层接触件和第二层接触件之间形成台阶。

[0012] 其中，第一层接触件的临界尺寸与第二层接触件的临界尺寸基本相似。

[0013] 其中，栅电极包括高k金属栅电极。

[0014] 该方法进一步包括：形成第二层接触件，第二层接触件延伸穿过第二介电层和硬掩模层，硬掩模层围绕栅电极以与栅电极连接。

[0015] 其中，硬掩模层相对于第一介电层具有选择性来用于蚀刻目的。

[0016] 此外，还提供了一种半导体器件，包括：衬底，包括掺杂区域；第一介电层，围绕形成在衬底上的至少一个栅电极，第一介电层包括延伸至掺杂区域的第一层接触件；第二介电层，形成在第一介电层上方，第二介电层包括穿过第二介电层延伸至第一层接触件的第二层接触件。

[0017] 该器件进一步包括穿过第二介电层延伸至第一介电层内的栅电极的第二层接触件。

[0018] 该器件进一步包括：台阶，位于第一层接触件与第二层接触件之间。

[0019] 其中，第一层接触件的临界尺寸与第二层接触件的临界尺寸基本相似。

[0020] 其中，栅电极包括高k金属栅电极。

[0021] 其中，使用硬掩模层覆盖栅电极。

[0022] 该器件进一步包括穿过第二介电层和硬掩模层延伸至第一介电层内的栅电极的第二层接触件。

[0023] 其中，硬掩模层相对于第一介电层具有选择性来用于蚀刻目的。

[0024] 此外，还提供了一种用于在半导体器件内形成金属接触件的方法，该方法包括：在衬底上沉积栅电极；对衬底中邻近栅电极的区域进行掺杂以形成掺杂区域；在栅电极上方沉积第一介电层；在第一介电层内形成第一层接触件；在第一介电层上方形成第二介电层；形成穿过第二介电层延伸至第一层接触件的第二层接触件，使得在第一层接触件与第二层接触件之间具有台阶。

[0025] 该方法进一步包括：形成穿过第二介电层延伸至第一介电层内的栅电极的第二层接触件。

[0026] 其中，第一层接触件的临界尺寸与第二层接触件的临界尺寸基本相似。

[0027] 其中，栅电极包括高k金属栅电极。

附图说明

[0028] 根据下文的具体描述结合参考附图可以更好地理解本发明的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚地讨论，各个部件的尺寸可以任意地增大或减小。

[0029] 图1A至图1E是根据本文所描述的原理的一个实例示出的用于在半导体器件内形成金属接触件的示例性工艺的示图。

[0030] 图2A至图2B是根据本文所描述的原理的一个实例示出的具有多层接触件的示例性半导体器件的示图。

[0031] 图3是根据本文所描述的原理的一个实例示出的用于在半导体器件内形成多层金属接触件的示例性方法的流程图。

具体实施方式

[0032] 应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述部件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不用于限制本发明。而且，在以下描述中，在实施第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，也可以包括可以在第一工艺与第二工艺之间可以实施额外的工艺的实施例。为了简化和清晰的目的，各个部件可以以不同比例任意绘制。此外，在以下描述中，第一部件形成在第二部件上方或者之上可以包括形成的第一部件和第二部件直接接触的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。

[0033] 而且，为了便于描述，诸如“在…下方”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对位置术语可以用于描述如图所示的一个元件或部件与另一个（或另一些）元件或部件的关系。应该理解，除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果翻转附图中的器件，描述为在其他元件或部件“之下”或“下方”的元件将定向为在其他元件或部件“之上”。因此，示例性术语“在…之下”可以包括在上方和在下方两种方位。装置可以定向为其他方向（旋转90度或在其他方位上），并相应地解释本文中用于空间相对位置的描述符。

[0034] 图1A至图1E示出了用于在半导体器件内形成金属接触件的示例性工艺的示图。图1A至图1E每幅示出了工艺中具体实例的相同器件的三个不同视图。在每幅示图中，左侧列
102示出了沿第一（x）方向的截面图，中间列104示出了俯视图，右侧列106示出了沿第二（y）方向的截面图。

[0035] 图1A示出了环绕多个栅电极112的第一介电层108的形成。栅电极112形成在衬底101的顶部上。此外，硬掩模层110形成在栅电极112上方。衬底101包括邻近栅电极112的掺杂区域，为了简化描述，本文未示出此类区域。

[0036] 根据一些示例性实例，衬底101还可以包括硅晶圆。可选地或附加地，衬底101可以包括另一诸如锗的元素半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟的化合物半导体；或包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP的合金半导体。在又一可选实施例中，衬底101也可以包括介电层、导电层、或它们的组合。

[0037] 根据一些示例性实例，第一介电层108可以由k值大于3.9的非低k介电材料形成，例如氧化硅（SiO2）、氮化硅（SiN）或氮氧化硅（SiON）。在实施例中，第一介电层108由诸如非掺杂硅酸盐玻璃（USG）、硼掺杂硅酸盐玻璃（BSG）、磷掺杂硅酸盐玻璃（PSG）、硼掺杂磷硅酸盐玻璃（BPSG）等的氧化物形成。第一介电层108也可以由氧化硅层以及氧化硅层上的氮化硅层形成。可选地，第一介电层108可以由k值小于3.9的低k介电材料形成，例如氟掺杂氧化硅、碳掺杂氧化硅、多孔氧化硅、多孔的碳掺杂氧化硅、有机聚合物或硅树脂基聚合物。在这些实施例中，可以使用化学汽相沉积（CVD）或物理汽相沉积（PVD）工艺形成第一介电层108。

[0038] 根据一些示例性实例，栅电极112可以是高k金属栅极。一些栅极由诸如多晶硅的材料制成，其他栅极可以由金属制成。此类金属栅极包括位于栅极和衬底之间的高k介电材料。为形成此类栅极，需在衬底上形成伪栅极。在环绕伪栅极形成硬掩模层后，可以去除伪栅极，并可以将高k介电材料及金属材料填充至通过去除伪栅极而留下的空间内。

[0039] 图1A还示出了在诸如化学机械抛光（CMP）工艺的平坦化工艺111使用后的第一介电层。平坦化工艺111可以去除多余的介电材料以露出在栅极112上方形成的硬掩模材料110的顶部。

[0040] 根据本实例，栅电极112是鳍状的。具体的，其形成为伸长的形状。由俯视图104可以看出，露出的环绕栅电极112的硬掩模材料110以两条平行线方式延伸，每一条对应于一个栅电极112。在y方向示图106中，在这个具体的截面图中仅示出了介电层108。在x方向示图102中，示出了两个栅电极112以及围绕的硬掩模材料110。

[0041] 图1B示出了在第一介电层108顶部上形成蚀刻停止层114，在蚀刻停止层114顶部上形成临时介电层116，以及在临时介电层116顶部上形成光刻胶材料118。蚀刻停止层114用于在蚀刻工艺中帮助形成连接至衬底101内的栅电极112或掺杂区域的金属接触件。根据一些示例性实例，蚀刻停止层114可以包括氮化硅或氮氧化硅。

[0042] 根据一些示例性实例，光刻胶材料118可以是正型材料或负型材料。光刻胶材料118用于将第一层接触件图案化到第一介电层108内。通过光刻工艺图案化第一介电层108。
示例性光刻工艺的处理步骤可以包括涂覆光刻胶118、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶以及硬烘烤。光刻工艺可以应用氟化氪（KrF）准分子激光器、氟化氩（ArF）准分子激光器、ArF浸没式光刻、极紫外线（EUV）或电子束写入（e-beam）。光刻曝光工艺也可以通过诸如无掩模光刻、离子束写入和分子压印的其他合适的方法实施或替代。当对曝光的光刻胶层118施加显影溶液时，曝光的光刻胶区域（对于正型光刻胶）下面的牺牲层也部分或全部去除。

[0043] 在本实例中，第一层接触件垂直于鳍状栅电极112。

[0044] 图1C示出了蚀刻工艺以及去除光刻胶材料118后的器件。蚀刻工艺影响光刻胶材料118露出的区域。具体地，孔113向下蚀刻至硬掩模层110。因此，形成硬掩模层110的材料具有相对于形成介电层108、116的材料被蚀刻掉的选择性。

[0045] 由于孔113垂直于栅电极112，因此不能在x方向的示图102中观察到孔113。但是，在俯视图中，可以观察到孔113露出硬掩模层110。具体地，蚀刻工艺向下蚀刻至围绕栅电极112的硬掩模材料110，且沿衬底101沉积的硬掩模材料110。y方向示图106示出了向下延伸至栅电极112的孔113以及沿衬底101的硬掩模层110。由于标准的蚀刻工艺，孔113不会垂直向下。相反，孔113越向深处延伸变得越窄。

[0046] 图1D示出了在使用金属材料填充孔形成金属接触件120后的CMP工艺122。金属接触件可以包括包含势垒层和晶种层的各种材料。例如，金属接触件120可以包括氮化钛（TiN）、氮化钽（TaN）或铂（Pt）。此外，金属接触件可以包括诸如钨、铜、铝或它们的组合的各种填充材料。可以通过原子层沉积（ALD）、物理汽相沉积（PVD或溅射）或可选的其他合适的工艺形成金属接触件120。

[0047] 根据本实例，CMP工艺122向下研磨器件直到露出栅电极112顶部上的硬掩模层110。这种研磨去除了临时介电层116、蚀刻停止层114以及位于栅电极112上方的任何金属材料。这种磨削在半导体器件内的期望区域保留第一层金属接触件120。

[0048] 从x方向示图102不能观察到金属接触件120。从俯视图104中，可以观察到位于栅电极112之间的金属接触件。也可以从y方向示图106中观察到金属接触件120。

[0049] 图1E示出了在形成于第一介电层108上方的第二介电层124内形成第二层接触件126、128、130。第二层金属接触件可以包括与那些上文中所讨论的第一层金属接触件相似或不同的材料。根据本实例，第二层金属接触件126仅形成在第一层金属接触件上方。因此，第一层金属接触件120和第二层金属接触件的组合形成了向下延伸至衬底掺杂区域的完整的接触件。这类金属接触件126可以用于连接至晶体管的源极或漏极终端。

[0050] 根据本实例，形成向下穿过第二介电层124至栅电极112的第二层金属接触件128。接触件延伸穿过硬掩模层110以接触实际上的栅极112。放置这种接触件使得其不能与任何第一层金属接触件120接触。这会导致栅极与掺杂区域之间的电路短路。

[0051] 此外，第二层金属接触件130形成在栅电极112和第一层金属接触件120上方。在一些电路中，期望形成晶体管的源极端或漏极端与晶体管的栅极之间的互连件。如本文所示，可以使用第二层金属接触件130有效地构成这种互连件。

[0052] x方向示图120示出了第二层金属接触件126、128、130中的每一个。由于在截面图内它们设置的较深，所以接触件以虚线示出。俯视图也示出了第二层金属接触件126、128、130中的每一个。y方向示图示出了仅延伸至栅电极112的第二层金属接触件128、以及延伸至栅电极112与第一层金属接触件120的第二层金属接触件130。

[0053] 可以通过标准光刻工艺形成第二层金属接触件126、128、130中的每一个。例如，光刻胶材料可以用于图案化第二介电层124。在光刻胶层通过穿过光掩模的光源进行曝光以及光刻胶层显影后，可以在去除光刻胶层的区域处形成孔。然后，可以使用金属材料填充这些孔以形成第二层金属接触件126、128、130。

[0054] 图2A和图2B是示出了具有多层接触件的示例性半导体器件的示图。图2A示出了实施本文所描述的原理的多层金属接触件。相反，图2B示出了在相同的工艺中形成不同高度的金属接触件的传统方法。

[0055] 图2A示出了形成在衬底202内的掺杂区域204。掺杂区域204邻近栅电极208以形成完整的晶体管。与图1A至图1E所示的结构相似，硬掩模材料210围绕栅极208。此外，第一介电层212围绕栅电极。第一层金属接触件204形成在第一介电层212内。第一层金属接触件向下延伸至掺杂区域204。

[0056] 第二介电层214形成在第一介电层212的顶部上。第二层金属接触件216、218形成在第二介电层214内。一个第二层接触件216向下延伸至栅电极208。另一第二层接触件218向下延伸至第一层金属接触件206。

[0057] 在本实例中，使用相同的图案化工艺形成第二层金属接触件216、218。此外，由于连接至掺杂区域204的第二层金属接触件218不必一直向下延伸至掺杂区域204，故其可以制造为在顶部保留小尺寸。这样可以允许有更好的套刻预算。具体地，由于向下延伸至掺杂区域204的孔不必在顶部较宽，所以实施本文原理的器件的图案化可以形成紧密的部件。

[0058] 由于使用两个分开的工艺形成向下延伸至掺杂区域204的完整的接触件，所以在第一层接触件206和第二层接触件218之间形成台阶224。但是，这种台阶在第一层接触件206和第二层接触件218之间的电互连件上不具有实质性的效果。

[0059] 图2B示出了与连接至栅电极208的接触件使用相同工艺的形成连接至掺杂区域的接触件的传统方法。由于在掺杂区域上方没有第一层金属接触件，并且由于孔越向深处延伸变得越窄，所以单一工艺的第二层接触件220在顶部上具有较宽的孔。由于接触件220比与连接至栅电极208的接触件216延伸的更深，所以孔在顶部上较宽。如果接触件216、220彼此放置的足够近则会形成电连接，这可能导致电路短路222。

[0060] 换句话说，由于接触件220的深度，接触件220顶部的临界尺寸基本不同于接触件220底部的临界尺寸。但是，在图2A中，金属接触件218顶部的临界尺寸与第一层接触件顶部的临界尺寸基本相似。

[0061] 图3是示出了用于在半导体器件内形成多层金属接触件的示例性方法的流程图。根据本实例，该方法包括步骤302，在围绕至少一个栅电极的第一介电层内形成第一层接触件，第一层接触件延伸至底层衬底的掺杂区域。该方法进一步包括步骤304，在第一介电层上方形成第二介电层。该方法进一步包括步骤306，形成穿过第二介电层延伸至第一层接触件的第二层接触件。

[0062] 根据一些示例性实例，一种在半导体器件内形成金属接触件的方法包括在围绕至少一个栅电极的第一介电层内形成第一层接触件，第一层接触件延伸至底层衬底的掺杂区域，在第一介电层上方形成第二介电层，且形成穿过第二介电层延伸至第一层接触件的第二层接触件。

[0063] 根据一些示例性实例，半导体器件包括具有掺杂区域的衬底，围绕至少一个在衬底上形成的栅电极的第一介电层，第一介电层包括延伸至掺杂区域的第一层接触件，且在第一介电层上方形成第二介电层，第二介电层包括穿过第二介电层延伸至第一层接触件的第二层接触件。

[0064] 一种在半导体器件内形成金属接触件的方法包括在衬底上形成栅电极，在衬底中邻近栅电极的位置形成掺杂区域，在栅电极上方形成第一介电层，在第一介电层内形成第一层接触件，在第一介电层上方形成第二介电层，以及形成延伸穿过第二介电层至第一层接触件的第二层接触件，使得在第一层接触件与第二层接触件之间具有台阶。

[0065] 应该理解，本文所列的实施例和步骤的各种不同的组合可以以不同的顺序使用或平行使用，且没有特别的步骤是关键的或必须的。此外，尽管本文中使用术语“电极”，但应该认识到这种术语包括“电极接触件”的概念。另外，本文中结合一些实施例所描述及所讨论的部件可以与本文中结合其他实施例所描述及讨论的部件相结合。因此，所有此类实施例均包括在本发明的范围内。

[0066] 前文论述了多个实施例的部件，本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。