电容放大电路及采用该电容放大电路的电压调节电路

摘要

本发明提供一种电容放大电路及采用该电容放大电路的电压调节电路，电容放大电路包括：补偿电容和补偿电阻；第一场效应晶体管和第二场效应晶体管，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，第二场效应晶体管的栅极经由补偿电容与第二场效应晶体管的漏极相连；第一电流源，其连接于第一场效应晶体管的漏极和第二电源端之间；第二电流源，其连接于第二场效应晶体管的漏极和第二电源端之间。与现有技术相比，本发明的电容放大电路可以减小了所需的补偿电容的面积。

权利要求

1.一种电容放大电路，其特征在于，其包括：

补偿电容和补偿电阻；

第一场效应晶体管，其包括漏极、源级和栅极；

第二场效应晶体管，其包括漏极、源级和栅极，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，第二场效应晶体管的栅极经由补偿电容与第二场效应晶体管的漏极相连；

第一电流源，其具有与第一场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端；

第二电流源，其具有与第二场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端。

2.根据权利要求1所述的电容放大电路，其特征在于，第二场效应晶体管的宽长比与第一场效应晶体管的宽长比之比为K，K为正整数，第二电流源提供的电流与第一电流源提供的电流的比为K。

3.根据权利要求1所述的电容放大电路，其特征在于，第一场效应晶体管和第二场效应晶体管为PMOS场效应晶体管，此时第一电源端为输入电压端，第二电源端为接地端，第一电流源的第一连接端为电流输入端，第二连接端为电流输出端；

第二电流源的第一连接端为电流输入端，第二连接端为电流输出端。

4.根据权利要求1所述的电容放大电路，其特征在于，第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管，此时第一电源端为接地端，第二电源端为输入电压端，第一电流源的第一连接端为电流输出端，第二连接端为电流输入端；

第二电流源的第一连接端为电流输输出端，第二连接端为电流输入端。

5.一种电容放大电路，其特征在于，其包括：

补偿电容、补偿电阻和放大器；

第一场效应晶体管，其包括漏极、源级和栅极；

第二场效应晶体管，其包括漏极、源级和栅极，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，所述放大器的输入端与第二场效应晶体管的漏极相连，所述放大器的输出端与补偿电容的一端相连，补偿电容的另一端与第二场效应晶体管的栅极相连；

第一电流源，其具有与第一场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端；

第二电流源，其具有与第二场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端。

6.根据权利要求5所述的电容放大电路，其特征在于，第二场效应晶体管的宽长比与第一场效应晶体管的宽长比之比为K，K为正整数，第二电流源提供的电流与第一电流源提供的电流的比为K。

7.根据权利要求5所述的电容放大电路，其特征在于，第一场效应晶体管和第二场效应晶体管为PMOS场效应晶体管，此时第一电源端为输入电压端，第二电源端为接地端，第一电流源的第一连接端为电流输入端，第二连接端为电流输出端；

第二电流源的第一连接端为电流输入端，第二连接端为电流输出端。

8.根据权利要求5所述的电容放大电路，其特征在于，第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管，此时第一电源端为接地端，第二电源端为输入电压端，第一电流源的第一连接端为电流输出端，第二连接端为电流输入端；

第二电流源的第一连接端为电流输输出端，第二连接端为电流输入端。

9.一种电压调节电路，特征在在于，其包括如权利要求1-8任一所述的电容放大电路。

10.根据权利要求9所述的电压调节电路，其特征在于，所述电压调节电路为低压差稳压器或DC-DC电压调节器。

说明书

电容放大电路及采用该电容放大电路的电压调节电路

【技术领域】

[0001] 本发明涉及一种集成电路领域，特别是涉及一种电容放大电路及采用该电容放大电路的电压调节电路。【背景技术】

[0002] 在集成电路中经常采用信号放大电路，为了保证信号输出稳定，通常需要加入补偿电容以环路稳定性补偿。集成电路制造工艺中，20uM*20uM面积可以制造的电容大小大约为：PIP(Poly-Insulation-Poly)类型的300fF；MOS(Metal-Oxide-Semiconductor)类型的800fF；MIM(Metal-Insulation-Metal)类型的800fF，而同样20uM*20uM的面积制造的高阻值电阻可达500K欧姆以上。

[0003] 由于受电路每级最大增益以及匹配性的限制，一般信号放大电路中的补偿电容需要10pF～20pF以上(1pF＝1000fF)，因此补偿电容占据了很大的面积，尤其PIP类型的电容占据面积更大。为了减少补偿电容的面积，同时也能达到补偿的效果，现有技术中可以采用电容放大器(Capacitor Larger)进行环路补偿，这样可以大大减小补偿电容的面积。

[0004] 然而，即便是利用电容放大器进行环路补偿，其需要的电容仍然还是占用了较大的芯片面积，因此有必要进一步减小补偿电容在集成电路中占用的面积。【发明内容】

[0005] 本发明的目的在于提供一种电容放大电路，其可以对补偿电容进行更高倍数的放大，这样在满足补偿要求的情况下，进一步减小了补偿电容的面积。

[0006] 本发明的目的在于提供一种电压调节器，其采用上述电容放大电路进行环路补偿，这样在满足补偿要求的情况下，进一步减小了补偿电容的面积。

[0007] 根据本发明的一个方面，本发明提出一种电容放大电路，其包括：补偿电容和补偿电阻；第一场效应晶体管，其包括漏极、源级和栅极；第二场效应晶体管，其包括漏极、源级和栅极，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，第二场效应晶体管的栅极经由补偿电容与第二场效应晶体管的漏极相连；第一电流源，其具有与第一场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端；第二电流源，其具有与第二场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端。

[0008] 进一步的，第二场效应晶体管的宽长比与第一场效应晶体管的宽长比之比为K，K为正整数，第二电流源提供的电流与第一电流源提供的电流的比为K。

[0009] 进一步的，第一场效应晶体管和第二场效应晶体管为PMOS场效应晶体管，此时第一电源端为输入电压端，第二电源端为接地端，第一电流源的第一连接端为电流输入端，第二连接端为电流输出端；第二电流源的第一连接端为电流输入端，第二连接端为电流输出端。

[0010] 进一步的，第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管，[0011] 此时第一电源端为接地端，第二电源端为输入电压端，第一电流源的第一连接端为电流输出端，第二连接端为电流输入端；第二电流源的第一连接端为电流输出端，第二连接端为电流输入端。

[0012] 根据本发明的一个方面，本发明提出另一种电容放大电路，其包括：补偿电容、补偿电阻和放大器；第一场效应晶体管，其包括漏极、源级和栅极；第二场效应晶体管，其包括漏极、源级和栅极，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，所述放大器的输入端与第二场效应晶体管的漏极相连，所述放大器的输出端与补偿电容的一端相连，补偿电容的另一端与第二场效应晶体管的栅极相连；第一电流源，其具有与第一场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端；第二电流源，其具有与第二场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端。

[0013] 进一步的，第二场效应晶体管的宽长比与第一场效应晶体管的宽长比之比为K，K为正整数，第二电流源提供的电流与第一电流源提供的电流的比为K。

[0014] 进一步的，第一场效应晶体管和第二场效应晶体管为PMOS场效应晶体管，[0015] 此时第一电源端为输入电压端，第二电源端为接地端，第一电流源的第一连接端为电流输入端，第二连接端为电流输出端；第二电流源的第一连接端为电流输入端，第二连接端为电流输出端。

[0016] 进一步的，第一场效应晶体管和第二场效应晶体管为NMOS场效应晶体管，[0017] 此时第一电源端为接地端，第二电源端为输入电压端，第一电流源的第一连接端为电流输出端，第二连接端为电流输入端；第二电流源的第一连接端为电流输输出端，第二连接端为电流输入端。

[0018] 根据本发明的另一个方面，本发明提出一种电压调节电路，其包括电容放大电路，所述电容放大电路包括：补偿电容和补偿电阻；第一场效应晶体管，其包括漏极、源级和栅极；第二场效应晶体管，其包括漏极、源级和栅极，其中第一场效应晶体管的源级与第二场效应晶体管的源级均与第一电源端相连，第一场效应晶体管的栅级经由补偿电阻与第二场效应晶体管的栅级相连，第一场效应晶体管的栅级与第一场效应晶体管的漏极相连，第二场效应晶体管的栅极经由补偿电容与第二场效应晶体管的漏极相连；第一电流源，其具有与第一场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端；第二电流源，其具有与第二场效应晶体管的漏极相连的第一连接端和与第二电源端相连的第二连接端。

[0019] 进一步的，所述电压调节电路为低压差稳压器或DC-DC电压调节器。

[0020] 与现有技术相比，本发明的电容放大电路通过增加一个补偿电阻，就可以大大增加补偿电容的放大倍数，使得采用较小的补偿电容就可以达到补偿要求，减小了所需的补偿电容的面积。【附图说明】

[0021] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

[0022] 图1A为现有技术中的电容放大电路在一个示例中的电路示意图；

[0023] 图1B为现有技术中的电容放大电路在另一个示例中的电路示意图；

[0024] 图2A为本发明中的电容放大电路在第一个实施例的电路示意图；

[0025] 图2B为本发明中的电容放大电路在第二个实施例的电路示意图；

[0026] 图3A为本发明中的电容放大电路在第三个实施例的电路示意图；

[0027] 图3B为本发明中的电容放大电路在第四个实施例的电路示意图；

[0028] 图4为采用图3A所示的电容放大电路的低压差稳压器的电路示意图。【具体实施方式】

[0029] 本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

[0030] 图1A为现有技术中的电容放大电路在一个示例中的电路示意图。所述电容放大电路包括补偿电容Cx、第一NMOS场效应晶体管M0、第二NMOS场效应晶体管M1、第一电流源Ib、第二电流源Ib*K。

[0031] 晶体管M0和M1的源级均与接地端相连，晶体管M0的栅级与晶体管M1的栅级相连，晶体管M0的栅级与晶体管M0的漏极相连，晶体管M1的栅极经由补偿电容与晶体管M1的漏极相连。第一电流源Ib具有与晶体管M0的漏极相连的第一连接端和与输入电压端VCC相连的第二连接端，其中第一连接端为电流输出端，第二连接端为电流输入端。第二电流源Ib*K具有与晶体管M1的漏极相连的第一连接端和与输入电压端VCC相连的第二连接端，其中第一连接端为电流输出端，第二连接端为电流输入端。

[0032] 晶体管M1的宽长比与晶体管M0的宽长比之比为K，K为正整数，换句话说，晶体管M1由K个晶体管M0并联组成，第二电流源Ib*K提供的电流与第一电流源Ib提供的电流的比为K。

[0033] 图1B为现有技术中的电容放大电路在另一个示例中的电路示意图。图1B所示的电容放大电路相对于图1A所示的电容放大电路的区别在于：图1B所示的电容放大电路中的晶体管M0和M1都是PMOS场效应晶体管；图1B中的晶体管M0和M1的源级均与输入电压端VCC相连；图1B中的第一电流源Ib的第二连接端与接地端相连，其第一连接端为电流输入端，第二连接端为电流输出端；图1B中的第二电流源Ib*K的第二连接端与接地端相连，其第一连接端为电流输入端，第二连接端为电流输出端。

[0034] 参看图1A和图1B所示，从节点INOUT处(晶体管M1的漏极处)得到的输入阻抗为Zin＝(1+s*Cx/gm)/(s*Cx*(1+K))，其中Cx为补偿电容的电容值，gm为晶体管M0的跨导，晶体管M1的跨导为K*gm，可以看出，从节点INOUT处得到的等效电容为Cx*(1+K)，相当于增加了K倍。

[0035] 图2A为本发明中的电容放大电路在第一个实施例的电路示意图。图2A所示的电容放大电路与图1A所示的电容放大电路的区别在于：图2A中增加了补偿电阻Ra，该补偿电阻Ra连接在晶体管M0和M1的栅极之间，晶体管M1的栅极经由补偿电容Cxx与晶体管M1的漏极相连。

[0036] 图2B为本发明中的电容放大电路在第二个实施例的电路示意图。图2B所示的电容放大电路与图1B所示的电容放大电路的区别在于：图2B中增加了补偿电阻Ra，该补偿电阻Ra连接在晶体管M0和M1的栅极之间，晶体管M1的栅极经由补偿电容Cxx与晶体管M1的漏极相连。

[0037] 参看图2A和图2B所示，从节点INOUT处(晶体管M1的漏极处)得到的输入阻抗为:

[0038] Zin_1＝(1+s*Cxx*(Ra+1/gm)/(s*Cxx*(1+K)*(1+Ac*Kc))，其中Ac＝gm*Ra，Kc＝K/(1+K)，Ra为补偿电阻的电阻值，Cxx为图2A和2B中的补偿电容的电容值，可以看出，从节点INOUT处得到的等效电容为Cxx*(1+K)*(1+Ac*Kc)。如果图2A和2B的电容放大电路形成的等效电容与图1A和1B的电容放大电路形成的等效电容相等，则Cxx/Cx＝1/(1+Ac*Kc)，很显然Cxx的电容减小了，所占用的面积也减少了。

[0039] 在一个具体的示例中，假设gm＝40uS，K＝20，Cx＝20pF(面积为20uM*20uM的MOS电容25个)；采用本发明的图2A和2B后，如果Ra＝500Kohm，则Cxx＝1pF，加上Ra电阻，总共占据2.5个20uM*20uM，减小了22.5个20uM*20uM面积。

[0040] 图3A为本发明中的电容放大电路在第三个实施例的电路示意图。图3A所示的电容放大电路与图2A所示的电容放大电路的区别在于：图3A所示的电容放大电路中增加了增益为A的放大器AMP，该放大器AMP的输入端接晶体管M1的漏极，输出端连接补偿电容Cxx的一端，补偿电容Cxx的另一端连接晶体管M1的栅极。

[0041] 图3B为本发明中的电容放大电路在第三个实施例的电路示意图。图3B所示的电容放大电路与图2B所示的电容放大电路的区别在于：图3B所示的电容放大电路中增加了增益为A的放大器AMP，该放大器AMP的输入端接晶体管M1的漏极，输出端连接补偿电容Cxx的一端，补偿电容Cxx的另一端连接晶体管M1的栅极。

[0042] 参看图3A和图3B所示，从节点INOUT处(晶体管M1的漏极处)得到的输入阻抗为:

[0043] Zin_1＝(1+s*Cxx*(Ra+1/gm)/(s*Cxx*K*A*(1+Ac))，其中Ac＝gm*Ra，从节点INOUT处得到的等效电容为Cxx*K*A*(1+Ac)，可以看出，在图2A和2B的基础上等效电容又增大了将近A倍。这种方案在需要等效补偿电容较大的场合更适合，比如DC-DC电压调节器等。

[0044] 图4为采用图3A所示的电容放大电路的低压差稳压器的电路示意图。如图4所示，电流源Ib和晶体管M2形成图3A中的电容放大器的第一电流源，晶体管M7以及相关的电路形成图3A中的电容放大器的第二电流源，晶体管M6和MPASS形成增益为A的放大器。

[0045] 从另一个角度来看，如图4所示，所述低压差稳压器包括功率管MPASS、分压电阻RF1和RF2、输出电容Cout和误差放大器。所述误差放大器包括晶体管M0-M8、电流源Ib和I3、补偿电阻Ra和补偿电容Cxx。如上文分析，由于电容放大电路可以补偿电容Cxx放大得到很大的等效电容，从而实现环路补偿。如图4所示，在整个0～100mA负载范围内输出均稳定，它需要的补偿电容Cxx为16pF，输出电容可兼容0～2.2uF；通过加入补偿电阻Ra，在输出电容2.2uF并且空载时，仍有足够的相位余度。

[0046] 上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。