用于嵌入式互连桥封装的直接外部互连

摘要

本公开涉及用于嵌入式互连桥封装的直接外部互连。描述一种可用于嵌入式互连桥封装的外部直接连接。在一个示例中，封装具有衬底、具有第一桥互连区的第一半导体晶片以及具有第二桥互连区的第二半导体晶片。该封装具有：嵌入衬底中的桥，该桥具有连接到第一桥互连区的第一接触区和连接到第二桥互连区的第二接触区；以及外部连接轨，在互连桥与第一和第二半导体晶片之间延伸，以提供到第一和第二桥互连区的外部连接。

权利要求

1.一种半导体封装，包括：

衬底；

第一半导体晶片，具有第一桥互连区；

第二半导体晶片，具有第二桥互连区；

嵌入所述衬底中的互连桥，所述互连桥具有连接到所述第一桥互连区的第一接触区和连接到所述第二桥互连区的第二接触区；以及外部连接轨，在所述互连桥与所述第一和第二半导体晶片之间延伸，以提供到所述第一和第二桥互连区的外部连接。

2.如权利要求1所述的封装，还包括通过所述衬底的多个通孔，以将所述外部连接轨连接到所述封装外部的电源。

3.如权利要求1所述的封装，其中，所述第一接触区包括连接到所述互连桥的数据接点，以及其中所述外部连接轨包括所述第一与第二半导体晶片之间耦合到通孔以用于电力的第一区域以及延伸到所述第一桥互连区中以向所述第一桥互连区中的接点提供电力的第二区域。

4.如权利要求3所述的封装，其中，所述外部连接轨还连接到所述互连桥以提供电力，以便隔离所述桥互连区。

5.如权利要求1所述的封装，其中，所述外部连接轨没有嵌入所述衬底中。

6.如权利要求1所述的封装，其中，所述外部连接轨在所述衬底上方。

7.如权利要求1所述的封装，其中，所述衬底在所述封装中具有所述第一和第二晶片与其附连的顶面，以及其中所述外部连接轨附连到所述衬底的所述顶面。

8.如权利要求1所述的封装，还包括所述互连桥之上的介电层，以及其中所述外部连接轨在所述介电层之上。

9.如权利要求1所述的封装，其中，所述第一半导体晶片是处理器晶片，而所述第二半导体晶片是存储器晶片。

10.一种电子计算装置，包括：

显示器；

用户输入装置；以及

处理器，从所述用户输入装置接收输入，并且在所述显示器上呈现结果，所述处理器封装在封装中，所述封装具有：衬底；

第一半导体晶片，具有第一桥互连区；

第二半导体晶片，具有第二桥互连区；

嵌入所述衬底中的互连桥，所述互连桥具有连接到所述第一桥互连区的第一接触区和连接到所述第二桥互连区的第二接触区；以及所述互连桥上方的外部连接轨，在所述互连桥与所述第一和第二半导体晶片之间延伸，以提供到所述第一和第二桥互连区的外部连接。

11.如权利要求10所述的装置，还包括内部电源以向所述显示器和所述处理器供电，其中所述外部连接轨连接到所述内部电源和所述互连桥以提供电力，以便隔离所述桥互连区。

12.如权利要求10所述的装置，其中，所述外部连接轨在所述衬底上方。

13.如权利要求10所述的装置，其中，所述处理器封装包括至少一个存储器晶片。

14.一种用于制造半导体封装的方法，包括：形成衬底；

将互连桥嵌入所述衬底中，所述互连桥具有第一接触区和第二接触区；

在所述互连桥之上形成外部电力轨，以提供外部连接；

将第一半导体晶片连接到所述互连桥，所述第一半导体晶片具有连接到所述互连桥的所述第一接触区和所述外部电力轨的第一桥互连区；

将第二半导体晶片连接到所述互连桥，所述第二半导体晶片具有连接到所述互连桥的所述第二接触区的第二桥互连区；以及采用盖体来覆盖所述第一半导体晶片和所述第二半导体晶片。

15.如权利要求14所述的方法，还包括钻出通过所述衬底的多个通孔，以将所述外部电力轨连接到所述半导体封装外部的电源。

16.如权利要求14所述的方法，还包括将所述衬底连接到电路板，其中所述外部电力轨连接到外部电源。

17.如权利要求14-16中的任一项所述的方法，其中，形成所述外部电力轨包括在所述互连桥和所述衬底上方形成所述外部电力轨。

18.如权利要求14所述的方法，其中，所述衬底在所述半导体封装中具有顶面，所述方法还包括将所述第一和第二半导体晶片以及所述外部电力轨附连到所述衬底的所述顶面。

19.一种半导体封装，包括：

衬底；

第一半导体晶片，具有第一桥互连区；

第二半导体晶片，具有第二桥互连区；

嵌入所述衬底中的用于桥接所述第一与第二半导体晶片的部件，用于桥接的该部件具有连接到所述第一桥互连区的第一接触区和连接到所述第二桥互连区的第二接触区；以及用于外部连接电力的部件，用于外部连接电力的该部件具有外部连接轨，其在用于桥接的部件与所述第一和第二半导体晶片之间延伸，以提供到所述第一和第二桥互连区的外部连接。

20.如权利要求19所述的封装，还包括贯穿所述衬底以用于将所述外部连接轨连接到所述封装外部的电源的部件。

说明书

用于嵌入式互连桥封装的直接外部互连

技术领域

[0001] 本描述涉及半导体晶片（die）封装的领域，以及具体来说，涉及采用封装对晶片的互连区提供直接外部连接。

背景技术

[0002] 已经开发封装，其包含附连到衬底的两个或更多半导体晶片以及具有将一个晶片连接到一个或多个其它晶片的连接器、例如焊盘或焊台的互连桥。在一个示例中，互连桥将通用或中央处理单元附连到图形处理单元。在另一个示例中，互连桥将中央处理单元附连到存储器。这允许晶片相互之间直接传递数据。否则，这些晶片将信号发送给封装外部至集线器或其它装置，其然后将数据回送到封装中以及至其它晶片。其它类型的晶片和连接也可以是可能的。这种封装中的晶片嵌入衬底中。在一个示例中，这种封装称作嵌入式互连桥(EmIB)架构。

[0003] 这种封装中的晶片使其总互连区的某个部分用作桥附连区。对于某些存储器部分，桥可附连到存储器芯片的C4(可控塌陷芯片连接)高密度区的大约20%。桥附连区部分外部的高密度互连区可包含电力轨、测试端口等。该区域可使用C4或者多种其它连接技术的任一种。桥嵌入封装衬底中，并且与硅插入物不同，嵌入式互连桥晶片没有穿硅通孔以实现从封装外部到桥的电力连接。这部分上是因为这种桥的超薄结构所造成的。

附图说明

[0004] 通过附图、作为举例而不是限制来说明本发明的实施例，附图中，相似的参考标号表示相似的元件。

[0005] 图1是按照本发明的一个实施例、使用嵌入式互连桥(EmIB)架构的半导体封装的截面图。

[0006] 图2是示出按照本发明的一个实施例、桥上方的电力轨的图1的半导体封装的截面图。

[0007] 图3是按照本发明的一个实施例的封装的电力轨的顶部垂直视图。

[0008] 图4是按照本发明的一个实施例的封装的备选电力轨的顶部垂直视图。

[0009] 图5是按照本发明的一个实施例的封装的电力轨的透视图。

[0010] 图6是按照本发明的一个实施例的封装的电力轨的侧部垂直视图。

[0011] 图7是按照本发明的一个实施例、附连到公共衬底的一组存储器晶片和CPU的简图。

[0012] 图8是按照本发明的一个实施例、图7的简图的细节。

[0013] 图9是按照本发明的一个实施例的计算装置500的框图。

具体实施方式

[0014] 设计成用于EmIB(嵌入式互连桥)架构的晶片具有一个互连区，用于通过封装衬底连接到封装外部的外部连接。晶片的另一个互连区、即桥附连区提供到封装中的互连桥的连接。晶片在晶片的互连区中还具有电力轨，以允许到正和接地平面电源的连接。如果在这个区域中除了用于数据通信的连接器之外还存在电力和接地引脚，则桥附连区中的数据通信的质量可得到改进。桥附连区域中的电力轨可与外部的并且仅在桥附连区中可访问的那些分离。电力可通过桥来提供，但是独立电力轨提供优良质量的电力并且避免对桥上的附加应力。如以下所述，使用唯一配置和连接，电力能够从封装直接到达桥附连区的C4区，并且然后传导到它在芯片中需要到达的位置。

[0015] 图1是使用嵌入式互连桥(EmIB)架构的半导体封装的截面图。封装10在承载半导体晶片的封装衬底12上形成。在这种情况下，存储器晶片14和中央处理单元(CPU)16固定到衬底。盖体18覆盖衬底，并且两个晶片和集成散热件（heat spreader）20附连到盖体18的顶部。如这个示例所示，冷却方案22、例如冷却鳍片附连到集成散热件20的顶部。可使用多种不同的冷却方案，例如传导板、液体冷却、热管或者辐射鳍片，如根据具体实施例所示。备选地，封装可无需冷却方案以及甚至无需散热件而被制作。

[0016] 封装衬底12能够包括用于电力和数据的内部低密度互连布线。衬底可由半导体材料(例如硅、镓、铟、锗或者其变化或组合以及其它衬底)、一个或多个绝缘层(例如，玻璃增强环氧树脂、例如FR-4、聚四氟乙烯(特氟隆)、棉纸增强环氧树脂(CEM-3)、酚醛玻璃(G3)、纸酚醛树脂(FR-1或FR-2)、聚酯玻璃(CEM-5))、任何其它介电材料(例如玻璃)或者例如能够在印刷电路板(PCB)中使用的它们的任何组合来形成。衬底能够使用无凸点堆积层过程(BBUL)或其它技术来制成。BBUL过程包括在元件(例如高密度互连元件或桥28或者晶片14、16)下面所形成的一个或多个堆积层。微通孔形成过程、例如激光钻孔能够形成堆积层与晶片接合焊盘之间的连接。堆积层可使用高密度集成图案化技术来形成。

[0017] 两个晶片14和16通过焊球24和通孔26耦合到封装外部的电源(未示出)。虽然对耦合到单个通孔的各晶片仅示出一对焊球，但是对于通过数十或数百个通孔所耦合的各晶片可存在数十或数百个连接点，以便将晶片与封装连接以及连接到外部电路。封装可直接连接到印刷电路板(PCB)或者耦合到与另外某个装置、例如另一个(PCB)附连的插座（socket）。焊球24和通孔26连接可用于电力以及用于数据输入和输出。

[0018] 第一晶片14和第二晶片16能够包括例如能够用于电力、接地或者其它电耦合的低密度互连焊盘42。低密度互连焊盘能够例如通过低密度互连元件26电耦合到诸如电力、接地或数据总线之类的总线(未示出)。低密度互连焊盘还能够例如通过导电粘合剂(未示出)电耦合到导电焊盘。导电粘合剂能够是焊料(例如焊膏)、电镀或者微球、例如配置用于倒装芯片互连(例如可控塌陷芯片连接(C4)互连)的微球。

[0019] 桥28嵌入晶片中，其又称作互连桥。互连桥提供到CPU晶片的连接器30以及到存储器的连接器32。连接器可通过焊球、C4连接区或者任何其它优选类型的连接，以便进行通过连接器从一个晶片到桥中的电连接。连接通过桥顶部的桥焊盘层35上的焊盘进行。桥中的互连层34进行各晶片上的引脚或焊台到另一晶片上的引脚或焊台之间的连接。这样，CPU和存储器可在封装中传递数据和控制信息。

[0020] 如在图1中能够看到，CPU具有最接近存储器的第一互连区40，以用于通过嵌入式桥连接到存储器。CPU具有第二连接区42，以用于与外部通孔连接以供电力和外部数据输入和输出。第二互连区42可分为电力互连区和数据互连区。

[0021] 桥28包括至少部分在桥上或者在桥的顶面的导电焊盘。导电焊盘能够包括导电金属，例如铜、金、银、铝、锌、镍、黄铜、青铜、铁等。导电焊盘能够包括面积比晶片的互连区的对应占用面积要大的占用面积。这种配置能够允许在衬底中制造或者构建桥时的尺寸变化。

[0022] 另外，桥焊盘层35上方的电力轨36通过独立电力通孔(未示出)从封装外部接收电力，并且将该电力提供给存储器和CPU的桥互连区。电力轨可由沉积印刷在衬底12之上的金属层来形成。

[0023] 介电层能够在桥和衬底之上形成。导电通孔和焊料连接能够经过介电层。介电层允许在放置和嵌入桥时的尺寸变化，并且电隔离所有互连区。介电层108能够包括氧化物或其它材料、例如绝缘材料。

[0024] 图2是沿垂直于图1的方向所截取的图1的封装的截面图。因此，仅能够看到一个晶片16。另一晶片在可见的晶片背后，并且在这个视图中被前面晶片遮挡。为了简洁起见，从这个图中切掉衬底的侧面以及封装的顶盖和其它结构。晶片的数据互连区40和外部互连区42也不是可见的，但是，电力轨36从这个角度清楚地示出。

[0025] 电力轨跨两个晶片14、16的宽度延伸，并且通过外部电力通孔44耦合到外部电源(未示出)。电力通过通孔44向上传导到电力轨36中，并且能够通过电力轨与晶片之间的焊球46直接施加到晶片。桥28也能够被看到，并且还通过在桥焊盘层35处的焊盘连接到电力轨36。电力轨的主要功能是将电力直接提供到晶片16中，但是，为了提供并联电力通路，可提供如所示的辅助通孔48，以将电力轨连接到桥。

[0026] 图3是电力轨36的顶部垂直视图。在这种情况下，电力轨安置在两个晶片(未示出)之间。除了接地平面区36之外，它还具有电力平面区58。接地平面36的电力轨通过一组通孔44耦合到封装外部的电源和地电势。类似地，电力平面58也通过通孔54耦合到封装外部的电源。

[0027] 来自接地和电力平面的电力通过引脚行来引导，以便与CPU和存储器上的桥互连区连接。更具体来说，接地参考平面36通过接地互连引脚或焊盘的行46耦合到CPU 16的桥互连区40。这些可例如采取C4连接焊盘的形式。接地电力平面58也通过也在CPU 16的桥互连区40中的接地连接引脚56的行来连接。在电力轨的另一侧，接地参考平面通过C4引脚耦合到存储器14的桥互连区，以及电力平面类似地与通往存储器晶片的互连引脚连接。

[0028] 在图3的顶部垂直视图中，数据互连引脚30在CPU的桥互连区中也是可见的。如所示，数据输入/输出连接30散布在电力与接地连接引脚之间。类似地，在存储器晶片桥互连区上，数据输入/输出引脚32分布在电力与接地连接器的交替行之间。

[0029] 图4示出接地轨和电力轨的相似配置。在图3的示例中，电力轨居中地设置在CPU与存储器晶片之间。垂直线条61示出CPU晶片的边缘，以及第二垂直线条62示出存储器晶片的边缘。如能够看到，电力轨居中地定位在两个晶片之间，以及电力通过两个晶片之间的通孔来被吸取，并且然后如箭头所示，从晶片之间的区域横向传送和引导到两个桥互连区中。

[0030] 图4是如图3所示的相同电力轨的简图。接地参考平面36和电力参考平面58通过通孔44、54耦合到外部电源，并且将该外部电力横向引导到两个晶片的桥互连区中，如横向箭头所示。电力轨呈现一组接地互连46和一组电力互连56，其分布在数据输入/输出连接30(其通过电力轨中的连接从桥向上延伸)之间。

[0031] 在图4的示例中，电力轨不是直接放置在两个晶片之间，而是放置成接近CPU晶片。第一线条61标记CPU晶片的边界，表明CPU的桥互连区极接近晶片的边缘61。另一方面，平行线条62标记存储器晶片的边缘，表明在存储器晶片的边缘与桥互连区之间存在距离63，其对于存储器晶片比对于CPU要大许多。相应地，电力轨的准确横向位置和对应晶片的位置可修改成适合任何具体实现。

[0032] 图5是电力轨的一部分的透视图。电力平面58再次通过通孔54(其贯穿衬底(未示出))来耦合到外部电力。电力轨还具有贯穿桥互连区40的连接焊盘56。接地轨36类似地具有连接到外部地电势的通孔44。接地轨在电力轨下面延伸，并且还具有在桥互连区中的接地连接器46的行。输入/输出引脚30从桥向上延伸，以便还连接到桥互连区中的数据输入/输出连接。

[0033] 图6是图5的电力轨的侧视截面图，其中电力平面58清楚可见，其中通孔54贯穿衬底底部。类似地，接地平面36具有延伸到接地源的通孔44。接地平面在电力平面(未示出)下面延伸，以便将地电势提供给晶片互连区中的一行接地引脚46。电力互连引脚和输入/输出引脚在这个截面图中不是可见的，而是被接地平面引脚46遮挡。互连桥34在电力轨下面，并且提供到数据输入/输出引脚30的连接，其中只有一个是可见的，其余的被接地平面引脚46遮挡。

[0034] 如箭头和一般配置所示，使电力横向进入封装顶衬底层和桥焊盘层35上的桥互连区。桥焊盘层是直接在嵌入式互连桥之上形成的导电通路(通常为铜)层。从封装通孔到顶衬底层的平面上以及从其中到下面的焊盘层的电流流动方向提供短的低电阻通路。

[0035] 电力轨可使用顶衬底层和桥焊盘层35的较厚铜层来构成，这与嵌入式桥34中的非常比较薄的层相反。使电力直接到达晶片的桥互连区，使得它无需通过晶片中的非常较薄的层从更远离的连接点来运送。存储器晶片电力输送能够在晶片中的嵌入式桥顶部上方、使用刚好放置在桥晶片外部的封装衬底通孔来提供。然后，电力能够通过衬底的顶层(层N)上的金属层传播。

[0036] 可选地，使用更多通孔，电力能够连接到桥晶片上专门提供的金属焊盘。电力轨配置还能够用来将数据信号从桥外部连接到桥顶部。为了进一步降低DC电阻，电力轨能够连接到桥中的层，其向现有顶衬底和桥焊盘层提供平行平面。

[0037] 图7是耦合到CPU 112的一组存储器晶片110-1至110-8的简图。CPU和每个存储器晶片固定到衬底114(封装盖体可与其附连)。在衬底114的相对侧，将存在用于连接到插座或主板或者连接到另外某个电子装置的多个互连。各存储器晶片通过其自己的互连桥116-1至116-8耦合到CPU。每个桥允许CPU与存储器晶片110中的预计存储器晶片直接通信，供数据输入/输出和其它操作。图7的晶片和衬底仅作为示例来提供。其它类型的晶片可安装到衬底并且按照相似方式来连接，这取决于具体实施例。

[0038] 图8更详细示出CPU 112与存储器晶片的两个110-3、110-2之间的连接。桥116在CPU与存储器晶片之间。它具有与CPU连接的桥互连区118以及与存储器110-3连接的第二桥互连区120。如上所述，桥116-3提供这两个连接区之间的连接，以供两个晶片之间的直接通信。存在如所示的另一个连接区122，其可用于引导电力至存储器。这个连接区连接到封装而不是连接到桥。用于CPU的电源未示出。桥116-3仅沿CPU的窄边缘定位，但是延伸到大约存储器晶片110-3的中间。这允许存储器的互连关于晶片更居中地定位，从而便于晶片内的制作、构造和连接。

[0039] 图9示出按照本发明的一个实现的计算装置500。计算装置500容纳板502。板502可包括若干组件，其中包括但不限于处理器504和至少一个通信芯片506。处理器504物理且电耦合到板502。在一些实现中，至少一个通信芯片506也物理且电耦合到板502。在其它实现中，通信芯片506是处理器504的一部分。

[0040] 取决于其应用，计算装置500可包括其它组件，其可以或者可以不物理且电耦合到板502。这些其它组件包括但不限于易失性存储器(例如DRAM)508、非易失性存储器(例如ROM)509、闪速存储器(未示出)、图形处理器512、数字信号处理器(未示出)、密码处理器(未示出)、芯片组514、天线51、显示器518(例如触摸屏显示器)、触摸屏控制器520、电池522、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器524、全球定位系统(GPS)装置526、罗盘528、加速计(未示出)、陀螺仪(未示出)、扬声器530、拍摄装置532和大容量存储装置(例如硬盘驱动器)510、压缩盘(CD)(未示出)、数字多功能盘(DVD)(未示出)等。这些组件可连接到系统板502、安装到系统板或者与其它组件的任一个相结合。

[0041] 通信芯片506实现用于向/从计算装置500传递数据的无线和/或有线通信。术语“无线”及其派生可用来描述可利用通过非固态介质的调制电磁辐射的使用来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不表示关联装置没有包含任何导线，但在一些实施例中它们可能没有包含导线。通信芯片506可实现多个无线或有线标准或协议的任一个，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、以太网及其派生以及表示为3G、4G、5G和以上的任何其它无线和有线协议。通信装置
500可包括多个通信芯片506。例如，第一通信芯片506可专用于短程无线通信、例如Wi-Fi和蓝牙，以及第二通信芯片506可专用于长程无线通信、例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

[0042] 计算装置500的处理器504包括封装在处理器504中的集成电路晶片。在本发明的一些实现中，处理器的集成电路晶片、存储器装置、通信装置或其它组件包括一个或多个晶片，其随嵌入式桥和电力轨一起来封装。术语“处理器”可表示处理来自寄存器和/或存储器的电子数据、以便将该电子数据变换为可存储在寄存器和/或存储器中的其它电子数据的任何装置或者装置的一部分。

[0043] 在各个实现中，计算装置500可以是膝上型、上网本、笔记本、超级本、智能电话、平板、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携音乐播放器或者数字录像机。在其它实现中，计算装置500可以是处理数据的任何其它电子装置。

[0044] 实施例可实现为一个或多个存储器芯片、控制器、CPU(中央处理单元)、微芯片或者使用主板所互连的集成电路、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)的一部分。

[0045] 提到“一个实施例”、“实施例”、“示例实施例”、“各个实施例”等表示这样描述的本发明的实施例可包括具体特征、结构或特性，但是不一定每一个实施例都包括该具体特征、结构或特性。此外，一些实施例可具有部分、全部或者没有对于其它实施例所述的特征。

[0046] 在以下描述和权利要求书中，可使用术语“耦合”连同其派生。“耦合”用于表示两个或更多元件相互配合或交互，但是它们之间可以有或者可以没有中间物理或电组件。

[0047] 除非另加说明，否则，如权利要求书所使用的、用于描述共同元件的序数词“第一”、“第二”、“第三”等只是表示涉及到相似元件的不同实例，而不是要暗示这样描述的元件必须在时间上、空间上、排列或者以其它任何方式处于给定序列中。

[0048] 附图和以上描述给出实施例的示例。本领域的技术人员将会理解，所述元件的一个或多个可完全结合为单个功能元件。备选地，某些元件可分离为多个功能元件。一个实施例的元件可添加到另一个实施例。例如，本文所述过程的顺序可改变，并且并不限于本文所述的方式。此外，任何流程图的动作无需按照所示顺序来实现；也并非一定需要执行全部动作。另外，不是与其它动作相关的那些动作可与这些其它动作并行地执行。实施例的范围决不受这些具体示例限制。无论说明书中是否明确给出，诸如结构、尺寸和材料的使用的差异之类的许多变化是可能的。实施例的范围至少由以下权利要求书广义地给出。

[0049] 以下示例涉及其它实施例。不同实施例的各种特征可按照不同方式相结合，其中包含某些特征而排除其它特征以适合多种不同应用。一些实施例涉及半导体封装，其中包括：衬底；第一半导体晶片，具有第一桥互连区；第二半导体晶片，具有第二桥互连区；嵌入衬底中的桥，该桥具有连接到第一桥互连区的第一接触区和连接到第二桥互连区的第二接触区；以及外部连接轨，在互连桥与第一和第二半导体晶片之间延伸，以提供到第一和第二桥互连区的外部连接。

[0050] 在其它实施例中，封装还包括通过衬底的多个通孔，以将外部连接轨连接到封装外部的电源。

[0051] 在其它实施例中，第一接触区包括连接到桥的数据接点，以及其中外部连接轨包括第一与第二晶片之间耦合到通孔以用于电力的第一区域以及延伸到第一桥互连区中以向第一桥互连区中的接点提供电力的第二区域。

[0052] 在其它实施例中，外部连接轨还连接到桥以提供电力，以便隔离桥互连区。

[0053] 在其它实施例中，封装外部连接轨没有嵌入衬底中。

[0054] 在其它实施例中，外部连接轨在衬底上方。

[0055] 在其它实施例中，衬底在封装中具有第一和第二晶片与其附连的顶面，以及其中外部连接轨附连到衬底的顶面。

[0056] 在其它实施例中，装置包括桥之上的介电层，以及其中外部连接轨在介电层之上。

[0057] 在其它实施例中，第一晶片是处理器晶片，而第二晶片是存储器晶片。

[0058] 一些实施例涉及电子计算装置，其中包括显示器、用户输入装置以及从用户输入装置接收输入并且在显示器上呈现结果的处理器。处理单元可封装在封装中，其中封装具有：衬底；第一半导体晶片，具有第一桥互连区；第二半导体晶片，具有第二桥互连区；嵌入衬底中的桥，该桥具有连接到第一桥互连区的第一接触区和连接到第二桥互连区的第二接触区；以及桥上方的外部连接轨，在互连桥与第一和第二半导体晶片之间延伸，以提供到第一和第二桥互连区的外部连接。

[0059] 在其它实施例中，装置还包括内部电源以向显示器和处理器供电，其中该轨连接到内部电源和桥以提供电力，以便隔离桥互连区。

[0060] 在其它实施例中，外部连接轨在衬底上方。

[0061] 在其它实施例中，处理器封装包括至少一个存储器晶片。

[0062] 一些实施例涉及一种方法，其包括：形成衬底；将桥嵌入衬底中，桥具有第一接触区和第二接触区；在互连桥之上形成外部连接轨，以提供外部连接；将第一半导体晶片连接到桥，第一晶片具有连接到桥的第一接触区和电力轨的第一桥互连区；将第二半导体晶片连接到桥，第二晶片具有连接到桥的第二接触区的第二桥互连区；以及采用盖体来覆盖晶片。

[0063] 在其它实施例中，该方法包括钻出通过衬底的多个通孔，以将外部连接轨连接到封装外部的电源。

[0064] 在其它实施例中，该方法包括将衬底连接到电路板，其中外部连接轨连接到外部电源。

[0065] 在其它实施例中，该方法包括通过在桥和衬底上方形成轨来形成轨。

[0066] 在其它实施例中，衬底在封装中具有顶面，该方法还包括将第一和第二晶片以及外部连接轨附连到衬底的顶面。

[0067] 一些实施例涉及半导体封装，其中包括：衬底；第一半导体晶片，具有第一桥互连区；第二半导体晶片，具有第二桥互连区；嵌入衬底中、用于桥接第一与第二晶片之间的连接的部件，用于桥接的部件具有连接到第一桥互连区的第一接触区和连接到第二桥互连区的第二接触区；以及用于外部连接电力的部件，外部电力部件具有外部连接轨，其在用于桥接的部件与第一和第二半导体晶片之间延伸，以提供到第一和第二桥互连区的外部连接。

[0068] 在其它实施例中，封装包括贯穿衬底、用于将外部连接轨连接到封装外部的电源的部件。

[0069] 在其它实施例中，封装第一接触区包括连接到桥的数据接点，以及其中外部连接轨包括第一与第二晶片之间耦合到通孔以用于电力的第一区域以及延伸到第一桥互连区中以向第一桥互连区中的接点提供电力的第二区域。