模数转换器

摘要

公开了一种连续时间Δ∑-ADC(1)。它包括采样量化器(5)，布置为基于到量化器(5)的模拟输入信号以在采样时刻nT产生Δ∑-ADC(1)的数字输出信号的采样y(n)，其中n是整数序列的索引，T是采样周期。此外，该Δ∑-ADC(1)包括一个或多个DAC(10a-b)，每个布置成基于由采样量化器(5)所产生的数字输出信号的采样而产生模拟反馈信号。而且，该Δ∑-ADC(1)包括连续时间模拟网络(20)，其布置为基于来自所述一个或多个DAC(10a-b)的反馈信号和到Δ∑-ADC(1)的模拟输入信号而产生到量化器(5)的模拟输入信号。一个或多个DAC(10b)中的至少一个DAC(10b)包括两个开关电容器DAC(40，50)，其布置成在相同的输入上操作但在时间上相互延迟。相应的无线电接收器电路(100)、相应的集成电路(200)、和相应的无线电通信装置(300，400)也被公开。

权利要求

1.连续时间三角积分ΔΣ模数转换器ADC（1），包括：

采样量化器（5），布置为基于到所述量化器（5）的模拟输入信号在采样时刻nT产生所述ΔΣ-ADC（1）的数字输出信号的采样y（n），其中n是整数序列的索引且T是采样周期；

一个或多个数模转换器DAC（10a-b），每个布置成基于由所述采样量化器（5）所产生的所述数字输出信号的所述采样而产生模拟反馈信号；以及连续时间模拟网络（20），布置为基于来自所述一个或多个DAC（10a-b）的所述反馈信号和到所述ΔΣ-ADC（1）的模拟输入信号而产生到所述量化器（5）的所述模拟输入信号；

其中

所述一个或多个DAC（10b）中的至少一个DAC（10b）包括两个开关电容器DAC（40，

50），其特征在于所述两个开关电容器DAC（40，50）布置成在相同的输入采样上操作但在时间上相互延迟。

2.根据权利要求1的连续时间ΔΣ-ADC（1），其中，对于采样时刻nT：-所述两个开关电容器DAC（40，50）中的每个布置成由电荷充电，所述电荷与所述数字输出信号的所述采样y（n）成比例；

-第一开关电容器DAC（40），布置为切换到所述连续时间模拟网络（20）中，用于在一个时间间隔中传输其电荷到所述连续时间模拟网络（20），所述时间间隔在时刻（n+α3）T和（n+β3）T之间持续；以及- 第二开关电容器DAC（50），布置为切换到所述连续时间模拟网络（20）中，用于在一个时间间隔中传输其电荷到所述连续时间模拟网络（20），所述时间间隔在时刻（n+α4）T和（n+β4）T之间持续；

其中β4>1，0<α3<α4<β4<2并且α3<β3 1。

3.根据权利要求2的连续时间ΔΣ-ADC（1），其中α4 β3。

4.根据权利要求3的连续时间ΔΣ-ADC（1），其中α4=β3。

5.根据权利要求4的连续时间ΔΣ-ADC（1），其中α4=β3=1，α3=0.5，并且β4=

1.5。

6.根据前述任一权利要求的连续时间ΔΣ-ADC（1），其中所述一个或多个DAC（10a-b）除了包括所述两个开关电容器DAC的所述至少一个DAC外，还包括一个或多个附加的DAC（10a），其中所述一个或多个附加的DAC（10a）中的至少第一DAC（10a）适于产生脉冲反馈信号，对于采样时刻nT，所产生的脉冲反馈信号包括脉冲，所述脉冲的幅值与在采样时刻nT的所述数字输出信号的所述采样成比例且其在时刻（n+α1）T和（n+β1）T之间持续，其中0 <α1<β1<1；

其中所述一个或多个附加的DAC（10a）中的第一DAC（10a）位于第一反馈环路中，并且包括所述两个开关电容器DAC的 所述DAC（10b）位于第二反馈环路中，所述第二反馈环路为相对于所述第一反馈环路的外反馈环路。

7.根据权利要求1至5中任一项的连续时间ΔΣ-ADC（1），其中所述连续时间模拟网络（20）包括多个级联的连续时间积分器（30a-b）。

8.根据权利要求7的连续时间ΔΣ-ADC（1），其中

-所述积分器中的第一个（30b）布置成接收来自连接到所述第一积分器（30b）的所述DAC之一（10b）的反馈信号，以及所述ΔΣ-ADC（1）的模拟输入信号作为输入信号；并且-其它每个积分器（30a）布置成接收来自连接到所述积分器（30a）的所述DAC之一（10a）的反馈信号，以及前面的积分器的输出信号作为输入信号。

9.根据权利要求7的连续时间ΔΣ-ADC（1），其中所述级联的连续时间积分器（30a）中的最后一个布置成产生到所述采样量化器（5）的模拟输入信号。

10.根据权利要求1至5中任一项的连续时间ΔΣ-ADC（1），进一步包括：从所述采样量化器（5）的所述输出到所述采样量化器（5）的所述输入的无记忆反馈路径。

11.一种无线电接收器电路（100），包括根据前述任一权利要求的所述连续时间ΔΣ-ADC（1）。

12.一种集成电路（200），包括根据权利要求1-10中任意一个的所述连续时间ΔΣ-ADC（1）。

13.一种无线电通信装置（300，400），包括根据权利要求1-10中任意一个的所述连续时间ΔΣ-ADC（1）、根据权利要求11的所述无线电接收器电路（100）或根据权利要求12的所述集成电路（200）。

14.根据权利要求13的无线电通信装置（1），其中所述无线电通信装置为移动电话（1）或无线数据调制解调器。

15.根据权利要求13的无线电通信装置（2），其中所述无线电通信装置为无线电基站（2）。

说明书

模数转换器

技术领域

[0001] 本发明涉及模数转换器领域，尤其涉及到连续时间三角积分(delta-sigma)模数转换器领域。

背景技术

[0002] 图1示出了连续时间三角积分(Δ∑)模数转换器(ADC)的一般描述。传统的Δ∑ADC将模拟输入信号u转换为具有低分辨率的高频串行位序列，往往只有1比特(0或1)，这里称为vd。这一粗略地量化的位序列vd是通过后续的数字低通抽取滤波器Hd被转换成具有较低采样率的高精确度的数字信号w。这是可能的，因为量化噪声的能量分布在感兴趣的频带之外的频率。

[0003] 图1中的Δ∑ADC包括粗略量化器、环路滤波器和反馈DAC。粗略量化器包括以比模拟输入信号u的带宽高很多的时钟速率计时的一个或多个比较器。在反馈支路中提供的数模转换器(DAC)从量化器的数字输出信号vd生成一序列的量化模拟信号，在此称为反馈信号、va。环路滤波器处理模拟输入信号u和量化误差ε二者，注入到粗略量化器中的系统中。通过使得在感兴趣的频带，量化误差ε的传递函数比模拟输入信号u的传递函数小许多倍的这样一种方式选择环路滤波器的传递函数Lu和Lv，在该特定频带中的信号对量化“噪音”比(SQNR)可变大。

[0004] 因此，通过适当地选择Lv，噪声传递函数(NTF)可成为高通的或带通的：

[0005]

[0006] 然而信号传递函数(STF)是Lu和Lv二者的函数：

[0007]

[0008] 环路滤波器可以采用有源离散时间(DT)滤波器或有源连续时间(CT)滤波器或者甚至无源环路滤波器来实现。如果NTF选择为在低频(DC)具有零点，则环路滤波器将为积分器所建立，这可以使用负反馈的放大器来实现。在其DT对应物之上使用CT滤波器的原因是它们提供抗混叠(anti-alias)滤波、没有前端采样、没有KT/C噪声和理论速度优势，从而导致在给定的模拟信号带宽上的较低功耗。

[0009] 现有技术中CT调制器中的反馈DAC的实现方式是使用开关电流(SI)、或开关电容器(SC)，以向积分器的求和节点注入明确定义(well defined)的电荷量。

[0010] 图2示出根据现有技术的1位SI反馈的一种可能的实现方式。数字输出信号vd(高)的逻辑高数据位作为相应的参考电压(例如VREF+＝1伏)施加到放大器的反相信号输入，并且数字输出信号的逻辑低信号(低)作为第二参考电压(例如VREF-＝-1伏)被反馈。该参考电压通过在放大器输入处虚拟地(求和节点)和VREF节点之间的的电阻器转换为参考电流。

[0011] 根据现有技术(例如图3)在SC反馈中，电容器CREF使用在参考电压VREF和到运算放大器的反相输入之间的一组开关进行切换。参考电阻RREF可能连接于电容器的任何一侧来控制开关RC电路的时间常数。参考电容器对应于第一时钟相位的数字输出位由参考电压(VREF+或VREF-)充电，然后当开关电路切换参考电容器CREF到放大器的反相输入时，在第二时钟相位传送明确定义的电荷包Q＝C*VREF到积分器。电容器CREF的放电会给出指数下降的电流脉冲τ

[0012] I＝I0*exp(-t/τ)，其中τ＝RREF*CREF是时间常数。当时钟抖动发生时，由于指数衰减脉冲的形状，在一个时钟周期T中转移的电荷Q仅仅略微变化，因此该技术对时钟抖动的敏感度不如图2中示出的Δ∑ADC。

发明内容

[0013] 根据本发明的实施例，发明人提供了使用具有相对低电流损耗的SC反馈的连续时间Δ∑ADC的设计。

[0014] 根据第一方面，提供了一种连续时间Δ∑-ADC。连续时间Δ∑-ADC包括采样量化器，其布置为基于到量化器的模拟输入信号以在采样时刻nT产生Δ∑-ADC的数字输出信号的采样y(n)，其中n是整数序列的索引，T是采样周期。此外，连续时间Δ∑-ADC包括一个或多个数模转换器(DAC)，每个布置成基于由采样量化器所产生的数字输出信号的采样而产生模拟反馈信号。而且，连续时间Δ∑-ADC包括连续时间模拟网络，其布置为基于来自所述一个或多个DAC的反馈信号和到Δ∑-ADC的模拟输入信号而产生到量化器的模拟输入信号。一个或多个DAC中的至少一个DAC包括两个开关电容器DAC(作为子组件)，其布置成在相同的输入上操作但在时间上相互延迟。

[0015] 两个开关电容器DAC中的每个可布置为，对于每个n，用与数字输出信号的采样y(n)成比例的电荷充电。此外，第一开关电容器DAC可布置为(再次，对于每个n)切换到连续时间模拟网络中，用来在一个时间间隔中传输其电荷到连续时间模拟网络，所述时间间隔在时刻(n+α3)T和(n+β3)T之间持续。而且，第二开关电容器DAC可布置为(再次，对于每个n)切换到连续时间模拟网络中，用来在一个时间间隔中传输其电荷到连续时间模拟网络，所述时间间隔在时刻(n+α4)T和(n+β4)T之间持续。下面的关系可能适用：β4＞1，0＜α3＜α4＜β4＜2且α3＜β3≤1。

[0016] 根据一些实施例，α4≤β3。

[0017] 根据一些实施例，α4＝β3。例如，在一些实施例中，α4＝β3＝1，α3＝0.5，并且β4＝1.5。

[0018] 除了包括两个开关电容器DAC的至少一个DAC之外，所述一个或多个DAC可以包括一个或多个附加的DAC。换而言之，所述一个或多个DAC，实际上可能是两个或多个DAC。一个或多个附加的DAC中的至少第一DAC可以适于生成脉冲反馈信号，其对于每个n包括脉冲，脉冲的幅度与在采样时刻nT的数字输出信号的采样成比例，并且在时刻(n+α1)T和(n+β1)T之间持续，其中0＜α1＜β1＜1。所述第一DAC可位于第一反馈环路中，并且包括两个开关电容器DAC的该DAC可位于第二反馈环路中，第二反馈环路可以为相对于所述第一反馈环路的外反馈环路(即，比第一反馈环路具有更高阶的积分的环路)。

[0019] 连续时间模拟网络可包括多个级联的连续时间积分器。积分器中的第一个可以布置成接收来自连接到第一积分器的DAC之一的反馈信号，以及Δ∑-ADC的模拟输入信号作为输入信号。其它每个积分器可布置成接收来自连接到那个积分器的DAC之一的反馈信号，以及前面的积分器的输出信号作为输入信号。

[0020] 级联的连续时间积分器的最后一个可以布置成产生到采样量化器的模拟输入信号。

[0021] 连续时间Δ∑-ADC可进一步包括从采样量化器的输出到采样量化器的输入的无记忆(memoryless)反馈路径。

[0022] 根据第二方面，提供一种包括了根据第一方面的连续时间Δ∑-ADC的无线电接收器电路。

[0023] 根据第三方面，提供一种包括了根据第一方面的连续时间Δ∑-ADC的集成电路。

[0024] 根据第四方面，提供一种包括了根据第一方面的连续时间Δ∑-ADC、根据第二方面的无线电接收器电路和/或根据第三方面的集成电路的无线电通信装置。

[0025] 无线电通信装置可以例如是，但不限于，移动电话、无线数据调制解调器或无线电基站。

[0026] 进一步的实施例在从属权利要求中限定。应当强调的是，术语“包括/包含”在本说明书中使用时用于指明规定的特征、整体、步骤或组件的存在，但并不排除一个或多个其它特征、整体、步骤、组件或它们的组的存在或附加。

附图说明

[0027] 本发明实施例的进一步的目的、特征和优点将从下面的详细描述中参考附图而显现，其中：

[0028] 图1-3示出了一般的连续时间Δ∑-ADC；

[0029] 图4示出了根据本发明实施例的连续时间Δ∑-ADC；

[0030] 图5示出了根据本发明实施例的连续时间模拟网络；

[0031] 图6-7示出了脉冲波形的示例；

[0032] 图8-9示出了根据本发明实施例的数模转换器(DAC)；

[0033] 图10示出了脉冲波形的一个示例；

[0034] 图11示意性示出了无线电接收器电路；

[0035] 图12示意性示出了集成电路；以及

[0036] 图13示意性示出了与无线电基站通信的移动电话。

具体实施方式

[0037] 本发明人认识到DAC，其在连续时间三角积分(Δ∑)模数转换器(ADC)中用于反馈，可以使用两个开关电容器DAC(作为子组件)来方便地实现，两个开关电容器DAC分享共同输出，且在相同的输入上操作但在时间上相互延迟。因此，两个开关电容器DAC(子组件)因此被布置在一起作为单个的组合DAC而动作，这与例如两个开关电容器DAC具有分离的单独的输出和/或被布置在不同的输入操作是不同的。这样的DAC在下面描述，例如在图8-10的上下文中。然而，为了简化理解，并把这些描述放在上下文中，由本发明人研制出的并且非常适合用于此类的DAC的连续时间Δ∑-ADC的特定类型的实施例被首先描述。应当记住，虽然该DAC包括两个开关电容器DAC作为子组件，但是也可以在其它类型的连续时间Δ∑-ADC中很好地使用。

[0038] 图4是根据本发明实施例的连续时间Δ∑-ADC1的简化框图。该Δ∑-ADC1包括采样量化器5。该采样量化器5布置为在输入端子6接收采样量化器5的模拟输入信号。采样量化器5布置为基于到量化器5的模拟输入信号以在采样时刻nT(其中n是整数序列的索引，T是时钟信号clk的采样周期)产生Δ∑-ADC1的数字输出信号的采样。该数字输出信号在采样时刻nT的采样在下面表示为y(n)。在采样量化器5的输出端口7上产生数字输出信号。采样量化器5可以是单比特或多比特量化器。

[0039] 此外，该Δ∑-ADC1包括两个或更多数模转换器(DAC)10a-b，每个布置成基于由采样量化器5在输出端子12a-b上产生的数字输出信号的采样而产生模拟反馈信号。所述两个或更多DAC每个可以例如是开关电流型(例如，类似于参照图2所讨论的SI反馈)或开关电容器型(例如类似于参照图3所讨论的SI反馈)。它们中的一个(或多个)是上面提到的类型，其中包括两个开关电容器DAC作为子组件。此外，该Δ∑-ADC1包括连续时间模拟网络20。连续时间模拟网络20具有输入端子26a-b用于该两个或更多DAC10a-b中的每个以接收由所述DAC10a-b产生的反馈信号。连续时间模拟网络布置为在连续时间模拟网络20的输出端子24上基于来自两个或更多DAC10a-b的反馈信号和在连续时间模拟网络20的输入端子22上接收的到Δ∑-ADC1的模拟输入信号而产生到量化器5的模拟输入信号。

[0040] 连续时间模拟网络20如何具体化的示例示于图5。如图5所示，连续时间模拟网络20可包括多个级联的连续时间积分器30a-b。积分器中的第一个(在图5中，积分器30b)可布置为接收来自连接到第一积分器30b的DAC之一的反馈信号，以及Δ∑-ADC1的模拟输入信号作为输入信号。此外，如图5中所示，其它每个积分器可布置为接收来自连接到那个积分器的DAC之一的反馈信号，以及前面的积分器的输出信号作为输入信号。而且，如图
5中所示，级联的连续时间积分器的最后一个(在图5中，积分器30a)可布置成产生模拟输入信号到采样量化器5。积分器可以例如实现为有源RC积分器或Gm-C积分器。这种具有多个输入的积分器的设计是众所周知的，因此这里不再进一步说明。

[0041] 根据本发明的实施例，两个或更多DAC10a-b中的至少第一DAC(例如10a，其在下面是用于第一DAC的参考标记)适于产生脉冲反馈信号，即，对于每个n，包括脉冲(例如，输出电流脉冲)，其幅值与在采样时刻nT的数字输出信号的采样成比例，且其在时刻(n+α1)T和(n+β1)T之间持续，其中0＜α1＜β1＜1。这在图6中以波形图示意性地示出。

[0042] 根据本发明的实施例，两个或更多DAC10a-b中的至少第二DAC(例如10b，其在下面是用于第二DAC的参考标记)适于产生脉冲反馈信号，即，对于每个n，包括脉冲，其幅值与在采样时刻nT的数字输出信号的采样成比例，且其在时刻(n+α2)T和(n+β2)T之间持续，其中0＜α2＜1＜β2。这在图7中以波形图示意性地示出。

[0043] 本发明人意识到，连续时间Δ∑-ADC的内环或环路(环路具有相对低阶的积分)对Δ∑-ADC过度延时的敏感性的贡献更大，因为其对级联反馈DAC和环路滤波器的脉冲响应的影响是最大的，并因此最大地改变了系统的环路增益。本发明人意识到，在这(些)内环中使用例如上述第一DAC10a的DAC缓解了这个问题，因为级联反馈DAC和环路滤波器的脉冲响应对这种反馈脉冲的延迟较不敏感。由此，环路增益被较少地影响，使得Δ∑-ADC的闭环性能对这些延迟更加鲁棒。在一些实施例中，无记忆的反馈路径可包括在内，即用一个DAC的输出直接贡献于(即不积分)到采样量化器的模拟输入信号。参照图5，这种DAC的输出将因此而被加到积分器30a的输出以形成到采样量化器5的模拟输入信号。这种无记忆路径可以提供对环路延迟的进一步降低的敏感性。在一些实施例中，进一步的反馈或前馈路径也可在连续时间模拟网络20的内部节点之间提供。

[0044] 此外，发明人认识到连续时间Δ∑-ADC的外环或环路(环路具有相对高阶的积分)对于时钟抖动和热噪声可能是敏感的，因为当参考Δ∑-ADC的输出时，来自最外环的这种误差比内环具有较少的噪声整形。发明人已意识到，在这(些)外环中使用例如上述第二DAC10b的DAC缓解了这个问题，因为它们反馈最低的平均电流，从而给出了最佳的热噪声性能和时钟抖动的灵敏度。总之，这些措施提供了对最内环的积分放大器的增益带宽的减少的需求，以及最外环的最佳噪声性能。因此本发明有利于提高采样率，以低成本给出增加的带宽或Δ∑-ADC的动态范围。备选地，对环路延迟降低的敏感度可用于通过减少积分放大器通常引入的过度的带宽，以降低功率损耗，来保证存在工艺变化和错配存在时的稳定性。

[0045] 相应地，在本发明的一些实施例中，第一DAC10a位于第一反馈环路中，并且第二DAC10b位于第二反馈环路中，其为相对于所述第一反馈环路的外反馈环路(即，其具有比第一反馈环路更高阶的积分)。例如，第一环路可以是最内环，即第一阶积分环路。此外，第二环路可以是最外环，即具有最高阶积分的环路。

[0046] 尽管反馈脉冲的定时原则上可以任意选择，但仍具有来自避免量化器的亚稳态所需要的时间和时钟方案的复杂性的实际的限制，。

[0047] 量化器的决策时间要求在量化器采样时刻nT(对所有k，nT＜＜(n+αk)T，例如αk＞0.1)显著地之后选择所有反馈脉冲的起点。确切的定时取决于时钟方案。对于两相(0，180度)时钟方案，自然的起点(即(n+αk)T)为(n+0.5)T，而如果四相时钟方案是可用的，则(n+0.25)T可被选择，且八相将有利于(n+0.125)T的起点。

[0048] 虽然本发明人还没有发现对不同的反馈脉冲具有不同的起点的任何特别的优点，但是另一方面已经发现终点的选择影响对时钟抖动和环路延迟，以及DAC的热噪声性能的灵敏度。它带来最佳噪声性能以最大化相对反馈脉冲持续时间(β-α)。因此，根据一些实施例，在最外环(其对Δ∑-ADC的整体噪声性能贡献较多)选择(β-α)＝1。因此，取决于可用的时钟方案，最外环的自然终点将为(n+β2)T＝(n+1+0.5)T、(n+1+0.25)T或(n+1+0.125)T。发明人进一步发现，如果最内的DAC脉冲终点显著早于随后的量化器采样时刻，即β1＜＜1，例如β1＜0.9，则对环路延迟的敏感性降低。对于大多数RZ(归零)时钟方案的方便的选择是最内反馈脉冲具有50％占空比，导致根据不同的时钟方案终点为(n+β1)T＝(n+0.5+0.5)T、(n+0.5+0.25)T或(n+0.5+0.125)T。此处一个重要的关注点当然是(n+0.5+0.5)T等于后续采样时刻的定时，以及因此对环路延迟的敏感性不会带来改善。

[0049] 备选地，当使用任何时钟方案时，通过使用延迟元件，例如反相器或多个级联的反相器(取决于期望什么样的延迟)来产生不同于那些由特定时钟方案的时钟相位(如四相或八相)自然提供的延迟的延迟时钟脉冲，从而可实现任意起点。然而，这种延迟必须是相对精确的，或明确定义的，以便不改变环路的传递函数，并且通常更容易通过使用已经明确定义的时钟相位而获得时钟延迟的高精度，该明确定义的时钟相位由特定的时钟方案自然地提供。

[0050] 根据本发明的实施例，两个或更多DAC10a-b中的至少一个DAC包括两个开关电容器(SC)DAC(作为子组件)。这样的DAC的实施例示于图8-9中。在图8-9中，SC DAC中的第一个标记为40，SC DAC中的第二个标记为50。对于每个n，两个开关电容器DAC40和50的每一个布置成用电荷充电，所述电荷与数字输出信号的相应的采样y(n)成比例。第一SC DAC40布置为切换到连续时间模拟网络20中，以在一个时间间隔中传递其电荷到连续时间模拟网络20，该时间间隔在时刻(n+α3)T和(n+β3)T之间持续。此外，第二SCDAC50布置为切换到连续时间模拟网络20中，以在一个时间间隔传递其电荷到连续时间模拟网络20，该时间间隔在时刻(n+α4)T和(n+β4)T之间持续。这些参数是相关的，使得β4＞1，0＜α3＜α4＜β4＜2且α3＜β3≤1。这以图10中的波形图示意性地示出，下面进一步讨论。

[0051] 根据一些实施例，包括两个SC DAC(作为子组件)的上述DAC为第二DAC10b(在该情况下α3＝α2并且β4＝β2)，也如图8-9中使用的参考标记10b所指示的。然而，这种参考标记的使用不应看作是限制性的。额外地或备选地，在其它实施例中，一个或多个其它的DAC可以使用两个SC DAC(作为子组件)来实现。

[0052] 在一些实施例中，包括两个SC DAC的DAC位于反馈环路中，该反馈环路为相对于第一反馈环路的外反馈环路(即，较高阶的反馈环路)。

[0053] 根据图1在背景技术中讨论的SC反馈中，电容器CREF使用一组在参考电压VREF和到运算放大器的反相输入端之间的开关而被切换。参考电阻RREF可连接在电容器的任一侧，以降低开关RC电路的时间常数。参考电容器以对应于在第一时钟相位的数字输出位(假定单比特量化)的参考电压(VREF+或VREF-)充电，然后当开关电路切换参考电容器CREF到放大器的反相输入端时，传送明确定义的电荷包Q＝C*VREF到第二时钟相位中的积分器。电容器CREF的放电会给出指数下降电流脉冲τ

[0054] I＝I0*exp(-t/τ)，其中τ＝RREF*CREF是时间常数。当时钟抖动发生时，由于指数衰减的脉冲形状，在一个时钟周期T中转移的电荷Q仅仅略微变化，因此该技术对时钟抖动的敏感度不如图1-2中示出的Δ∑ADC。此外，使用具有相互偏移输出脉冲的两个开关电容器DAC具有这样的优点，即与单独的开关电容器DAC相比，峰值电流降低，从而在连续时间模拟网络20中的转换速率(slwerate)限制的风险减少。这可以例如通过采用具有相对宽松的转换速率要求的组件实现连续时间模拟网络20来开发，而这反过来使得电流消耗减少。

[0055] 图8示出根据一个实施例的包括两个SC DAC40-50的DAC的1位版本。每个SC DAC40和50包括电容器和一组如图8中示出的开关。SC DAC40和50的开关由非重叠的开关阶段s3-s4和s5-s6分别控制。下面量化器5的输出位假定为1。如果其是0，则在下面的讨论中V将被-V所取代。当s3接通(导通)时第一开关电容器DAC40被充电到Q＝V*C/2。当s4接通时第一开关电容器DAC40放电到模拟网络20。为了适当的操作s3和s4不应该在同一时间接通。当s5接通时第二开关电容器DAC50被充电到Q＝VC/2。当s6接通时第二开关电容器DAC50放电到模拟网络20。为了适当的操作s5和s6不应该在同一时间接通。

[0056] 电阻器(具有电阻值2R)串联连接到开关电容器的每一个，以控制其放电的时间常数(RC)和输出电流I＝V/(2R)的峰值。在图9中，两个SCDAC40和50如在图8中实现。然而，在图9中，共享的电阻器(具有电阻值2R)用于两个SC DAC40和50。

[0057] 对本领域技术人员而言，通过使用例如以相同方式控制的二进制加权或温度计编码切换的电容器组，将图8和9中示出的1位开关电容器DAC扩展为多位开关电容器DAC是简单的(该实施例中量化器5是多位量化器)。

[0058] 第一40和第二50SCDAC一起产生整体DAC脉冲响应，如图10中所示。通常，开关电容器DAC的第一个40和第二个50的两个放电时间间隔可以任意选择。在图10中，为便于说明它们被示为β3＜α4。然而，在其它实施例中这些参数也可以是使得β3＞α4或β3＝α4。发明人发现，在实践中使β3＝α4通常获得最佳或接近最佳的实施方式。同样，在开关电容器DAC的第一个40和第二个50(使得它们每个从每个采样时刻nT携带一半电荷)中具有相同的电容器尺寸是实用的，如图8和图9中所示，即使原则上电容器尺寸之间的任何其它比例可使用。使电容器尺寸相等也给出了脉冲响应的两部分的相同的放电时间常数。

[0059] 用两相(0和180度)时钟方案可以获得反馈脉冲的以下定时：α3＝0.5，β3＝α4＝1，且β4＝1.5。由于开关电容器DAC的充电将发生于从(n-1+β3)T到(n+α3)T和(n-1+β4)T到(n+α4)T，所以第一开关电容器DAC40像第二开关电容器DAC50将与前采样时刻(n-1)T的数字输出信号的采样成比例的电荷放电一样，将由电荷充电，该电荷与在相同的时间间隔中的采样时刻nT的数字输出信号的采样成比例。

[0060] 采用四相(0，90，180，和270度)时钟方案可以例如获得反馈脉冲的以下定时：α3＝0.25，β3＝α4＝1，和β4＝1.75。由于第一和第二开关电容器DAC40的放电时间间隔之和大于采样间隔T，在第一和第二开关电容器DAC50的放电时间间隔之间会有一些重叠，在这个示例中对所有的n从(n+0.25)T到(n+0.75)T。

[0061] 当第一和第二开关电容器DAC的放电时间间隔不重叠时，例如对上面的两相时钟方案的情况下，串联电阻器可在开关电容器DAC的第一个40和第二个50之间共享，如图9所示。

[0062] 根据一些实施例，无线电接收器电路包括连续时间Δ∑-ADC1。这示意性地示于图11中，其中连续时间Δ∑-ADC1置于无线电接收器电路100中，在模拟信号处理域的域(到Δ∑-ADC1左边的电路)与数字信号处理域(标记为DSP的框)之间。

[0063] 根据一些实施例，集成电路包括连续时间Δ∑-ADC1。这示意性地示于图12中，其中连续时间Δ∑-ADC1置于集成电路(IC)200中。

[0064] 在一些实施例中，无线电通信装置包括连续时间Δ∑-ADC1。例如，无线电通信装置可包括无线电接收器电路，例如无线电接收器电路100和/或集成电路，如集成电路200，其又包括了Δ∑-ADC1。

[0065] 这样的无线电通信装置的非限制性示例是移动电话、无线数据调制解调器、无线电基站。图13以移动电话300和无线电基站400彼此间相互通信的形式示意性示出了无线电通信装置的示例。

[0066] 本发明已在上文中参考具体实施例而描述。然而，在本发明范围之内的不同于以上描述的其它实施例是可能的。例如，如在该详细说明书开始时指出的，包括两个SC DAC作为子组件的DAC可用于不同于上述连续时间Δ∑-ADC的实施例的其它类型的连续时间Δ∑-ADC中。例如，在一些实施例中，连续时间Δ∑-ADC可仅包括单独的DAC(其又包括以相同的输入信号动作并具有共同的输出的两个SCDAC作为子组件)。此外，除了所描述的DAC的类型，其它类型的DAC，例如，使用其它的脉冲持续时间的，也可用在Δ∑-ADC的一些反馈环路中。实施例的不同特征可以与那些描述的不同的组合方式组合。本发明的范围仅由所附专利权利要求书限定。