半导体器件以及用于制造半导体器件的方法

摘要

本发明的实施例涉及半导体器件以及用于制造半导体器件的方法。一种方法包括执行时间多路复用蚀刻处理的步骤，其中时间多路复用蚀刻处理中最后的蚀刻步骤具有第一持续时间。在执行该时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中第二持续时间大于第一持续时间。

权利要求

1.一种用于制造半导体器件的方法，包括：

执行时间多路复用蚀刻处理，其中所述时间多路复用蚀刻处理中的最后的蚀刻步骤具有第一持续时间；以及在执行所述时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中所述第二持续时间大于所述第一持续时间，其中所述时间多路复用蚀刻处理包括：

执行包括对第一材料的表面进行蚀刻的蚀刻步骤；

执行包括在所述第一材料的所述表面之上沉积第二材料的沉积步骤；以及交替地重复所述蚀刻步骤和所述沉积步骤。

2.根据权利要求1所述的用于制造半导体器件的方法，其中所述第一材料包括半导体材料，并且所述第二材料包括聚合物。

3.根据权利要求1所述的用于制造半导体器件的方法，进一步包括：暴露布置在所述第一材料之下的第三材料，其中在所述时间多路复用蚀刻处理和在所述时间多路复用蚀刻处理之后执行的所述蚀刻步骤中的至少一个期间，所述第三材料的蚀刻速率小于所述第一材料的蚀刻速率。

4.根据权利要求3所述的用于制造半导体器件的方法，进一步包括：通过蚀刻步骤和灰化步骤中的至少一个去除所述第三材料。

5.一种用于制造半导体器件的方法，包括：

执行时间多路复用蚀刻处理，其中所述时间多路复用蚀刻处理中的最后的蚀刻步骤具有第一持续时间；以及在执行所述时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中所述第二持续时间大于所述第一持续时间，其中所述时间多路复用蚀刻处理和在所述时间多路复用蚀刻处理之后执行的所述蚀刻步骤中的至少一个包括干法蚀刻步骤。

6.一种用于制造半导体器件的方法，包括：

执行时间多路复用蚀刻处理，其中所述时间多路复用蚀刻处理中的最后的蚀刻步骤具有第一持续时间；以及在执行所述时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中所述第二持续时间大于所述第一持续时间，其中所述时间多路复用蚀刻处理包括多个蚀刻步骤，其中所述时间多路复用蚀刻处理的所述多个蚀刻步骤中的每个步骤具有相应的持续时间，其中所述第二持续时间大于所述相应的持续时间中的每个持续时间。

说明书

半导体器件以及用于制造半导体器件的方法

技术领域

[0001] 本发明涉及半导体器件以及用于制造半导体器件的方法。

背景技术

[0002] 半导体器件可以包括可以被用于感测物理信号的微机械结构。在感测处理期间，微机械结构可以关于该半导体器件的其它组件发生移动。可能期望对半导体器件的性能和质量进行改进。特别地，可能期望避免对半导体器件中所包括的微机械结构造成损坏。

发明内容

[0003] 根据一个方法实施例，该方法包括：执行时间多路复用蚀刻处理，其中该时间多路复用蚀刻处理中最后的蚀刻步骤为第一持续时间；并且在执行该时间多路复用蚀刻处理之后，执行第二持续时间的蚀刻步骤，其中该第二持续时间大于该第一持续时间。

[0004] 根据另一个方法实施例，该方法包括向卡盘（chuck）应用脉冲射频偏置信号，其中该脉冲射频偏置信号的脉冲为第一持续时间；并且向该卡盘应用恒定射频偏置信号，其中该恒定射频偏置信号包括第二持续时间，其中该第二持续时间大于该第一持续时间。

[0005] 根据一个半导体器件的实施例，该半导体器件包括微机械结构以及布置在该微机械结构上的半导体材料。该半导体材料的侧面包括第一区域和第二区域。该第一区域包括起伏。该第二区域是侧面的外围区域并且朝向该微机械结构有所减小。

[0006] 通过阅读以下详细描述并且通过查看附图，本领域技术人员将会认识到另外的特征和优势。

附图说明

[0007] 附图包括于此以提供对各方面的进一步理解并且被结合于该说明书中并且构成其一部分。附图图示了各方面并且连同描述一起用来对各方面的原则进行解释。由于其它方面以及各方面的许多预期优势将通过参考以下描述而被更好地理解，所以它们将轻易地被意识到。附图中的要素并不必相对于彼此依比例进行绘制。同样的附图标记可以指代相对应的类似部分。

[0008] 图1是根据一个实施例的方法的框图。

[0009] 图2是根据另一个实施例的方法的框图。

[0010] 图3示意性图示根据一个实施例的半导体器件的截面图。

[0011] 图4示意性图示根据另一个实施例的半导体器件的截面图。

[0012] 图5A至5G示意性图示了根据一个实施例的用于制造半导体器件的方法的截面图。

具体实施方式

[0013] 在以下详细描述中对构成这里的一部分的附图加以参考，并且附图通过对本发明可以进行实施的具体方面进行图示的方式而被示出。就此而言，诸如“顶部”、“底部”、“前方”、“后方”等的方向性术语可以参考所描述的附图定向来使用。由于所描述器件的组件可以以多种不同定向进行定位，所以该方向性术语是出于说明的目的使用而绝非进行限制。所要理解的是，可以采用其它方面并且可以进行结构或逻辑的变化而并不背离本发明的范围。因此，以下详细描述并非以限制的含义而采用的，并且本发明的范围由所附权利要求所限定。

[0014] 所要理解的是，除非另外明确指出，否则这里所描述的各个示例性方面的特征可以互相结合。

[0015] 如该说明书中所采用的，术语“耦合”和/或“电耦合”并非意在表示元件必须直接耦合在一起。可以在“耦合”或“电耦合”的元件之间提供中间元件。

[0016] 依据本公开的半导体器件可以包括微电子机械系统（MEMS）。MEMS可以包括一个或多个微机械结构，诸如桥、薄膜、悬臂、舌片结构等中的至少一个。例如，MEMS可以被配置为作为麦克风或扬声器进行操作。在另一个示例中，MEMS可以被配置为作为传感器进行操作。传感器可以被配置为感测物理变量，如例如压力、温度、磁场、湿度等。传感器的示例为压力传感器、胎压传感器、气体传感器、湿度传感器等。

[0017] 例如，MEMS可以集成在半导体芯片中。此外，依据本公开的半导体器件可以包括一个或多个并非必然包括传感器的附加半导体芯片。半导体芯片可以为不同类型，可以通过不同技术制造，并且例如可以包括集成的电气、电光学或电机械电路或无源器件（passive）。集成电路例如可以被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源器件。微机械结构嵌入其中的半导体芯片通常可以包括这样的电子电路，其可以用于对微机械结构所生成的信号进行处理。

[0018] 依据本公开的半导体器件无需以例如Si、SiC、SiGe、GaAs等的具体半导体材料制造，并且另外可以包含并非半导体的无机和/或有机材料，如例如分立无源器件、绝缘体、塑料和/或金属。此外，半导体器件可以被包装或解除包装。

[0019] 图1是根据一个实施例的方法100的框图，其包括方法步骤1和2。在方法步骤1，执行时间多路复用蚀刻处理，其中该时间多路复用蚀刻处理中最后的蚀刻步骤具有第一持续时间。在方法步骤2，在执行该时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤。第二持续时间大于第一持续时间。所要注意的是，与方法100相类似的更为详细的方法结合图5A至5G进行描述。所要理解的是，方法100可以包括另外的方法步骤。例如，方法100可以包括结合图5A至5G的方法所描述的一个或多个方法步骤。

[0020] 图2是根据另一个实施例的方法200的框图，其包括方法步骤3和4。在方法步骤3，向卡盘应用脉冲射频偏置信号，其中该脉冲射频偏置信号的脉冲具有第一持续时间。在方法步骤4，向该卡盘应用恒定射频偏置信号，其中该恒定射频偏置信号具有第二持续时间。第二持续时间大于第一持续时间。所要注意的是，与方法100相类似的更为详细的方法结合图5A至5G进行描述。所要理解的是，方法200可以包括另外的方法步骤。例如，方法200可以包括结合图5A至5G的方法所描述的一个或多个方法步骤。

[0021] 注意到，方法200可以特别地结合图1的方法100进行理解。例如，根据方法步骤3向卡盘应用脉冲射频偏置信号可以导致方法步骤1的时间多路复用蚀刻处理。此外，根据方法步骤4向卡盘应用恒定射频偏置信号可以导致方法步骤2的具有第二持续时间的蚀刻步骤。就此而言，方法200的第一和第二持续时间特别分别对应于方法100的第一和第二持续时间。

[0022] 图3示意性示出了根据一个实施例的半导体器件300的截面图。半导体器件300包括微机械结构5。微机械结构5可以连接至半导体器件300的其它组件，这些组件出于简明的原因为并未图示。半导体器件300进一步包括布置在微机械结构5上的半导体材料6。半导体材料6的侧面7包括第一区域8和第二区域9。第一区域8包括起伏（或者波纹形式或扇形扭曲形式）。第二区域9是侧面7的外围区域并且在朝向微机械结构5的方向上有所减小（或下降）。注意到，与器件300相类似的更为详细的半导体器件以及用于制造类似半导体器件的方法结合图5A至5G进行描述。

[0023] 图4示意性图示了根据另一个实施例的半导体器件400的截面图。半导体器件400可以包括例如半导体芯片形式的半导体材料6。半导体材料6可以具有上部主表面，其包括可以由半导体材料6的侧面所定界的开孔（或者沟槽或凹槽或空腔）。该开孔的边缘可以根据半导体器件400的相应使用而具有任意几何形式。例如，开孔的边缘可以为矩形、圆形等。半导体器件400还可以包括微机械结构5，其可以被布置在该开孔之中。例如，微机械结构5可以被用于感测物理信号（参见箭头），该物理信号可以进入开孔并且可以使得微机械结构5发生移动（或偏转）。微机械结构5的动作可以生成指示物理信号的测量信号。
例如，该测量信号可以被转发到另外的半导体芯片（未示出），后者可以被配置为对该测量信号进行评估和/或处理。

[0024] 所要理解的是，半导体器件400可以包括出于简明原因而并未示出的另外组件。例如，半导体器件400可以包括一个或多个电触点而使得可以建立到其它组件的电连接。
这样的电连接例如可以通过接合线、接触垫、焊球等来建立。半导体器件400可以进一步包括可以至少部分封装半导体器件400的封装（或塑模）材料。也就是说，半导体器件400可以是封装的或未封装的。此外，半导体器件400可以包括环氧树脂材料或圆顶封装体（glob top）材料，其可以布置在微机械结构5的上方并且可以被配置为保护微机械结构5免于污损、潮湿、物理损坏等。所要理解的是，这样的保护材料的粘性可以进行选择而使得保持可能对物理信号进行适当测量。

[0025] 图5A至5G示意性图示了根据一个实施例的用于制造半导体器件500（参见图5G）的方法的截面图。半导体器件500可以被视为图3和4的半导体器件300和400的实施方式。半导体器件500的细节因此可同样应用于之前在此所描述的每个半导体器件300和400。此外，图5A至5G中所图示的方法可以被示为图1和2的方法的实施方式。因此，以下所描述的方法的细节可以同样应用于在此之前所描述的每个方法100和200。

[0026] 在图5A中，可以提供要进一步进行处理的半导体器件。注意到，所描述的方法可以包括在提供图5A的半导体器件之前已经执行的另外的方法步骤。例如，可能已经执行了任意的适当处理以便制造以下所描述的一个或多个元件。

[0027] 图5A的半导体器件可以包括半导体材料6，后者具有可以在其上布置掩模层12的主表面11。掩模层12可以包括有机材料（例如，光致抗蚀剂、亚胺等）或无机材料（例如，SiO2等）或者其二者，或者可以由它们进行构造。掩模层12可以具有蚀刻掩模的功能，其中掩模层12的形状可以定义后续要蚀刻到半导体材料6中的开孔的形状。就此而言，在后续执行的蚀刻处理期间，掩模层12的蚀刻率可以小于半导体材料6的蚀速率。这里，材料的蚀刻率可以被定义为材料在蚀刻处理之前的厚度与材料在蚀刻处理之后的厚度之间的差值除以蚀刻时间。

[0028] 材料层13可以布置在半导体材料6的主表面11之下。材料层13可以被配置为在后续执行的蚀刻步骤期间用作蚀刻停止层。因此，在所执行的蚀刻步骤期间，材料层13的蚀刻率可以特别地小于半导体材料6的蚀刻率。微机械结构5可以被布置在材料层13以下。例如，微机械结构5可以对应于麦克风或扬声器的薄膜。通常，微机械结构5可以对应于或者可以包括桥、薄膜、悬臂、舌片结构等中的至少一种。微机械结构5的侧部（或末端）可以通过悬挂元件14A、14B进行悬挂，上述悬挂元件14A、14B可以布置在微机械结构5和半导体材料6之间。半导体器件可以进一步包括可布置在微机械结构5之下的空腔（或中空空间）15。该半导体器件可以布置在卡盘16上，后者可以被配置为安装半导体器件以便进行处理。卡盘16可以包括电连接至功率（或电压）供应（未图示）的电极。所要注意的是，术语“卡盘”和“卡盘电极”在下文中可以作为同义词使用。

[0029] 在执行以下所描述的方法步骤的同时，图5A的半导体器件可以被布置在等离子腔室（未图示）中。该等离子腔室可以包括用于对可应用于卡盘16的各种功率信号（或电压信号）进行监视和调节的电路。例如，可能向卡盘16应用可以被称作“射频卡盘功率”的恒定射频偏置信号。该射频偏置信号可以具有范围从例如大约1MHz到大约50MHz的任意射频，例如大约13MHz的频率，特别是大约13.56MHz的频率。该恒定射频偏置信号可以被分为多个部分（或脉冲串（burst）），它们可以以从大约例如50kHz到大约例如150kHz的频率出现，特别是大约例如100kHz。即使射频偏置信号因此在严格意义上而言并非是恒定的，其也可以在这里被称作恒定射频偏置信号。特别地，如随后将要描述的，恒定射频偏置信号可以被配置为在等离子中生成DC电压，上述等离子可以被配置为使得等离子粒子朝向半导体材料6进行加速。

[0030] 此外，可能向卡盘16应用脉冲射频偏置信号。这里，脉冲射频偏置信号可以在预定时间间隔内分别交替地激活和非激活。例如，脉冲射频偏置信号可以在从大约0.5秒到大约10秒、或者更具体地从大约1秒到大约5秒、或者甚至更为具体的从大约1秒到大约3秒的时间间隔内处于激活阶段。在这样的激活时间间隔之间，脉冲射频偏置信号可以在类似持续时间的时间间隔期间处于非激活阶段。特别地，脉冲射频偏置信号的频率可以取决于所要蚀刻的开孔的深度以及为了蚀刻出开孔所要执行的（多个）所期望蚀刻步骤的数量。

[0031] 在图5B中，可以部分被掩模层12所保护的半导体材料6可以通过例如等离子蚀刻处理的干法蚀刻处理进行蚀刻。掩模层12可以使得半导体材料6的选定区域得以暴露而使得可以使用反应气体等离子对半导体材料6进行处理，该反应气体等离子可以在所暴露的位置对半导体材料6进行蚀刻。可以通过对等离子腔室内的气体混合物进行电离以获得可以与目标材料进行反应的离子来执行等离子蚀刻。所采用气体的电离可以使用射频激励来执行，例如通过向感应线圈应用射频功率。所使用的等离子源（或蚀刻组分）可以包括放电（离子）和/或中性（原子和原子团）粒子。所要注意的是，如这里所使用的术语“等离子蚀刻”可以指代采用等离子的任意蚀刻处理，例如反应离子蚀刻、深度反应离子蚀刻、离子束蚀刻等。针对所要蚀刻的硅半导体材料的具体情形，蚀刻例如可以基于六氟化硫（SF6）等离子化学蚀刻。

[0032] 脉冲射频偏置信号可以被应用于卡盘16，其中图5B图示了其中脉冲射频偏置信号可以处于预定持续时间的激活阶段的第一阶段，该预定持续时间例如从大约0.5秒到大约10秒，或者更具体地从大约1秒到大约5秒，或者甚至更为具体的从大约1秒到大约3秒（见上文）。所应用的射频卡盘功率可以在卡盘16上引发自发DC偏置，这会使得等离子的粒子朝向半导体材料6进行加速而使得该粒子可以在基本上垂直的方向（见箭头）上侵蚀半导体材料6。等离子可以从所要蚀刻的半导体材料6的元素与等离子所生成的反应组分之间的化学反应而产生易失性蚀刻产品。如果期望半导体材料6的高蚀刻率，则可以对卡盘16应用高的射频卡盘功率。

[0033] 在图5C中，脉冲射频偏置信号可以处于预定持续时间的非激活阶段，该预定持续时间例如从大约0.5秒到大约10秒，或者更具体地从大约1秒到大约5秒，或者甚至更为具体的从大约1秒到大约3秒（见上文）。在这样的第二（非激活）阶段期间，钝化层17可以被沉积在半导体材料6上方，由此覆盖已经在图5B的第一（激活）阶段期间所蚀刻的凹槽的侧壁和底部。特别地，钝化层17可以被配置为在后续执行的蚀刻处理期间对凹槽侧壁进行保护。例如，钝化层17可以对应于或可以包括聚合物。针对所要蚀刻的硅半导体材料的具体情形，钝化层17的沉积例如可以基于八氟环丁烷（C4F8）聚合物沉积化学过程。

[0034] 在图5D中，可以执行与图5B的蚀刻步骤相类似的另外的蚀刻步骤。因此，结合图5B所进行的评论也适用于图5D。首先，钝化层17对整个半导体材料6的表面进行保护而免于进一步的化学侵蚀并且可以防止进一步的蚀刻。然而，在后续蚀刻阶段期间，轰击半导体材料6的有向粒子可以侵蚀在凹槽底部的钝化层17而并非沿侧壁进行侵蚀。它们可以与钝化层17发生冲突并且溅射掉钝化层17，将半导体材料6暴露于化学蚀刻剂而使得半导体材料6进一步被蚀刻。

[0035] 第一阶段的蚀刻步骤（见图5B和5D）以及第二阶段的沉积步骤（见图5C）可以交替重复多次而使得在凹槽底部进行多次蚀刻步骤。这里，使得第一和第二阶段交替产生了脉冲射频偏置信号的脉动。该周期性的交替过程可以被称作“时间多路复用蚀刻处理”或“时间调制蚀刻处理”或“时间脉冲蚀刻处理”。时间多路复用蚀刻处理的示例是波希（Bosch）处理。应用时间多路复用蚀刻处理会导致蚀刻沟槽侧壁的起伏（或者波状形态或波纹形状或扇形扭曲形状）。每个起伏或波纹可能是一次蚀刻步骤和后续沉积步骤的结果，反之亦然。例如，第一和第二阶段的方法步骤可以被重复大约10次至大约100次，其中起伏的幅度u可以处于大约20纳米到大约500纳米的范围之内。所要注意的是，起伏的幅度u以及所蚀刻凹槽的深度取决于第一和第二阶段的方法步骤的重复次数。此外，起伏的幅度u可以取决于应用于卡盘16的脉冲射频偏置信号的脉冲持续时间。特别地，起伏的幅度u可以随着第一和第二阶段分别增加的持续时间而增加。

[0036] 在图5E中，沟槽的侧壁包括所描述的由之前执行的时间多路复用蚀刻处理所产生的起伏u。时间多路复用蚀刻处理最后的沉积步骤可能已经被执行而使得钝化层17被再次沉积在沟槽的侧壁和底部上。已经在时间多路复用蚀刻处理期间应用于卡盘16的周期性的脉冲射频偏置信号现在可以被切换至应用于卡盘16的恒定射频偏置信号。换句话说，应用于保持半导体材料6的卡盘16的射频偏置信号可以在半导体材料6被完全蚀刻并且底层材料层13被暴露之前从脉冲模式切换至稳定状态（恒定）模式。实践中，时间多路复用蚀刻步骤的所期望迭代的次数可以根据所要蚀刻的沟槽的所期望深度预先确定。随后可以开始时间多路复用蚀刻处理，并且在已经执行了预定数量的蚀刻步骤之后，脉冲射频偏置信号可以被切换至恒定射频偏置信号。

[0037] 由于切换至应用于卡盘16的恒定射频偏置信号的稳定状态模式，所以可以执行可以使得材料层13暴露出来的连续且稳定的蚀刻步骤。注意，后续沉积另外的钝化层的步骤被省略。在图5E中所执行的蚀刻步骤同样可以是干法蚀刻步骤，特别是等离子蚀刻步骤。在稳定状态蚀刻期间，钝化层17可以在沟槽底部被蚀刻并去除直至暴露出材料层13。这里，材料层13可以首先在沟槽底部的中间被暴露并且随后可以继续以在至沟槽底部的外部区域的方向上进行暴露。图5F图示了执行稳定状态蚀刻处理之后的半导体器件。由于基于恒定射频偏置信号的稳定状态蚀刻，可以在沟槽侧面上制造出第二外围区域9，其中该第二外围区域9可以在朝向材料层13和微机械结构5的方向上有所减小（或下降）。

[0038] 在时间多路复用蚀刻处理期间的脉冲射频偏置信号的最后脉冲的持续时间可以小于应用恒定射频偏置信号的持续时间。换句话说，时间多路复用蚀刻处理的最后蚀刻步骤的持续时间可以小于应用恒定射频偏置信号期间所执行的时刻步骤的持续时间。因此，第二区域9所减小d可以大于第一区域8最后的起伏u。在一个示例中，稳定状态蚀刻处理的持续时间甚至可以大于时间多路复用蚀刻处理期间的蚀刻步骤的每个相应持续时间。在这种情况下，第二区域9所减小d可以大于第一区域8的每个起伏。例如，与恒定射频偏置信号相关联的稳定状态蚀刻处理的持续时间可以特别地大于或等于3秒、4秒、5秒、6秒或7秒。特别地，可以选择稳定状态蚀刻处理的持续时间而使得悬挂元件14A、14B并不被蚀刻处理所损坏。

[0039] 在图5G中，可以通过应用适当技术而移除掩模层12和材料层13。此外，可以从卡盘16移除半导体器件。例如，可以通过应用蚀刻步骤和灰化步骤中的至少一种来去除材料层13。在去除材料层13之后，可以就已经形成了半导体材料6的侧壁所定界的开孔。这里，开孔的侧面可以基本上垂直于微机械结构5进行布置。微机械结构5可以被布置在所制造的开孔中并且可以悬挂在悬挂元件14A、14B之间。微机械结构5例如可响应于所要测量的物理信号而在基本上垂直于沟槽侧面的方向进行移动。

[0040] 由于在停止时间多路复用蚀刻处理之后所执行的最后蚀刻步骤，第二区域9可以贯穿整个第二区域9都减小，即第二区域9可以在其整个范围上单调（或严格单调）减小。第二区域9可以对应于或者可以包括平面和凸面中的至少一种。半导体材料6的侧面可以在开孔底部具有凹角剖面。

[0041] 图5A至5G的方法可以与并不包括依据本公开而切换至稳定状态的单纯时间多路复用蚀刻处理进行比较。当执行单纯的时间多路复用蚀刻处理时，会在蚀刻开孔的底部出现锐利边缘。与之相比，由于依据本公开而切换至稳定状态模式，平滑的第二区域9可以尤其没有锐角部分并且可以避免在开孔底部形成锐利边缘。因此，在微机械结构5的活动期间将不会在微机械结构5和锐利边缘之间发生物理接触从而可以避免微机械结构5的损坏或破坏。

[0042] 所要理解的是，所描述的图5A至5G的方法可以包括另外的方法步骤。例如，半导体器件500可以被封装，或者可以在微机械结构5上布置保护层，或者半导体器件500可以连接至一个或多个组件等。

[0043] 虽然已经仅关于若干实施方式之一对本发明的特定特征或方面进行了公开，但是如可以期望并且对于任意给定或特定应用而言有利的，这样的特征或方面可以与其它实施方式的一个或多个其它特征或方面相结合。此外，就在具体实施方式或权利要求书中所使用的术语“包括”、“拥有”、“具有”或者其变化形式的程度而言，这样的术语意在与术语“包含”相类似的方式而是包含性的。而且，术语“示意性”仅意在作为示例而非最佳或最优的。还要意识到的是，这里所描述的特征和/或要素是处于简单且便于理解的目的而相对于彼此利用特定尺寸进行图示，并且实际尺寸可能与这里所图示的实质上有所不同。

[0044] 虽然在此已经对具体实施例进行了说明和描述，但是本领域技术人员将要意识到的是，在并不背离本发明的范围的前提下，可以用各种替换和/或等同实施方式来替换所示出并描述的具体方面。本申请意在覆盖这里所讨论的具体方面的任意调适或变化形式。因此，本发明意在仅由权利要求及其等同形式所限定。