本发明公开了一种半导体功率器件的制作方法，首先提供一半导体基底，其上形成有一外延层及一硬掩膜层；于硬掩膜层中形成一开口；于开口形成一侧壁子；经由开口刻蚀外延层，形成第一沟槽；再沉积一掺质来源层；再将掺质来源层的掺杂物驱入到所述外延层中，于第一沟槽内形成一掺杂区，包括接近表面的第一区域及较深入外延层的第二区域；去除掺质来源层及侧壁子，显露出第一沟槽上缘的转角部位；于第一沟槽中填满一牺牲层；再进行干刻蚀去除全部的牺牲层以及第一区域内的所述外延层，形成第二沟槽。
1.一种半导体功率器件的制作方法，其特征在于，包含：提供一半导体基底；
于所述第一沟槽的内壁、所述侧壁子表面及所述硬掩膜层的上表面，共形地沉积一掺质来源层；
进行一高温扩散工艺，将所述掺质来源层的掺杂物驱入到所述外延层中，如此于所述第一沟槽内形成一掺杂区，包括接近所述第一沟槽表面的一第一区域以及较深入所述外延层的一第二区域；
去除所述掺质来源层及所述侧壁子，显露出所述第一沟槽上缘的转角部位；
进行一干刻蚀工艺，以所述硬掩膜层作为刻蚀硬掩膜，刻蚀去除全部的所述牺牲层以及至少刻蚀去除所述第一区域内的所述外延层，形成一第二沟槽。
2.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，在形成所述第二沟槽后，另包含有：于所述第二沟槽中填入一硅氧层；
3.根据权利要求2所述的半导体功率器件的制作方法，其特征在于，在形成所述栅极后，另包含有：进行一离子注入工艺，于所述外延层中形成至少一离子井；以及于所述离子井中形成一源极掺杂区。
4.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，所述掺质来源层包含硼掺杂硅玻璃(BSG)或磷掺杂硅玻璃(PSG)。
5.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，所述第一区域的掺杂浓度高于所述第二区域的掺杂浓度。
6.根据权利要求5所述的半导体功率器件的制作方法，其特征在于，所述第一区域的掺杂浓度介于1×1017atoms/cm3至1×1019atoms/cm3之间，而所述第二区域的掺杂浓度为1×
7.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，所述第一沟槽的宽度小于所述开口的宽度，而所述第一沟槽的深度小于所述外延层的厚度。
8.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，所述第二沟槽的宽度等于所述开口的宽度。
9.根据权利要求8所述的半导体功率器件的制作方法，其特征在于，所述第二沟槽的深度大于所述第一沟槽的深度。
10.根据权利要求8所述的半导体功率器件的制作方法，其特征在于，所述第二沟槽的深度大于或等于所述外延层的厚度。
11.根据权利要求1所述的半导体功率器件的制作方法，其特征在于，所述半导体基底为N型重掺杂半导体基底，作为所述半导体功率器件的漏极。
12.根据权利要求11所述的半导体功率器件的制作方法，其特征在于，所述外延层为N型外延硅层，所述掺杂区为P型。
13.根据权利要求11所述的半导体功率器件的制作方法，其特征在于，所述外延层为P型外延硅层，所述掺杂区为N型。
14.根据权利要求1所述的半导体功率器件的制作方法，其中所述牺牲层为多晶硅。
半导体功率器件的制作方法
技术领域
[0001] 本发明涉及一种半导体功率器件的制作方法，尤其涉及一种具有超结(super junction)结构的半导体功率器件(例如功率晶体管)的制作方法。
背景技术
[0002] 已知，在功率器件中，其基底的设计通常为P型与N型半导体交替设置，因此在基底中会存在有多个垂直于基底表面的PN结，且该些PN结是互相平行的，又称为超结结构，此种结构具有耐压、低阻抗的优点。
[0003] 其中的一种超结结构是利用刻蚀出深沟渠并填入相反于基底导电性的掺杂层，再利用后续高温扩散工艺将掺杂层的掺杂物驱入，以形成PN交替的超结结构，其具有工艺上简化以及低成本的优点。然而这种技术仍有技术问题需要克服，例如，掺杂物驱入后的表面浓度过高，导致载子浓度分布不均匀的问题。
发明内容
[0004] 因此本发明的目的即在于提供一种改良的半导体功率器件的制作方法，其利用二次沟渠刻蚀工艺来去除高浓度的沟渠侧壁，以提升超结功率器件的电性及良率。
[0005] 为达到上述目的，本发明提出了一种半导体功率器件的制作方法，首先提供一半导体基底；于所述半导体基底上形成一外延层；于所述外延层表面形成一硬掩膜层；于所述硬掩膜层中形成至少一第一开口；于所述第一开口的侧壁上形成一侧壁子；经由所述第一开口刻蚀所述外延层，形成至少一第一沟槽；于所述第一沟槽的内壁、所述侧壁子表面及所述硬掩膜层的上表面，沉积一掺质来源层；进行一高温扩散工艺，将所述掺杂层的掺杂物驱入到所述外延层中，如此于所述第一沟槽内形成一掺杂区，包括接近所述第一沟槽表面的一第一区域以及较深入所述外延层的一第二区域；去除所述掺质来源层及所述侧壁子，显露出所述第一沟槽上缘的转角部位；于所述第一沟槽中填满一牺牲层；以及进行一干刻蚀工艺，以所述硬掩膜层作为刻蚀硬掩膜，刻蚀去除全部的所述牺牲层以及至少刻蚀去除所述第一区域内的所述外延层，形成一第二沟槽。
[0006] 为让本发明的上述目的、特征及优点能更为明显易懂，下文中特举优选实施方式并配合附图作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
[0007] 图1至图10为依据本发明一实施例所绘示的沟渠式功率晶体管器件的制造方法示意图。
[0008] 其中，附图标记说明如下：
[0009] 10 半导体基底 122a 转角部位
[0010] 11 外延层 130 离子井
[0011] 12 硬掩膜层 132 源极掺杂区
[0012] 13 牺牲层 210 掺杂区
[0013] 22 栅极氧化层 211 第一区域
[0014] 24 栅极 212 第二区域
[0015] 30 层间介电层 222 沟槽
[0016] 32 阻障层 226 硅氧层
[0017] 34 金属层 230 接触洞
[0018] 34a 接触件 420 侧壁子
[0019] 112 开口 460 掺质来源层
[0020] 122 沟槽
具体实施方式
[0021] 请参阅图1至图10，其为依据本发明一实施例所绘示的沟渠式功率晶体管器件的制造方法示意图。首先，如图1所示，提供一半导体基底10，其具有第一电性，例如N型重掺杂的硅晶圆，其可作为晶体管器件的漏极(drain)。再利用一外延工艺于半导体基底10上形成一外延层11，例如N型外延硅层或P型外延硅层。
[0022] 如图2所示，接着，在外延层11表面形成一硬掩膜层12，如氮化硅层。然后利用光刻、刻蚀等工艺，于硬掩膜层12中形成开口112，例如直线形的开口，具有宽度W2。然后，于开口112的侧壁上形成侧壁子420，如硅氧侧壁子，其具有一宽度d(指底部厚度)。根据本发明实施例，宽度d可以是约为0.5微米，但不限于此。
[0023] 如图3所示，利用干刻蚀工艺，经由硬掩膜层12中的开口112，干刻蚀外延层11至一深度H1，形成沟槽122，其中，沟槽122的宽度W1小于开口112的宽度W2，而深度H1小于外延层11的厚度。
[0024] 如图4所示，在沟槽122的内壁、侧壁子420表面及硬掩膜层12的上表面，沉积一掺质来源层(dopant source layer)460，例如硼掺杂硅玻璃(BSG)或磷掺杂硅玻璃(PSG)。根据本发明实施例，掺质来源层460的电性与外延层11的电性相反，举例来说，若外延层11为N型，掺质来源层460为P型掺杂，若外延层11为P型，掺质来源层460为N型掺杂。随后，进行一高温扩散工艺，将掺质来源层460的掺杂物驱入到外延层11中，形成PN交替的超结结构。
[0025] 此时，扩散进入到外延层11的掺杂区210包括接近沟槽122表面的第一区域211以及较深入外延层11的第二区域212，其中，第一区域211的掺杂浓度高于第二区域212的掺杂浓度。例如，第一区域211的掺杂浓度约介于1×1017atoms/cm3至1×1019atoms/cm3之间，而第二区域212的掺杂浓度约为1×1016atoms/cm3，但不限于上述浓度范围。根据本发明实施例，第一区域211的宽度约略等于侧壁子420的宽度d。
[0026] 如图5所示，刻蚀去除掺质来源层460以及侧壁子420，以显露出部分的沟槽122上缘的转角部位122a。接着于沟槽122中填满一牺牲层13，例如一多晶硅层。
[0027] 如图6所示，接着进行干刻蚀工艺，以硬掩膜层12作为刻蚀硬掩膜，刻蚀去除全部的牺牲层13以及至少刻蚀去除在第一区域211内的外延层11，形成沟槽222，其中，沟槽222的宽度约略等于开口112的宽度W2，而沟槽222的深度H2大于沟槽122的深度H1，且深度H2可以大于或约略等于外延层11的厚度。需注意，若外延层11为N型，上述沟槽222刻蚀的深度可以选择性地贯穿或不贯穿外延层11，若外延层11为P型的话，则沟槽222蚀刻的深度必须贯穿外延层11。
[0028] 如图7所示，沉积一硅氧层226，使硅氧层226填满沟槽222。在沉积硅氧层226之前，还可以先进行氧化工艺，在沟槽222表面形成一牺牲氧化层(未示于图中)，再以刻蚀方式去除掉所述牺牲氧化层。接着，可以利用化学机械抛光(CMP)工艺，将硬掩膜层12表面上的硅氧层226研磨掉，再回蚀刻沟槽222内部分厚度的硅氧层226，使硅氧层226的上表面低于硬掩膜层12表面。
[0029] 如图8所示，去除硬掩膜层12，显露出外延层11的上表面。接着，于外延层11的上表面形成栅极氧化层22以及栅极24。根据本发明实施例，栅极24可以是多晶硅栅极。再进行一离子注入工艺，于两栅极24之间的外延层11中注入具有第二电性(如P型)的掺质，形成离子井130。后续可以进行热驱入(thermal drive-in)工艺。
[0030] 如图9所示，利用光刻胶及光刻工艺界定出源极掺杂区域，然后，施以离子注入，将第一电性(如N型)的掺质注入离子井130，形成源极掺杂区132。后续可以进行热驱入工艺。
[0031] 最后，如图10所示，进行接触洞及金属化工艺，包括形成层间介电层30，于层间介电层30中刻蚀出接触洞230，接触洞230显露出部分的离子井130、源极掺杂区132，以及硅氧层226。沉积阻障层32及金属层34，并使金属层34填满接触洞230，构成接触件34a、接触离子井130以及源极掺杂区132。
[0032] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
