本发明公开了一种应用于无源UHFRFID标签芯片的低功耗基准电路，由正温度系数电流电路、负温度系数电流电路和基准电压输出电路组成，所述正温度系数电流电路用于产生正温度系数电流I+；所述负温度系数电流产生电路用于产生负温度系数电流I-；所述基准电压输出电路产生一个零温度系数的电压Vref。本发明具有能自启动、无差分运放、工作电压较低、功耗低的优点。
1.一种应用于无源UHFRFID标签芯片的低功耗基准电路，其特征在于，由正温度系数电流电路、负温度系数电流产生电路和基准电压输出电路组成，
所述正温度系数电流电路由第一PMOS管(101)、第二PMOS管(102)、第一NMOS管(103)、第二NMOS管(104)和第一电阻(105)组成，用于产生正温度系数电流I+；
所述负温度系数电流产生电路，由第三PMOS管(106)、第五PMOS管(108)、第二NMOS管(104)、第三NMOS管(110)和第二电阻(111)组成，用于产生负温度系数电流I-；
所述基准电压输出电路，由第四PMOS管(107)、第六PMOS管(109)、第七PMOS管(112)和第三电阻(113)组成，其中第七PMOS管(112)分别与正温度系数电流电路中的第一PMOS管(101)、第二PMOS管(102)构成一组单管电流镜，并在由第七PMOS管(112)构成的一路电流镜上复制一路正温度系数电流I+；第四PMOS管(107)、第六PMOS管(109)则与负温度系数电流产生电路中的第三PMOS管(106)、第五PMOS管(108)构成一组共源共栅电流镜，并在由第四PMOS管(107)与第六PMOS管(109)构成的一路电流镜上复制一路负温度系数的电流I-；第三电阻(113)则承载这两路电流的代数叠加为：I++I-，并且在其上产生一个零温度系数的电压Vref：其中，n(＝1+Cd/Cox)表示亚阈值斜率，VT＝(kBT/q)表示热电压，K103表示第一NMOS管(103)的宽长比，K104表示第二NMOS管(104)的宽长比，R105表示第一电阻(105)的阻值，R111表示第二电阻(111)的阻值，VGS104表示第二NMOS管(104)的栅源电压，α为单管电流镜中的第七PMOS管(112)与第一PMOS管(101)或第二PMOS管(102)的尺寸之比，β为第四PMOS管(107)与第三PMOS管(106)、或第六PMOS管(109)与第五PMOS管(108)的尺寸之比。
2.根据权利要求1所述的应用于无源UHFRFID标签芯片的低功耗基准电路，其特征在于，所述正温度系数电流电路中各元件的连接关系为：第一PMOS管(101)与第二PMOS管(102)栅极相互连接并连接到第一PMOS管(101)的漏极以及基准电压输出电路中第七PMOS管(112)的栅极，第一PMOS管(101)和第二PMOS管(102)组成自偏置单管电流镜，第一PMOS管(101)的漏极连接到第一NMOS管(103)的漏极，并为第一NMOS管(103)提供偏置电流；第二PMOS管(102)的漏极连接至第二NMOS管(104)的漏极，且另连接到负温度系数电流产生电路中的第三NMOS管(110)的栅极，分别给第二NMOS管(104)提供偏置电流以及给负温度系数电流产生电路中的第三NMOS管(110)提供偏置电压；
第一NMOS管(103)与第二NMOS管(104)栅极相连，并且均与负温度系数电流产生电路中的第二电阻(111)的一端相连接，且第一NMOS管(103)与第二NMOS管(104)的源极均与地相连接，第二NMOS管(104)的栅源电压VGS104与第一NMOS管(103)的栅源电压VGS103之差加载在第一电阻(105)上，产生正温度系数电流I+，然后第一PMOS管(101)和第二PMOS管(102)将产生的正温度系数电流I+，通过与基准电压输出电路中的一个PMOS管(112)组成电流镜，复制到输出端。
3.根据权利要求1所述的应用于无源UHFRFID标签芯片的低功耗基准电路，其特征在于，所述负温度系数电流产生电路中各元件的连接关系为：第三PMOS管(106)的栅极连接到第三NMOS管(110)的漏极，第三NMOS管(110)连接到第五PMOS管(108)的源极；第五PMOS管(108)的栅极连接到第三NMOS管(110)的源极，第五PMOS管(108)的漏极连接到第三NMOS管(110)的漏极；第三PMOS管(106)与第五PMOS管(108)构成共源共栅连接方式，而且第三NMOS管(110)的漏极电压分别为第三PMOS管(106)和第五PMOS管(108)提供偏置电压；第三NMOS管(110)的栅极连接到正温度系数电流电路中的第二PMOS管(102)的漏极和第二NMOS管(104)的漏极，第三NMOS管(110)的源极连接着第二NMOS管(104)的栅极和第二电阻(111)的一端。
4.根据权利要求1所述的应用于无源UHFRFID标签芯片的低功耗基准电路，其特征在于，所述基准电压输出电路中各元件的连接关系为：第七PMOS管(112)的栅极与第一PMOS管(101)和第二PMOS管(102)的栅极相连，构成电流镜电路，并将α*I+电流复制到输出端，第七PMOS管(112)的漏极连接第六PMOS管(109)的漏极以及第三电阻(113)的一端；
第四PMOS管(107)的栅极连接到第三PMOS管(106)的栅极，第六PMOS管(109)的栅极连接至第五PMOS管(108)的栅极，第三PMOS管(106)、第四PMOS管(107)、第五PMOS管(108)和第六PMOS管(109)构成共源共栅电流镜电路，并将β*I-电流复制到输出端，第四PMOS管(107)的漏极连接到第六PMOS管(109)的源极，第六PMOS管(109)的漏极连接到第三电阻(113)上。
一种应用于无源UHFRFID标签芯片的低功耗基准电路
技术领域
[0001] 本发明属于模拟集成电路技术领域，涉及到一种能自启动、工作电压低、功耗低的基准电压产生电路，可用于无源UHFRFID标签芯片中。
背景技术
[0002] 随着物联网技术的兴起，射频识别(RFID)技术也随之迅速发展。其中超高频无源标签芯片以其准确性高、存储量大、可重复利用、非接触读写、安全性强、可同时识别多个对象等优点也越来越受市场的青睐。在某些应用场合，由于要求标签芯片识别距离远的硬性指标，低功耗设计成了不可避免的选择，这样基于亚阈值工作状态的基准源电路得到应用。
[0003] 无源射频识别(RFID)系统主要由读卡器、天线以及标签芯片三部分组成。对于标签芯片又主要包括四个主要模块：模拟(射频)前端电路、数字基带、一些控制模块和非易失性存储器。其中，基准电路属于模拟前端模块，它的作用是给芯片提供一个稳定的，不受工艺、温度以及供电电压影响的参考电压。现有的基准源电路可以根据不同标准分为不同的类型，比如帯差分运放的和不带差分运放的，BJT实现的和MOS管实现的，工作较电压较高的(>1V)和工作电压较低的(<1V)，再或者是有启动电路的和能自启动的等等。由于无源超高频标签芯片特定的应用环境，对芯片低功耗，工作电压低提出了明确的要求，同时为了节省成本，芯片面积也做了明确限制。鉴于此，传统的帯运放、BJT实现、工作电压较高以及附有额外启动电路的基准电路不再适用，急需一种工作电压低、功耗低、面积尽可能小的基准电路。
发明内容
[0004] 针对上述已有技术存在的不足，本发明提出一种能自启动、无差分运放、工作电压较低、功耗低，应用于无源UHFRFID标签芯片的低功耗基准电路。
[0005] 为实现上述目的，本发明的技术方案是：
[0006] 一种应用于无源UHFRFID标签芯片的低功耗基准电路，由正温度系数电流电路、负温度系数电流产生电路和基准电压输出电路组成，
[0007] 所述正温度系数电流电路由第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一电阻组成，用于产生正温度系数电流I+；
[0008] 所述负温度系数电流产生电路，由第三PMOS管、第五PMOS管、第二NMOS管、第三NMOS管和第二电阻组成，用于产生负温度系数电流I-；
[0009] 所述基准电压输出电路，由第四PMOS管、第六PMOS管、第七PMOS管和第三电阻组成，其中第七PMOS管分别与正温度系数电流电路中的第一PMOS管、第二PMOS管构成一组单管电流镜，并在由第七PMOS管构成的一路电流镜上复制一路正温度系数电流I-；第四PMOS管、第六PMOS管则与负温度系数电流产生电路中的第三PMOS管、第五PMOS管构成一组共源共栅电流镜，并在由第四PMOS管和第六PMOS管构成的一路电流镜上复制一路负温度系数的电流；第三电阻则承载这两路电流的代数叠加：I++I-，并且在其上产生一个零温度系数的电压Vref：
[0010]
[0011] 其中n(＝1+Cd/Cox)表示亚阈值斜率，VT＝(kBT/q)表示热电压，K103表示第一NMOS管的宽长比，K104表示第二NMOS管的宽长比，R105表示第一电阻的阻值，R111表示第二电阻的阻值，VGS104表示第二NMOS管的栅源电压，α为单管电流镜中的第七PMOS管与第一PMOS管或第二PMOS管的尺寸之比，β为cascode电流镜中的第四PMOS管与第三PMOS、或第六PMOS管与第五PMOS管的尺寸之比。
[0012] 所述正温度系数电流电路中各元件的连接关系为：第一PMOS管与第二PMOS管栅极相互连接并连接到第一PMOS管的漏极以及基准电压输出电路中第七PMOS管的栅极，第一PMOS管和第二PMOS管组成自偏置单管电流镜，第一PMOS管的漏极连接到第一NMOS管的漏极，并为第一NMOS管提供偏置电流；第二PMOS管的漏极连接至第二NMOS管的漏极，且另连接到负温度系数电流产生电路中的第三NMOS管的栅极，分别给第二NMOS管提供偏置电流以及给负温度系数电流产生电路中的第三NMOS管提供偏置电压；
[0013] 第一NMOS管与第二NMOS管栅极相连，并且均与负温度系数电流产生电路中的第二电阻的一端相连接，且第一NMOS管与第二NMOS管的源极均与地相连接，第二NMOS管的栅源电压VGS104与第一NMOS管的栅源电压VGS103之差加载在第一电阻上，产生正温度系数电流I+，然后第一PMOS管和第二PMOS管将产生的正温度系数电流I+，通过与基准电压输出电路中的一个PMOS管组成电流镜，复制到输出端。
[0014] 所述负温度系数电流产生电路中各元件的连接关系为：第三PMOS管的栅极连接到第三NMOS管的漏极，第三NMOS管连接到第五PMOS管的源极；第五PMOS管的栅极连接到第三NMOS管的源极，第五PMOS管的漏极连接到第三NMOS管的漏极；第三PMOS管与第五PMOS管构成共源共栅连接方式，而且第三NMOS管的漏极电压分别为第三PMOS管和第五PMOS管提供偏置电压；第三NMOS管的栅极连接到正温度系数电流电路中的第二PMOS管的漏极和第二NMOS管的漏极，第三NMOS管的源极连接着第二NMOS管的栅极和第二电阻的一端。
[0015] 所述基准电压输出电路中各元件的连接关系为：第七PMOS管的栅极与第一PMOS管和第二PMOS管的栅极相连，构成电流镜电路，并将α*I+电流复制到输出端，第七PMOS管的漏极连接第六PMOS管的漏极以及第三电阻的一端；第四PMOS管的栅极连接到第三PMOS管的栅极，第六PMOS管的栅极连接至第五PMOS管的栅极，第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管构成共源共栅电流镜电路，并将β*I-电流复制到输出端，第四PMOS管的漏极连接到第六PMOS管的源极，第六PMOS管的漏极连接到第三电阻上。
[0016] 本发明与现有技术相比，具有如下的优点：
[0017] 1)本发明的电路降低了基准电路的功耗和工作电压，提高了标签芯片的性能；
[0018] 2)本发明用工作在亚阈值状态的MOS管替代了面积较大的三极管(BJT)，同时省去了启动电路和运放，节省了标签芯片的面积，降低了标签芯片的成本；
[0019] 3)本发明用一个单管NMOS管代替了传统的差分运放，同样有提高基准电路电压抑制比(PSRR)的作用。附图说明：
[0020] 图1为本发明的基准电路图。
[0021] 图中标号说明：101、第一PMOS管；102、第二PMOS管；106、第三PMOS管；107、第四PMOS管；108、第五PMOS管；109、第六PMOS管；112、第七PMOS管；103、第一NMOS管；104、第二NMOS管；110、第三NMOS管；105、第一电阻；111、第二电阻；113、第三电阻。
具体实施方式
[0022] 下面结合附图和具体实施例对本发明进行详细描述。
[0023] 参照图1所示，本发明包括正温度系数电路、负温度系数电路，以及基准电压输出电路三个部分，其中的一些元器件在这三个部分中被重复利用，详细连接关系如下所描述：
[0024] 正温度系数电流电路(即PTAT电路)：由第一PMOS管101、第二PMOS管102、第一NMOS管103、第二NMOS管104和第一电阻105组成；第一PMOS管101与第二PMOS管102栅极相互连接并连接到第一PMOS管101的漏极以及基准电压输出电路中第七PMOS管112的栅极，第一PMOS管101和第二PMOS管102组成自偏置单管电流镜，第一PMOS管101的漏极连接到第一NMOS管103的漏极，并为第一NMOS管103提供偏置电流，第二PMOS管102的漏极连接至第二NMOS管104的漏极，且另连接到负温度系数电流产生电路中的第三NMOS管110的栅极，分别给第二NMOS管104提供偏置电流以及给负温度系数电流产生电路中的第三NMOS管110提供偏置电压。
[0025] 第一NMOS管103与第二NMOS管104栅极相连，并且均与负温度系数电流产生电路中的第二电阻111的一端相连接，且第一NMOS管103与第二NMOS管104的源极均与地相连接。除此之外，同时它们的衬底跟源极相连，以避免衬底效应的发生。第二NMOS管104的栅源电压VGS104与第一NMOS管103的栅源电压VGS103之差加载在第一电阻105上，产生正温度系数电流I+，然后第一PMOS管101和第二PMOS管102将产生的正温度系数电流I+，通过与基准电压输出电路中的第七PMOS管112组成电流镜，复制到输出端。
[0026] 上述所说的元器件中，除第一NMOS管103与第二NMOS管104工作在亚阈值状态外，其他所有的管子，即第一PMOS管101、第二PMOS管102、第三NMOS管110和第七PMOS管112均工作在饱和状态。饱和状态下MOS管的源漏电流ID与其栅源电压VGS以及源漏电压VDS满足如下关系：
[0027]
[0028] 其中：C表示电子(对应与NMOS管)或空穴(对应于PMOS管)的迁移率，Cox表示MOS管栅氧电容的大小，K表示MOS管的宽长比，VTH表示MOS管的阈值电压，表示沟道长度调制效应系数。
[0029] 而亚阈值状态下MOS管的源漏电流ID与其栅源电压VGS以及源漏电压VDS满足如下关系：
[0030]
[0031] 其中：除了(1)(2)两式中出现的符号之外，η是一个与工艺相关的系数。当VDS≥4VT时，(3)式可以变形为：
[0032]
[0033] 由第一电阻105两端的电压差值：
[0034] V105＝VGS104-VGS103 (5)
[0035] 得到正温度系数电流：
[0036]
[0037] 负温度系数电流产生电路，由第三PMOS管106、第五PMOS管108、第二NMOS管104、第三NMOS管110和第二电阻111组成；第三PMOS管106的栅极连接到第三NMOS管110的漏极，第三NMOS管110连接到第五PMOS管108源极。第五PMOS管108的栅极连接到第三NMOS管110的源极，第五PMOS管108的漏极连接到第三NMOS管110的漏极。第三PMOS管106与第五PMOS管108构成共源共栅(cascode)连接方式，而且第三NMOS管110的漏源电压分别为它们提供偏置电压。第三NMOS管110的栅极连接到正温度系数电流电路中的第二PMOS管102的漏极和第二NMOS管104的漏极，第三NMOS管110的源极连接着第二NMOS管104的栅极和第二电阻111的一端。第三NMOS管110的存在除了为第三PMOS管106与第五PMOS管108提供偏置外还可以提高该基准电路的电压抑制比PSRR。这里面除了第二NMOS管104工作在亚阈值状态外，其他的MOS管第三PMOS管106、第五PMOS管108与第三NMOS管110均工作在饱和状态。
[0038] 工作在亚阈值状态的第二NMOS管104的栅源电压VGS104加载在第二电阻111上，产生负温度系数的电流I-，表达式如下所示：
[0039]
[0040]
[0041] 式(8)中KG为一工艺常数，为一负数，TD为一固定的绝对温度，也是一个常数。(7)(8)两式中出现的其他符号的含义均如(1)式中所描述一致。
[0042] 基准电压输出电路由第四PMOS管107、第六PMOS管109、第七PMOS管112和第三电阻113组成；第七PMOS管112的栅极与第一PMOS管101和第二PMOS管102的栅极相连，构成电流镜电路，它将α*I+电流复制到输出端，第七PMOS管112的漏极连接第六PMOS管109的漏极以及第三电阻113的一端。第四PMOS管107的栅极连接到第三PMOS管106的栅极，第六PMOS管109的栅极连接至第五PMOS管108的栅极，第三PMOS管106、第四PMOS管107、第五PMOS管108和第六PMOS管109构成cascode电流镜电路，并将β*I-电流复制到输出端，这里cascode电流镜的使用也提高了复制精度。除此之外，第四PMOS管107的漏极连接到第六PMOS管109的源极，第六PMOS管109的漏极连接到第三电阻113上。这样复制的两路电流(α*I+)和(β*I-)叠加在一起加载在第三电阻113上产生基准电压Vref：
[0043]
[0044] 其中，n(＝1+Gd/GOX)表示亚阈值斜率，VT＝(kBT/q)表示热电压，K103表示第一NMOS管103的宽长比，K104表示第二NMOS管104的宽长比，R105表示第一电阻105的阻值，R111表示第二电阻111的阻值，VGS104表示第二PMOS管102的栅源电压，α为单管电流镜中的第七PMOS管112与第一PMOS管101或第二PMOS管102的尺寸之比，β为cascode电流镜中的第四PMOS管107与第三PMOS管106、或第六PMOS管109与第五PMOS管108的尺寸之比。
[0045] 从式(9)可以看出，合理配置第一电阻105的阻值R105、第二电阻111的阻值R111、第三电阻113的阻值R113，以及两组镜像两路的比例大小(α，β)，即可实现一个基本与温度无关的基准电压。然后由于电路中无额外的启动电路，无差分运放，用工作在亚阈值状态的MOS管替代了面积较大的BJT，同时还复用部分管子，使该基准的功耗和面积进一步下降，工作电压也非常低，电压抑制比(PSRR)也相对较好，这些特点特别适用于无源UHFRFID标签芯片中。
