一种MOS器件的制造方法

摘要

本发明提供一种MOS器件的制造方法，包括步骤：1）于半导体衬底上形成输入输出器件及核心器件的栅氧层、多晶硅假栅、SiN侧壁、浅掺杂漏、SiO2侧墙、应力SiN侧墙、源极、漏极以及SiO2介质层；2）去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构；3）采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层；4）去除所述输入输出器件及核心器件的多晶硅假栅；5）于所述输入输出器件表面形成光刻胶，去除所述核心器件的栅氧层。本发明先腐蚀去除部分的应力SiN侧墙，然后采用化学气相沉积法沉积一层低蚀刻率的SiN以保护应力SiN侧墙不被后续工艺腐蚀，避免了后续的高k栅介质和金属在侧墙中的残留，提高MOS器件的稳定性和电学性能。

权利要求

1.一种MOS器件的制造方法，其特征在于，至少包括以下步骤：

1)于半导体衬底上形成输入输出器件及核心器件的栅氧层、多晶硅假栅、SiN侧壁、浅掺杂漏、SiO2侧墙、应力SiN侧墙、源极、漏极以及SiO2介质层；

2)去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构；

3)采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层，所述低蚀刻率SiN保护层在HF溶液中的腐蚀速率远远低于栅氧层和SiO2介质层的腐蚀速率；

4)去除所述输入输出器件及核心器件的多晶硅假栅；

5)于所述输入输出器件表面形成光刻胶，去除所述核心器件的栅氧层。

2.根据权利要求1所述的MOS器件的制造方法，其特征在于：步骤1)包括以下步骤：

1-1)于半导体衬底表面形成隔离区，然后制作输入输出器件及核心器件的栅氧层及多晶硅假栅，其中，所述核心器件的栅氧层厚度小于所述输入输出器件栅氧层的厚度；

1-2)于各该多晶硅假栅两侧形成SiN侧壁；

1-3)通过离子注入工艺形成输出器件及核心器件的浅掺杂漏；

1-4)至少于所述核心器件的多晶硅假栅两侧形成沟槽，并填充SiGe或SiC；

1-5)于各该多晶硅假栅两侧形成SiO2侧墙及应力SiN侧墙；

1-6)通过离子注入工艺形成输入输出器件及核心器件的源极和漏极；

1-7)形成覆盖上述结构表面的SiO2介质层，并通过抛光工艺露出所述多晶硅假栅。

3.根据权利要求2所述的MOS器件的制造方法，其特征在于：步骤1-2)采用原子层沉积法形成所述SiN侧壁。

4.根据权利要求1所述的MOS器件的制造方法，其特征在于：步骤2)采用湿法腐蚀、干法蚀刻，或湿法腐蚀和干法蚀刻相结合的方法去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构。

5.根据权利要求4所述的MOS器件的制造方法，其特征在于：步骤2)采用HF溶液湿法腐蚀法去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构。

6.根据权利要求4所述的MOS器件的制造方法，其特征在于：所述SiN侧墙的腐蚀深度大于所述SiO2侧墙的腐蚀深度。

7.根据权利要求1所述的MOS器件的制造方法，其特征在于：步骤3)包括以下步骤：

3-1)采用化学气相沉积法于所述凹陷结构内及器件表面沉积低蚀刻率SiN保护层，所述低蚀刻率SiN保护层在HF溶液中的腐蚀速率远远低于栅氧层和SiO2介质层的腐蚀速率；

3-2)采用化学机械抛光法将所述SiN保护层抛光至露出所述SiO2介质层。

8.根据权利要求1所述的MOS器件的制造方法，其特征在于：步骤5)采用湿法腐蚀、干法蚀刻、或湿法腐蚀和干法蚀刻相结合的方法去除所述核心器件的栅氧层，并保留所述凹陷结构内的SiN保护层。

说明书

一种MOS器件的制造方法

技术领域

[0001] 本发明属于半导体制造工艺领域，特别是涉及一种MOS器件的制造方法。

背景技术

[0002] 根据国际半导体技术发展蓝图(international technology roadmap for semiconductor，ITRS)，CMOS技术将于2009年进入32nm技术节点。然而，在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题。为了跨越尺寸缩小所带来的这些障碍，要求把最先进的工艺技术整合到产品制造过程中。根据现有的发展趋势，可能被引入到32nm节点的新的技术应用，涉及如下几个方面：浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质(metal/high-k，MHK)栅结构、超浅结(ultra-shallow junction，USJ)以及其他应变增强工程的方法，包括应力邻近效应(stress proximity effect，SPT)、双重应力衬里技术(dualstress liner，DSL)、应变记忆技术(stress memorization technique，SMT)、STI和PMD的高深宽比工艺(high aspect ratio process，HARP)、采用选择外延生长(selective epitaxial growth，SEG)的嵌入SiGe(pFET)和SiC(nFET)源漏技术、中端(middle of line，MOL)和后端工艺(back-end of line，BEOL)中的金属化以及超低k介质(ultra low-k，ULK)集成等。

[0003] 随着半导体器件的特征尺寸进入到45nm技术节点以后，为了减小栅隧穿电流，降低器件的功耗，并彻底消除多晶硅耗尽效应和P型金属-氧化物-半导体场效应晶体管(PMOSFET)中硼穿透引起的可靠性问题，缓解费米能级钉扎效应，采用高介电常数(K)/金属栅材料代替传统的SiO2/多晶硅(poly)结构已经成为了必然的选择。

[0004] 随着CMOS的缩小，栅介质层厚度EOT必须逐渐减小以满足设备的性能。对于20nm节点的CMOS工艺，栅介质层厚度必须减小到约1.1nm。为了达到这个目标，把高k介质和金属栅极工序都放到源、漏形成之后，在工业生产中制备栅介质层的方法从热氧化法转换为化学沉积法。

[0005] 为了进一步提高MOS器件的性能，对PMOS或NMOS添加应力显得十分必要。对于PMOS，一般采用SiGe填充以对MOS器件添加压缩应力，对于NMOS则一般采用SiC填充以对MOS器件添加拉伸应力。而对于栅极结构的应力的添加，一般是采用具有应力的SiN侧墙实现。

[0006] 现有的一种MOS器件的制作方法如图1～图4所示：

[0007] 首先进行步骤1)，于半导体衬底上形成输入输出器件及核心器件的栅氧层、多晶硅假栅104、SiN侧壁101、浅掺杂漏、SiO2侧墙102、应力SiN侧墙103、源极、漏极以及SiO2介质层；

[0008] 然后进行步骤2)，去除多晶硅假栅104；

[0009] 接着进行步骤3)，于所述输入输出器件表面形成光刻胶；

[0010] 最后进行步骤4)，湿法腐蚀去除所述核心器件的栅氧层。

[0011] 由于HF湿法腐蚀时，其对外延的SiO2腐蚀的速率是热氧化SiO2的4倍左右，而对应力SiN侧墙的腐蚀速率是对热氧化SiO2的19倍左右。因此，在去除所述核心器件的栅氧层的同时，所述SiO2侧墙及SiO2介质层会被腐蚀掉一部分(一般为30A～40A的深度)，而应力SiN侧墙被腐蚀的速度更快(一般为160A～180A的深度)，造成比较严重的凹陷，如图4所示。这种凹陷的深度较大，难以在后续的高k介质栅及金属电极的制备工艺中，采用CMP的方法将该深度完全磨平，因此，必定会有一定量的高k栅介质和金属电极材料会填充至该凹陷中，对最终器件的性能造成很大的影响甚至引起器件失效。

发明内容

[0012] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MOS器件的制造方法，用于解决现有技术中由于应力SiN侧墙被腐蚀，造成高k栅介质和金属电极填充而影响器件性能等问题。

[0013] 为实现上述目的及其他相关目的，本发明提供一种MOS器件的制造方法，至少包括以下步骤：

[0014] 1)于半导体衬底上形成输入输出器件及核心器件的栅氧层、多晶硅假栅、SiN侧壁、浅掺杂漏、SiO2侧墙、应力SiN侧墙、源极、漏极以及SiO2介质层；

[0015] 2)去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构；

[0016] 3)采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层；

[0017] 4)去除所述输入输出器件及核心器件的多晶硅假栅；

[0018] 5)于所述输入输出器件表面形成光刻胶，去除所述核心器件的栅氧层。

[0019] 作为本发明的MOS器件的制造方法一种优选方案，步骤1)包括以下步骤：

[0020] 1-1)于半导体衬底表面形成隔离区，然后制作输入输出器件及核心器件的栅氧层及多晶硅假栅，其中，所述核心器件的栅氧层厚度小于所述输入输出器件栅氧层的厚度；

[0021] 1-2)于各该多晶硅假栅两侧形成SiN侧壁；

[0022] 1-3)通过离子注入工艺形成输出器件及核心器件的浅掺杂漏；

[0023] 1-4)至少于所述核心器件的多晶硅假栅两侧形成沟槽，并填充SiGe或SiC；

[0024] 1-5)于各该多晶硅假栅两侧形成SiO2侧墙及应力SiN侧墙；

[0025] 1-6)通过离子注入工艺形成输入输出器件及核心器件的源极和漏极；

[0026] 1-7)形成覆盖上述结构表面的SiO2介质层，并通过抛光工艺露出所述多晶硅假栅。

[0027] 进一步地，步骤1-2)采用原子层沉积法形成所述SiN侧壁。

[0028] 作为本发明的MOS器件的制造方法一种优选方案，步骤2)采用湿法腐蚀、干法蚀刻、或湿法腐蚀和干法蚀刻相结合的方法去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构。

[0029] 进一步地，步骤2)采用HF溶液湿法腐蚀法去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构。

[0030] 进一步地，所述SiN侧墙的腐蚀深度大于所述SiO2侧墙的腐蚀深度。

[0031] 作为本发明的MOS器件的制造方法一种优选方案，步骤3)包括以下步骤：

[0032] 3-1)采用化学气相沉积法于所述凹陷结构内及器件表面沉积低蚀刻率SiN保护层；

[0033] 3-2)采用化学机械抛光法将所述SiN保护层抛光至露出所述SiO2介质层。

[0034] 作为本发明的MOS器件的制造方法一种优选方案，步骤5)采用湿法腐蚀、干法蚀刻、或湿法腐蚀和干法蚀刻相结合的方法去除所述核心器件的栅氧层，并保留所述凹陷结构内的SiN保护层。

[0035] 如上所述，本发明提供一种MOS器件的制造方法，包括步骤：1)于半导体衬底上形成输入输出器件及核心器件的栅氧层、多晶硅假栅、SiN侧壁、浅掺杂漏、SiO2侧墙、应力SiN侧墙、源极、漏极以及SiO2介质层；2)去除部分的应力SiN侧墙及SiO2侧墙形成凹陷结构；3)采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层；4)去除所述输入输出器件及核心器件的多晶硅假栅；5)于所述输入输出器件表面形成光刻胶，去除所述核心器件的栅氧层。本发明先腐蚀去除部分的应力SiN侧墙，然后采用化学气相沉积法沉积一层SiN以保护应力SiN侧墙不被后续工艺腐蚀，避免了后续的高k栅介质和金属在侧墙中的残留，提高MOS器件的稳定性和电学性能。

附图说明

[0036] 图1～图4显示为现有技术的一种MOS器件的制造方法各步骤所呈现的结构示意图。

[0037] 图5显示为本发明的MOS器件的制造方法步骤1)所呈现的结构示意图。

[0038] 图6显示为本发明的MOS器件的制造方法步骤2)所呈现的结构示意图。

[0039] 图7～图8显示为本发明的MOS器件的制造方法步骤3)所呈现的结构示意图。

[0040] 图9显示为本发明的MOS器件的制造方法步骤4)所呈现的结构示意图。

[0041] 图10～图11显示为本发明的MOS器件的制造方法步骤5)所呈现的结构示意图。

[0042] 元件标号说明

[0043] 201                   半导体衬底

[0044] 202                   多晶硅假栅

[0045] 203                   SiN侧壁

[0046] 204                   SiO2侧墙

[0047] 205                   应力SiN侧墙

[0048] 206                   SiO2介质层

[0049] 207                   SiN保护层

[0050] 208                   光刻胶

具体实施方式

[0051] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

[0052] 请参阅图5～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

[0053] 如图5～图11所示，本实施例提供一种MOS器件的制造方法，至少包括以下步骤：

[0054] 如图5所示，首先进行步骤1)，于半导体衬底201上形成输入输出器件及核心器件的栅氧层、多晶硅假栅202、SiN侧壁203、浅掺杂漏、SiO2侧墙204、应力SiN侧墙205、源极、漏极以及SiO2介质层206。

[0055] 作为本发明的MOS器件的制造方法一种优选方案，步骤1)包括以下步骤：

[0056] 步骤1-1)，于半导体衬底201表面形成隔离区，然后制作输入输出器件及核心器件的栅氧层及多晶硅假栅202，其中，所述核心器件的栅氧层厚度小于所述输入输出器件栅氧层的厚度。

[0057] 作为示例，所述半导体衬底201101为硅衬底。

[0058] 作为示例，还包括于所述核心器件区域及输入输出器件区域之间制作隔离区的步骤，在本实施例中，所述隔离区为浅沟道隔离区STI。

[0059] 作为示例，先采用热氧化方法或者化学气相沉积法于所述半导体衬底201表面形成一层较厚的栅氧层，然后于输入输出器件表面形成光刻胶208，去除所述核心器件表面的栅氧层后，再沉积一层厚度较薄的栅氧层。

[0060] 步骤1-2)，于各该多晶硅假栅202两侧形成SiN侧壁203。

[0061] 作为示例，采用原子层沉积法形成所述SiN侧壁203。

[0062] 步骤1-3)，通过离子注入工艺形成输出器件及核心器件的浅掺杂漏(未予图示)。

[0063] 作为示例，分别通过先后两次离子注入并进行退火，使注入离子扩散，以依次形成输出器件及核心器件的浅掺杂漏。

[0064] 步骤1-4)，至少于所述核心器件的多晶硅假栅202两侧形成沟槽，并填充SiGe或SiC(未予图示)。

[0065] 作为示例，对于PMOS器件，于所述沟槽中填充SiGe材料，以引入压缩应力。

[0066] 作为示例，对于NMOS器件，于所述沟槽中填充SiC材料，以引入拉伸应力。

[0067] 步骤1-5)，于各该多晶硅假栅202两侧形成SiO2侧墙204及应力SiN侧墙205。

[0068] 步骤1-6)，通过离子注入工艺形成输入输出器件及核心器件的源极和漏极(未予图示)。

[0069] 作为示例，通过先后两次离子注入分别形成所述输入输出器件的源、漏区以及所述核心器件的源、漏区，然后金属化形成源、漏极。

[0070] 作为示例，本步骤后还包括对所述输入输出器件及核心器件引入应力的步骤。

[0071] 需要说明的是，所述输入输出器件可以根据需求制作SiGe或SiC填充层，也可以直接对硅衬底进行离子注入形成源、漏极。

[0072] 步骤1-7)，形成覆盖上述结构表面的SiO2介质层206，并通过抛光工艺露出所述多晶硅假栅202。

[0073] 如图6所示，然后进行步骤2)，去除部分的应力SiN侧墙205及SiO2侧墙204形成凹陷结构。

[0074] 作为示例，采用湿法腐蚀、干法蚀刻、或湿法腐蚀和干法蚀刻相结合的方法去除部分的应力SiN侧墙205及SiO2侧墙204形成凹陷结构。

[0075] 在本实施例中，采用HF溶液进行湿法腐蚀去除部分的应力SiN侧墙205及SiO2侧墙204形成凹陷结构，由于HF溶液对应力SiN侧墙205的腐蚀速率要比SiO2侧墙204及SiO2介质层206的腐蚀速率要快很多，所述SiN侧墙的腐蚀深度大于所述SiO2侧墙204的腐蚀深度。

[0076] 如图7～图8所示，接着进行步骤3)，采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层207。

[0077] 作为示例，包括以下步骤：

[0078] 3-1)采用化学气相沉积法于所述凹陷结构内及器件表面沉积低蚀刻率SiN保护层207；

[0079] 3-2)采用化学机械抛光法将所述SiN保护层207抛光至露出所述SiO2介质层206。

[0080] 如图9所示，然后进行步骤4)，去除所述输入输出器件及核心器件的多晶硅假栅202。

[0081] 作为示例，采用湿法腐蚀或干法刻蚀法去除所述多晶硅假栅202。

[0082] 如图10～图11所示，最后进行步骤5)，于所述输入输出器件表面形成光刻胶208，去除所述核心器件的栅氧层。

[0083] 作为示例，采用湿法腐蚀(如HF溶液，也可用其他溶液),或采用干法蚀刻，或湿法腐蚀和干法蚀刻相结合去除所述核心器件的栅氧层，并保留所述凹陷结构内的SiN保护层207。

[0084] 需要说明的是，由于采用化学气相沉积法形成的SiN保护层207在HF溶液中的腐蚀速率远远低于SiO2栅氧层和SiO2介质层206的腐蚀速率，因此，在完全去除所述SiO2栅氧层时，所述SiN保护层207可以很完整的保留下来，并对其下方的应力SiN侧墙205进行隔离保护，湿法腐蚀后的SiO2介质层206凹陷深度较小，可以在形成高k栅介质层及金属层后通过化学机械抛光法CMP将其磨平，获得平整且没有高k栅介质和金属层填充的侧墙结构，提高MOS器件的稳定性和电学性能。

[0085] 综上所述，本发明提供一种MOS器件的制造方法，包括步骤：1)于半导体衬底201上形成输入输出器件及核心器件的栅氧层、多晶硅假栅202、SiN侧壁203、浅掺杂漏、SiO2侧墙204、应力SiN侧墙205、源极、漏极以及SiO2介质层206；2)去除部分的应力SiN侧墙205及SiO2侧墙204形成凹陷结构；3)采用化学气相沉积法形成至少填满所述凹陷结构的低蚀刻率SiN保护层207；4)去除所述输入输出器件及核心器件的多晶硅假栅202；5)于所述输入输出器件表面形成光刻胶208，去除所述核心器件的栅氧层。本发明先腐蚀去除部分的应力SiN侧墙205，然后采用化学气相沉积法沉积一层低蚀刻率SiN以保护应力SiN侧墙205不被后续工艺腐蚀，避免了后续的高k栅介质和金属在侧墙中的残留，提高MOS器件的稳定性和电学性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

[0086] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。