一种高精度带隙基准电路

摘要

本发明涉及模拟集成电路技术领域，具体涉及一种高精度低功耗的带隙基准电路。本发明的带隙基准电路由自启动电路和带隙基准核心电路构成，启动电路的作用是防止带隙基准核心电路在上电时处于简并态而无法正常开启；在带隙基准核心电路中通过电阻匹配和环路设计，提高了PTAT电流的线性度，减小了嵌位运放的失调电压，提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。本发明尤其适用于带隙基准电路。

权利要求

1.一种高精度带隙基准电路，其特征在于，该带隙基准电路由自启动电路和带隙基准核心电路构成；所述自启动电路由PMOS管MP1、MP2、MP3，三极管Q1、Q6、Q7，直流偏置电流源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置电流源的正极接MP1漏极与MP2漏极的连接点，其负极接地VSS；MP2的源极接电源VCC，其栅极与漏极互连，其栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电极接MP1的栅极；Q6的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发射极接Q7的集电极；

Q7的基极与集电极互连，其发射极接地VSS；

带隙基准核心电路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三极管Q2、Q3、Q4、Q5，电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，极性电容C1构成；其中，MP4的源极接电源VCC，其栅极接MP1栅极与Q1集电极的连接点，其漏极接MN1的栅极、MN2的栅极和MN5的漏极；MP6的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接MN2的漏极；MN1的漏极接电源VCC，其源极依次通过R1、R6、R7后接Q4的集电极；MN1源极与R1的连接点接Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF；R6与R7的连接点接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；MN5的漏极与栅极互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS；R1与R6的连接点依次通过R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接MN2的源极，其发射极接Q3的发射极并通过R9接地VSS；R4与Q3的集电极的连接点通过R5接Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。

说明书

一种高精度带隙基准电路

技术领域

[0001] 本发明属于模拟集成电路技术领域，具体涉及一种高精度低功耗的带隙基准电路。

背景技术

[0002] 带隙基准电路是模拟集成电路设计中一种最常见和最重要的集成电路模块。其功能是产生一个稳定的电压源作为基准电压，供给其他模块作为参考电压使用，集成电路中对于参考电压的要求是输出精度高，并且输出电压不随温度工艺等条件变化。由此可见，如何保证带隙基准电路的输出电压值精度高、大小恒定、随温度变化特性小是带隙基准电路的设计关键所在。

[0003] 带隙基准电路的基本原理是利用两个三极管基极和发射极的压差ΔVBE产生一股与温度成正比例的电流(PTAT电流)，该电流流经电阻的电压也是与温度成正比例的电压，再与负温度特性的VBE结电压叠加，产生在一定温度范围内近似零温特性的基准电压。因为该电压值通常近似等于禁带带隙电压(1.2V)，所以通常称其为带隙基准电压。

[0004] 带隙基准电压源由于其优越的性能，被广泛应用于很多电路系统之中，但由于传统的带隙基准电路结构如图1所示，主要为通过PTAT电流产生电路产生PTAT电流在电阻RA2上产生正温度系数的电压，与npn管QN3上负温度系数的VBE电压叠加，从而产生零温系数的电压，其需要满足IMPA1＝IMPA2＝IMPA3和QN1与QN2的集电极电流相等的条件，但实际上这2个条件会被外部因素感染而无法满足，因此这种传统的结构无法消除三极管基极电流带来的误差，这使得产生的PTAT电流存在非线性误差，从而影响输出精度，使得带隙基准电压源的温度特性并不能达到非常好的效果。

发明内容

[0005] 本发明的目的，就是针对上述传统电路存在的问题，提出一种高精度带隙基准电路。

[0006] 本发明的技术方案是，一种高精度带隙基准电路，其特征在于，该带隙基准电路由自启动电路和带隙基准核心电路构成；所述自启动电路由PMOS管MP1、MP2、MP3，三极管Q1、Q6、Q7，直流偏置电流源构成；其中，MP1的源极接电源VCC，其漏极接MP2的漏极；直流偏置电流源的正极接MP1漏极与MP2漏极的连接点，其负极接地VSS；MP2的源极接电源VCC，其栅 极与漏极互连，其栅极接MP3的栅极；MP3的源极接电源，其漏极接Q1的基极；Q1的集电极接MP1的栅极；Q6的集电极接MP3漏极与Q1基极的连接点，其基极与集电极互连，其发射极接Q7的集电极；Q7的基极与集电极互连，其发射极接地VSS；

[0007] 带隙基准核心电路由PMOS管MP4、MP6，NMOS管MN1、MN2、MN5，三极管Q2、Q3、Q4、Q5，电阻R1、R2、R3、R4、R5、R6、R7、R8、R9，极性电容C1构成；其中，MP4的源极接电源VCC，其栅极接MP1栅极与Q1集电极的连接点，其漏极接MN1的栅极、MN2的栅极和MN5的漏极；MP6的源极接电源VCC，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接MN2的漏极；MN1的漏极接电源VCC，其源极依次通过R1、R6、R7后接Q4的集电极；MN1源极与R1的连接点接Q1的发射极后作为带隙基准电路的基准电压输出端输出基准电压VREF；R6与R7的连接点接极性电容C1的负极和Q5的基极；极性电容C1的正极接MP4的漏极；MN5的漏极与栅极互连，其源极接Q5的集电极；Q5的发射极通过R9后接地VSS；R1与R6的连接点依次通过R3、R4后接Q3的集电极；R3与R4的连接点接Q2的基极和Q3的基极；Q2的集电极接MN2的源极，其发射极接Q3的发射极并通过R9接地VSS；R4与Q3的集电极的连接点通过R5接Q4的基极；Q4的发射极通过R8接Q5的发射极与R9的连接点。

[0008] 本发明的有益效果为，提高了PTAT电流的线性度，减小了嵌位运放的失调电压，提高了输出精度，并通过对运算放大器的优化设计而减小了功耗。

附图说明

[0009] 图1为传统的带隙基准电压电路；

[0010] 图2为本发明的高精度低功耗带隙基准电压电路。

具体实施方式

[0011] 下面结合附图对本发明的具体实施方式进行描述

[0012] 现有的传统带隙基准产生电路原理，如图1所示，左半部分是PTAT电流产生电路，其产生的PTAT电流在电阻RA2上产生正温度系数的电压，与npn管QN3上负温度系数的VBE电压叠加，产生零温系数的电压，可得：

[0013]

[0014] 其中，VbeQN1与VbeQN2分别为三极管QN1和QN2的基极-发射极电压，IQN1、IQN2分别为QN1和QN2的集电极电流，IS为三极管反向饱和电流，IPA3为MPA3的电流，A为QN1的发射极面积与QN2的发射极面积的比例。

[0015] 由半导体物理知识可知，将三极管的VBE电压对温度求导数后可得VREF关于温度的导数为：

[0016]

[0017] 式中，VBE为T温度时三极管的VBE结电压和Eg为硅的带隙能量，，m为载流子迁移率的温度系数。由(2)式可得，只要设置合适的RA2/RA1的值，就可以使得VREF在T时为零温特性的电压。

[0018] 但这种最基本结构存在的缺点也很明显，由以上分析可知这种结构在分析时做了两个近似：1.IMPA1＝IMPA2＝IMPA3；2.QN1与QN2的集电极电流相等。而实际上，IMPA2＝IMPA1(1+λVDSMPA2)，ICQN1＝ICQN2+IB1+IB2，并且三极管QN1和QN2的VCE电压也不相等，也会导致PTAT电流出现非线性误差，从而使VREF无法达到理想的零温系数，且实现高精度的输出电压。

[0019] 针对这个问题，本发明提出，利用电阻匹配和嵌套运放反馈原理，将带隙基准基极-发射极电压及集电极-发射极电压进行嵌位，大幅度PTAT电流的线性度。同时通过电阻匹配，消除基极电流对于PTAT电流造成的影响，进一步提高输出电压的精度和温度系数。

[0020] 如图2所示，本发明的左半边部分为电流源电路的启动电路，作用是防止带隙基准模块在上电时处于简并态而无法正常开启，当电源VCC上电时，偏置电流源IB会使MP2管开启，此时MP3管流过电流并灌入三极管Q6、Q7中，使得Q1管的随着基极电压的升高而开启，电流通过Q1流入核心支路Q3、Q4管中从而使带隙基准逐渐建立完成启动。当电源电压上升到足够高使得电路正常工作时，VREF的升高导致Q1管截止，同时MP1管流过IB电流使得MP2管和MP3管截止，自启动电路完成自关断。

[0021] 在基准电路核心模块中，MP6管流过的电流IP6与MP4流过的电流IP4相等，所以三极管Q5与Q2的基极电压相等，起到箝位运放差分对管的作用，MN2管和MN5管相互匹配，使得三极管Q5和Q2的集电极-发射极电压VCE相等，减小嵌套运放的失调电压，确保A、B两点电压相等，电阻R4，R5，R7，R8相互匹配，消除基极电流带来的误差，提高带隙基准电压的输出精度。下面对本发明的带隙基准输出电压进行具体分析：

[0022] 在图2中，因为箝位管Q2和Q5的作用，使VA＝VB，即流过电阻R6和R3的电流相等，即有：

[0023] IB5+ICQ4＝IB3+IB2+IR4

[0024] ∵ICQ2＝ICQ5

[0025] (3)

[0026] ∴IB2＝IB5

[0027] ∴ICQ4＝IB3+IR4＝I0

[0028] 其中，IB2、IB3、IB5分别为三极管Q2、Q3、Q5的基极电流，ICQ2、ICQ4、ICQ5分别为三极管Q2、Q4、Q5的集电极电流，IR4为流过电阻R4的电流。

[0029] 进而可得：

[0030] VBEQ3＝(I0-IB3)×R4+IB4×R5+VBEQ4+(I0+IB4)×R8 (4)

[0031] 又有：

[0032]

[0033] 式中，VBEQ3、VBEQ4分别表示三极管Q3、Q4的基极-发射极电压，IB4为三极管Q4流过的基极电流，ICQ3为流过Q3集电极的电流，β为三极管的共发射极电流放大系数。且，[0034]

[0035] 其中，VQA为三极管的厄利电压，因为VA＝VB，令R5＝R7＝R8＝0.5R4，可得VCEQ3≈VCEQ4，即通过R8，R7，R4之间的匹配消除厄利效应所引起的电流误差，从而提高三极管Q3和Q4电流的匹配度，同时联立(4)、(5)两式可得：

[0036] VBEQ3＝I0×R4-IB3×R4+IB4×R5+VBEQ4+I0×R8+IB4×R8

[0037] (7)

[0038] ＝I0×R4+VBEQ4+I0×R8

[0039] 由上式可得，由于匹配电阻R4,R5,R8的引入，基极电流IB产生的误差被完全消除，因此可得，

[0040]

[0041] 式中，n表示三极管Q4与Q3发射结面积的比例。因为β一般大于100，所以ICQ3与I0的误差很小，且这个误差项在对数运算后变的很小，接近于0，可以忽略，因此由上式得出的PTAT电流准确表达式可以看出本发明的电路消除了基极电流对于电流的线性影响，减小了基极电流对于PTAT电流的对数影响，大幅度提高了PTAT电流的线性度。由上述结果，带隙基准电路的输出VREF可表示为：

[0042]

[0043] 式中，IB2为三极管Q2 的基极电流，IT为流过电阻R9 的电流，IT＝IQ2+IQ3+IQ4+IQ5≈4I0，因为IB2<

[0044]

[0045] 在温度为T0时将基准输出电压关于温度求导可得：

[0046]

[0047] 由上式结果可得，设置合适的电阻比值，可以在T处得到零温度系数的基准电压。

[0048] 综上述结论可得，本发明提出的带隙基准电路有如下主要特点：

[0049] 1.利用电阻匹配使R4＝R5+R8，R4＝R7+R8消除三极管基极电流的影响，同时使VCEQ3＝VCEQ4，进一步提高Q3、Q4电流的匹配度，提高输出电压的精度；

[0050] 2.利用三极管Q5和Q2的VBE电压相等嵌位A、B点电压产生PTAT电流，同时加入匹配管MN2、MN5保证VCEQ2≈VCEQ5≈VREF，提高Q2和Q5的匹配度，消除嵌套箝位的失调电压，保证A、B两点精确相等，进一步提高输出电压的精度。