一种显示面板的栅极驱动装置及显示装置

摘要

本发明公开了一种显示面板的栅极驱动方法、驱动装置及显示装置，该驱动装置具有第一模式和第二模式两种驱动模式，在以第一模式驱动时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质；在以第二模式驱动时，由于在显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质。因此上述驱动装置通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

权利要求

1.一种显示面板的驱动装置，包括与第一触发信号端相连用于驱动显示面板上奇数行栅线的第一栅极驱动器和与第二触发信号端相连用于驱动显示面板上偶数行栅线的第二栅极驱动器；其特征在于，还包括：串联于所述第一触发信号端与所述第一栅极驱动器之间的第一选通控制模块，以及串联于所述第二触发信号端与所述第二栅极驱动器之间的第二选通控制模块；其中，所述第一选通控制模块和所述第二选通控制模块均具有接收模式控制信号的模式控制信号端，所述第一选通控制模块还具有接收第一选通时钟信号的第一选通时钟信号端，所述第二选通控制模块还具有接收第二选通时钟信号的第二选通时钟信号端；

在所述模式控制信号为第一状态时：所述第一选通控制模块用于在所述第一选通时钟信号为有效信号时，将所述第一触发信号端发送的第一触发信号发送给所述第一栅极驱动器以逐行驱动奇数行栅线；所述第二选通控制模块用于在所述第二选通时钟信号为有效信号时，将所述第二触发信号端发送的第二触发信号发送给所述第二栅极驱动器以逐行驱动偶数行栅线；

在所述模式控制信号为第二状态时：所述第一选通控制模块用于将所述第一触发信号发送给所述第一栅极驱动器以逐行驱动奇数行栅线；所述第二选通控制模块用于将所述第二触发信号发送给所述第二栅极驱动器以逐行驱动偶数行栅线；

所述第一选通时钟信号和所述第二选通时钟信号相位相反、周期相同，且所述第一选通时钟信号和所述第二选通时钟信号的周期均为两帧画面时间；

所述第一选通控制模块，具体包括：第一与非门、第二与非门、第一非门和第二非门；其中，所述第一非门的输入端为所述第一选通控制模块的第一选通时钟信号端，所述第一非门的输出端与所述第一与非门的第一输入端相连；所述第一与非门的第二输入端为所述第一选通控制模块的模式控制信号端，所述第一与非门的输出端与所述第二与非门的第一输入端相连；所述第二与非门的第二输入端与所述第一触发信号端相连，所述第二与非门的输出端与所述第二非门的输入端相连；所述第二非门的输出端与所述第一栅极驱动器相连；或者，所述第一选通控制模块，具体包括：第一晶体管，第二晶体管和第三晶体管；其中，所述第一晶体管的栅极和所述第二晶体管的栅极均为所述第一选通控制模块的模式控制信号端，所述第一晶体管的源极和所述第二晶体管的源极均与所述第一触发信号端相连，所述第一晶体管的漏极与所述第三晶体管的源极相连，所述第二晶体管的漏极分别与所述第一栅极驱动器和所述第三晶体管的漏极相连；所述第三晶体管的栅极为所述第一选通控制模块的第一选通时钟信号端；且所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；

或所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

2.如权利要求1所述的驱动装置，其特征在于，所述第二选通控制模块，具体包括：第三与非门、第四与非门、第三非门和第四非门；其中，所述第三非门的输入端为所述第二选通控制模块的第二选通时钟信号端，所述第三非门的输出端与所述第三与非门的第一输入端相连；

所述第三与非门的第二输入端为所述第二选通控制模块的模式控制信号端，所述第三与非门的输出端与所述第四与非门的第一输入端相连；

所述第四与非门的第二输入端与所述第二触发信号端相连，所述第四与非门的输出端与所述第四非门的输入端相连；

所述第四非门的输出端与所述第二栅极驱动器相连。

3.如权利要求1所述的驱动装置，其特征在于，所述第二选通控制模块，具体包括：第四晶体管，第五晶体管和第六晶体管；其中，所述第四晶体管的栅极和所述第五晶体管的栅极为所述第二选通控制模块的模式控制信号端，所述第四晶体管的源极和所述第五晶体管的源极均与所述第二触发信号端相连，所述第四晶体管的漏极与所述第六晶体管的源极相连，所述第五晶体管的漏极分别与所述第二栅极驱动器和所述第六晶体管的漏极相连；

所述第六晶体管的栅极为所述第二选通控制模块的第二选通时钟信号端；

且所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；或所述第四晶体管为P型晶体管，所述第五晶体管为N型晶体管。

4.如权利要求3所述的驱动装置，其特征在于，所述第三晶体管和所述第六晶体管均为N型晶体管或均为P型晶体管。

5.一种显示装置，其特征在于，包括如权利要求1-4任一项所述的驱动装置。

说明书

一种显示面板的栅极驱动装置及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤指一种显示面板的栅极驱动方法、其驱动装置及显示装置。

背景技术

[0002] 在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理等。液晶显示器包括数据驱动电路(Source Driver)、栅极驱动器(Gate Driver)及液晶显示屏等。其中，液晶显示屏中具有像素阵列，而栅极驱动器用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。

[0003] 目前，栅极驱动器多被集成于液晶显示屏内部以实现液晶显示器件的窄边框设计和节省IC成本。对于小型显示器，通常会采用单边集成栅极驱动器的结构，即只在阵列基板的栅线一端集成栅极驱动器。而对于大型显示器，由于显示屏尺寸大、布线长度长、分辨率高等所导致栅极信号延迟会带来像素充电不足等影响，因此通常采用双边集成栅极驱动器的结构，即在阵列基板的栅线两端均集成栅极驱动器。但是，目前现有的显示器不管是单边集成栅极驱动器的结构，还是两端均集成栅极驱动器的结构，采用的驱动方法都是逐行扫描的驱动方法。所谓逐行扫描驱动方法是指在一帧画面时间内，从第一栅线开始依次扫描各行栅线从而完成显示一帧画面的过程。

[0004] 然而采用上述驱动方法进行显示，显示器的功耗比较高，尤其是在显示器分辨率及像素集成度的不断提高带来画面品质提升的发展趋势下，显示器功耗高已经成为制约显示器发展的一个重要原因。因此如何降低显示器的功耗是本领域技术人员亟需解决的技术问题。

发明内容

[0005] 本发明实施例提供一种显示面板的栅极驱动方法、其驱动装置及显示装置。用以解决现有技术中显示器功耗较高的问题。

[0006] 因此，本发明实施例提供的一种显示面板的驱动装置，包括与第一触发信号端相连用于驱动显示面板上奇数行栅线的第一栅极驱动器和与第二触发信号端相连用于驱动显示面板上偶数行栅线的第二栅极驱动器；还包括：串联于所述第一触发信号端与所述第一栅极驱动器之间的第一选通控制模块，以及串联于所述第二触发信号端与所述第二栅极驱动器之间的第二选通控制模块；其中，

[0007] 所述第一选通控制模块和所述第二选通控制模块均具有接收模式控制信号的模式控制信号端，所述第一选通控制模块和所述第二选通控制模块用于，在模式控制信号为第一状态时，分别控制所述第一栅极驱动器和所述第二栅极驱动器按照第一模式进行驱动；在所述模式控制信号为第二状态时，分别控制所述第一栅极驱动器和所述第二栅极驱动器按照第二模式进行驱动；其中，

[0008] 所述第一模式为，显示奇数帧画面时逐行驱动奇数行栅线，显示偶数帧画面时逐行驱动偶数行栅线；或显示奇数帧画面时逐行驱动偶数行栅线，显示偶数帧画面时逐行驱动奇数行栅线；

[0009] 所述第二模式为，显示每一帧画面时均逐行驱动每一行栅线。

[0010] 较佳地，在本发明实施例提供的上述的驱动装置中，所述第一选通控制模块还具有接收第一选通时钟信号的第一选通时钟信号端，所述第二选通控制模块还具有接收第二选通时钟信号的第二选通时钟信号端；

[0011] 在所述模式控制信号为第一状态时：所述第一选通控制模块在所述第一选通时钟信号为有效信号时，将所述第一触发信号端发送的第一触发信号发送给所述第一栅极驱动器以逐行驱动奇数行栅线；所述第二选通控制模块在所述第二选通时钟信号为有效信号时，将所述第二触发信号端发送的第二触发信号发 送给所述第二栅极驱动器以逐行驱动偶数行栅线；

[0012] 在所述模式控制信号为第二状态时：所述第一选通控制模块将所述第一触发信号发送给所述第一栅极驱动器以逐行驱动奇数行栅线；所述第二选通控制模块将所述第二触发信号发送给所述第二栅极驱动器以逐行驱动偶数行栅线；

[0013] 所述第一选通时钟信号和所述第二选通时钟信号相位相反、周期相同，且所述第一选通时钟信号和所述第二选通时钟信号的周期均为两帧画面时间。

[0014] 在一种可能的实施方式中，在本发明实施例提供的上述的驱动装置中，所述第一选通控制模块，具体包括：第一与非门、第二与非门、第一非门和第二非门；其中，[0015] 所述第一非门的输入端为所述第一选通控制模块的第一选通时钟信号端，所述第一非门的输出端与所述第一与非门的第一输入端相连；

[0016] 所述第一与非门的第二输入端为所述第一选通控制模块的模式控制信号端，所述第一与非门的输出端与所述第二与非门的第一输入端相连；

[0017] 所述第二与非门的第二输入端与所述第一触发信号端相连，所述第二与非门的输出端与所述第二非门的输入端相连；

[0018] 所述第二非门的输出端与所述第一栅极驱动器相连。

[0019] 或者，在另一种可能的实施方式中，在本发明实施例提供的上述的驱动装置中，所述第一选通控制模块，具体包括：第一晶体管，第二晶体管和第三晶体管；其中，[0020] 所述第一晶体管的栅极和所述第二晶体管的栅极均为所述第一选通控制模块的模式控制信号端，所述第一晶体管的源极和所述第二晶体管的源极均与所述第一触发信号端相连，所述第一晶体管的漏极与所述第三晶体管的源极相连，所述第二晶体管的漏极分别与所述第一栅极驱动器和所述第三晶体管的漏极相连；

[0021] 所述第三晶体管的栅极为所述第一选通控制模块的第一选通时钟信号端；

[0022] 且所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；或所述 第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。

[0023] 在一种可能的实施方式中，在本发明实施例提供的上述的驱动装置中，所述第二选通控制模块，具体包括：第三与非门、第四与非门、第三非门和第四非门；其中，[0024] 所述第三非门的输入端为所述第二选通控制模块的第二选通时钟信号端，所述第三非门的输出端与所述第三与非门的第一输入端相连；

[0025] 所述第三与非门的第二输入端为所述第二选通控制模块的模式控制信号端，所述第三与非门的输出端与所述第四与非门的第一输入端相连；

[0026] 所述第四与非门的第二输入端与所述第二触发信号端相连，所述第四与非门的输出端与所述第四非门的输入端相连；

[0027] 所述第四非门的输出端与所述第二栅极驱动器相连。

[0028] 在一种可能的实施方式中，在本发明实施例提供的上述的驱动装置中，所述第二选通控制模块，具体包括：第四晶体管，第五晶体管和第六晶体管；其中，[0029] 所述第四晶体管的栅极和所述第五晶体管的栅极为所述第二选通控制模块的模式控制信号端，所述第四晶体管的源极和所述第五晶体管的源极均与所述第二触发信号端相连，所述第四晶体管的漏极与所述第六晶体管的源极相连，所述第五晶体管的漏极分别与所述第二栅极驱动器和所述第六晶体管的漏极相连；

[0030] 所述第六晶体管的栅极为所述第二选通控制模块的第二选通时钟信号端；

[0031] 且所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管；或所述第四晶体管为P型晶体管，所述第五晶体管为N型晶体管。

[0032] 较佳地，在本发明实施例提供的上述的驱动装置中，所述第三晶体管和所述第六晶体管均为N型晶体管或均为P型晶体管。

[0033] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种所述的驱动装置。

[0034] 相应地，本发明实施例还提供了一种显示面板的栅极驱动方法，所述显示面板包括：多条栅线，与第一触发信号端相连用于驱动显示面板上奇数行栅线的第一栅极驱动器、与第二触发信号端相连用于驱动显示面板上偶数行栅线的第二栅极驱动器，以及用于发送的模式控制信号的模式控制信号端，所述驱动方法包括：

[0035] 当所述模式控制信号为第一状态时，控制所述第一栅极驱动器和所述第二栅极驱动器的驱动方式为第一模式，且当所述模式控制信号由所述第一状态变为第二状态时，控制所述第一栅极驱动器和所述第二栅极驱动器的驱动方式由当前的所述第一模式切换到第二模式；

[0036] 当所述模式控制信号为所述第二状态时，控制所述第一栅极驱动器和所述第二栅极驱动器的驱动方式为所述第二模式，且当所述模式控制信号由所述第二状态变为所述第一状态时，控制所述第一栅极驱动器和所述第二栅极驱动器的驱动方式由当前的所述第二模式切换到所述第一模式；其中，

[0037] 所述第一模式为，显示奇数帧画面时逐行驱动奇数行栅线，显示偶数帧画面时逐行驱动偶数行栅线；或显示奇数帧画面时逐行驱动偶数行栅线，显示偶数帧画面时逐行驱动奇数行栅线；

[0038] 所述第二模式为，显示每一帧画面时均逐行驱动每一行栅线。

[0039] 本发明实施例提供的上述显示面板的栅极驱动方法、其驱动装置及显示装置，具有第一模式和第二模式两种驱动模式，在以第一模式驱动时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质；在以第二模式驱动时，由于在显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质。因此上述驱动装置通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

附图说明

[0040] 图1为本发明实施例提供的驱动装置的结构示意图；

[0041] 图2a为本发明实施例提供的第一选通控制模块的具体结构示意图之一；

[0042] 图2b为本发明实施例提供的第二选通控制模块的具体结构示意图之一；

[0043] 图3a为本发明实施例提供的第一选通控制模块的具体结构示意图之二；

[0044] 图3b为本发明实施例提供的第二选通控制模块的具体结构示意图之二；

[0045] 图4为本发明实施例提供的驱动装置的电路时序图。

具体实施方式

[0046] 下面结合附图，对本发明实施例提供的显示面板的栅极驱动方法、驱动装置及显示装置的具体实施方式进行详细地说明。

[0047] 本发明实施例提供的一种显示面板的驱动装置，如图1所示，包括与第一触发信号STV1端相连用于驱动显示面板上奇数行栅线Gate(2n-1)的第一栅极驱动器110和与第二触发信号STV2端相连用于驱动显示面板上偶数行栅线Gate(2n)的第二栅极驱动器210(其中n为大于或等于1的正整数)；还包括：串联于第一触发信号STV1端与第一栅极驱动器110之间的第一选通控制模块120，以及串联于第二触发信号STV2端与第二栅极驱动器210之间的第二选通控制模块220；其中，

[0048] 第一选通控制模块120和第二选通控制模块220均具有接收模式控制信号EN的模式控制信号EN端，第一选通控制模块120和第二选通控制模块220用于，在模式控制信号EN为第一状态时，分别控制第一栅极驱动器110和第二栅极驱动器210按照第一模式进行驱动；在模式控制信号EN为第二状态时，分别控制第一栅极驱动器110和第二栅极驱动器210按照第二模式进行驱动；其中，

[0049] 第一模式为，显示奇数帧画面时逐行驱动奇数行栅线Gate(2n-1)，显示偶数帧画面时逐行驱动偶数行栅线Gate(2n)；或显示奇数帧画面时逐行驱动偶数 行栅线Gate(2n)，显示偶数帧画面时逐行驱动奇数行栅线Gate(2n-1)；

[0050] 第二模式为，显示每一帧画面时均逐行驱动每一行栅线Gate(n)。

[0051] 本发明实施例提供的上述驱动装置，具有第一模式和第二模式两种驱动模式，在以第一模式驱动时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质；在以第二模式驱动时，由于在显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质。因此上述驱动装置通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

[0052] 需要说明的是，本发明实施例提供的上述的驱动装置，模式控制信号为第一状态和第二状态可以是指模式控制信号分别为高电平信号和低电平信号；或者，第一状态和第二状态也可以是指模式控制信号分别为低电平信号和高电平信号，在此不做限定。

[0053] 较佳地，在本发明实施例提供的上述的驱动装置中，如图1所示，第一选通控制模块120还具有接收第一选通时钟信号Sclk的第一选通时钟信号Sclk端，第二选通控制模块220还具有接收第二选通时钟信号Sclkb的第二选通时钟信号Sclkb端；

[0054] 在模式控制信号EN为第一状态时：第一选通控制模块120在第一选通时钟信号Sclk为有效信号时，将第一触发信号STV1端发送的第一触发信号STV1发送给第一栅极驱动器110以逐行驱动奇数行栅线Gate(2n-1)；第二选通控制模块220在第二选通时钟信号Sclkb为有效信号时，将第二触发信号STV2端发送的第二触发信号STV2发送给第二栅极驱动器210以逐行驱动偶数行栅线Gate(2n)；

[0055] 在模式控制信号EN为第二状态时：第一选通控制模块120将第一触发信号STV1发送给第一栅极驱动器110以逐行驱动奇数行栅线Gate(2n-1)；第二选通控制模块220将第二触发信号STV2发送给第二栅极驱动器210以逐行驱 动偶数行栅线Gate(2n)；

[0056] 第一选通时钟信号Sclk和第二选通时钟信号Sclkb相位相反、周期相同，且第一选通时钟信号Sclk和第二选通时钟信号Sclkb的周期均为两帧画面时间。

[0057] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

[0058] 较佳地，在本发明实施例提供的上述的驱动装置中，如图2a所示，第一选通控制模块120，具体可以包括：第一与非门121、第二与非门122、第一非门123和第二非门124；其中，[0059] 第一非门123的输入端为第一选通控制模块120的第一选通时钟信号Sclk端，第一非门123的输出端与第一与非门121的第一输入端相连；

[0060] 第一与非门121的第二输入端为第一选通控制模块120的模式控制信号EN端，第一与非门121的输出端与第二与非门122的第一输入端相连；

[0061] 第二与非门122的第二输入端与第一触发信号STV1端相连，第二与非门122的输出端与第二非门124的输入端相连；

[0062] 第二非门124的输出端与第一栅极驱动器110相连。

[0063] 具体地，在本发明实施例提供的上述驱动装置中，当第一选通控制模块120的结构为上述如图2a所示的结构时，模式控制信号EN为高电平信号时为第一状态，模式控制信号EN为低电平信号时为第二状态。同时，第一选通时钟信号Sclk为高电平信号时为有效信号。

[0064] 具体地，当本发明实施例提供的上述驱动装置中的第一选通控制模块采用上述第一与非门、第二与非门、第一非门和第二非门作为具体结构时，其工作原理为：在模式控制信号EN为高电平信号时：当第一选通时钟信号Sclk为高电平信号时，第一与非门的输出端为高电平信号，当第一与非门的输出端为高电平信号时，第一触发信号STV1传输给第一栅极驱动器以逐行驱动奇数行栅线；当第一选通时钟信号Sclk为低电平信号时，第一与非门的输出端为低电 平信号，此时，第一触发信号STV1被屏蔽不能输出。当模式控制信号EN为低电平信号时，第一选通时钟信号Sclk被屏蔽不能输出，因此无论第一选通时钟信号Sclk为低电平信号还是高电平信号，第一与非门的输出端都为高电平信号，当第一与非门的输出端为高电平信号时，第一触发信号STV1传输给第一栅极驱动器以逐行驱动奇数行栅线。

[0065] 或者，较佳地，在本发明实施例提供的上述的驱动装置中，如图3a所示，第一选通控制模块120，具体可以包括：第一晶体管T1，第二晶体管T2和第三晶体管T3；其中，[0066] 第一晶体管T1的栅极和第二晶体管T2的栅极均为第一选通控制模块120的模式控制信号EN端，第一晶体管T1的源极和第二晶体管T2的源极均与第一触发信号STV1端相连，第一晶体管T1的漏极与第三晶体管T3的源极相连，第二晶体管T2的漏极分别与第一栅极驱动器110和第三晶体管T3的漏极相连；

[0067] 第三晶体管T3的栅极为第一选通控制模块120的第一选通时钟信号Sclk端；

[0068] 且第一晶体管T1为N型晶体管，第二晶体管为P型晶体管；或第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管。

[0069] 具体地，在本发明实施例提供的上述驱动装置中，当第一选通控制模块的结构上述如图3a所示的结构时，当第一晶体管为P型晶体管时，模式控制信号EN为低电平信号时为第一状态，模式控制信号EN为高电平信号时为第二状态；反之，当第一晶体管为N型晶体管时，模式控制信号EN为高电平信号时为第一状态，模式控制信号EN为低电平信号时为第二状态。当第三晶体管为P型晶体管时，第一选通时钟信号Sclk为低电平信号时为有效信号；反之，当第三晶体管为N型晶体管时，第一选通时钟信号Sclk为高电平信号时为有效信号。

[0070] 具体地，当本发明实施例提供的上述驱动装置中的第一选通控制模块采 用上述第一晶体管，第二晶体管和第三晶体管作为具体结构时，以第一晶体管和第三晶体管均为N型晶体管，第二晶体管为P型晶体管为例，其工作原理为：在模式控制信号EN为高电平信号时：第二晶体管截止，第一晶体管导通，只有当第一选通时钟信号Sclk为高电平信号时，第三晶体管导通，第一触发信号STV1端与第一栅极驱动器导通，第一触发信号STV1传输给第一栅极驱动器以逐行驱动奇数行栅线；当第一选通时钟信号Sclk为低电平信号时，第一触发信号STV1端与第一栅极驱动器截止。在模式控制信号EN为低电平信号时：第一晶体管截止，第二晶体管导通，无论第三晶体管是否导通，第一触发信号STV1端与第一栅极驱动器都是导通的，第一触发信号STV1传输给第一栅极驱动器以逐行驱动奇数行栅线。

[0071] 以上仅是举例说明驱动装置中第一选通控制模块的具体结构，在具体实施时，第一选通控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0072] 较佳地，在本发明实施例提供的上述的驱动装置中，如图2b所示，第二选通控制模块220，具体可以包括：第三与非门221、第四与非门222、第三非门223和第四非门224；其中，[0073] 第三非门223的输入端为第二选通控制模块220的第二选通时钟信号Sclkb端，第三非门223的输出端与第三与非门221的第一输入端相连；

[0074] 第三与非门221的第二输入端为第二选通控制模块220的模式控制信号EN端，第三与非门221的输出端与第四与非门222的第一输入端相连；

[0075] 第四与非门222的第二输入端与第二触发信号STV2端相连，第四与非门222的输出端与第四非门224的输入端相连；

[0076] 第四非门224的输出端与第二栅极驱动器210相连。

[0077] 具体地，在本发明实施例提供的上述驱动装置中，当第二选通控制模块的结构上述如图2b所示的结构时，模式控制信号EN为高电平信号时为第一状态，模式控制信号EN为低电平信号时为第二状态。同时，第一选通时钟信号 Sclk为高电平信号时为有效信号。

[0078] 具体地，当本发明实施例提供的上述驱动装置中的第二选通控制模块采用上述第三与非门、第四与非门、第三非门和第四非门作为具体结构时，其工作原理为：在模式控制信号EN为高电平信号时：当第二选通时钟信号Sclkb为高电平信号时，第三与非门的输出端为高电平信号，当第三与非门的输出端为高电平信号时，第二触发信号STV2传输给第二栅极驱动器以逐行驱动偶数行栅线；当第二选通时钟信号Sclkb为低电平信号时，第三与非门的输出端为低电平信号，此时，第二触发信号STV2被屏蔽不能输出。当模式控制信号EN为低电平信号时，第二选通时钟信号Sclkb被屏蔽不能输出，因此无论第二选通时钟信号Sclkb为低电平信号还是高电平信号，第三与非门的输出端都为高电平信号，当第三与非门的输出端高电平信号时，第二触发信号STV2传输给第二栅极驱动器以逐行驱动偶数行栅线。

[0079] 或者，较佳地，在本发明实施例提供的上述的驱动装置中，如图3b所示，第二选通控制模块220，具体可以包括：第四晶体管T4，第五晶体管T5和第六晶体管T6；其中，[0080] 第四晶体管T4的栅极和第五晶体管T5的栅极均为第二选通控制模块220的模式控制信号EN端，第四晶体管T4的源极和第五晶体管T5的源极均与第二触发信号STV2端相连，第四晶体管T4的漏极与第六晶体管T6的源极相连，第五晶体管T5的漏极分别与第二栅极驱动器210和第六晶体管T6的漏极相连；

[0081] 第六晶体管T6的栅极为第二选通控制模块220的第二选通时钟信号Sclkb端；

[0082] 且第四晶体管T4为N型晶体管，第五晶体管T5为P型晶体管；或第四晶体管T4为P型晶体管，第五晶体管T5为N型晶体管。

[0083] 具体地，在本发明实施例提供的上述驱动装置中，当第二选通控制模块的结构上述如图3b所示的结构时，当第四晶体管为P型晶体管时，模式控制信 号EN为低电平信号时为第一状态，模式控制信号EN为高电平信号时为第二状态；反之，当第四晶体管为N型晶体管时，模式控制信号EN为高电平信号时为第一状态，模式控制信号EN为低电平信号时为第二状态。当第六晶体管为P型晶体管时，第二选通时钟信号Sclkb为低电平信号时为有效信号；反之，当第六晶体管为N型晶体管时，第二选通时钟信号Sclkb为高电平信号时为有效信号。

[0084] 具体地，当本发明实施例提供的上述驱动装置中的第二选通控制模块采用上述第四晶体管，第五晶体管和第六晶体管作为具体结构时，以第四晶体管和第五晶体管均为N型晶体管，第六晶体管为P型晶体管为例，其工作原理为：在模式控制信号EN为高电平信号时：第五晶体管截止，第四晶体管导通，只有当第二选通时钟信号Sclkb为高电平信号时，第六晶体管导通，第二触发信号STV2端与第二栅极驱动器导通，第二触发信号STV2传输给第二栅极驱动器以逐行驱动偶数行栅线；当第二选通时钟信号Sclkb为低电平信号时，第二触发信号STV2端与第二栅极驱动器截止。在模式控制信号EN为低电平信号时：第四晶体管截止，第五晶体管导通，无论第六晶体管是否导通，第二触发信号STV2端与第二栅极驱动器都是导通的，第二触发信号STV2传输给第二栅极驱动器以逐行驱动偶数行栅线。

[0085] 以上仅是举例说明驱动装置中第二选通控制模块的具体结构，在具体实施时，第二选通控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0086] 较佳地，在本发明实施例提供的上述的驱动装置中，当第一选通控制模块采用上述第一晶体管，第二晶体管和第三晶体管作为具体结构，第二选通控制模块采用上述第四晶体管，第五晶体管和第六晶体管作为具体结构时，第三晶体管和第六晶体管均为N型晶体管或均为P型晶体管。

[0087] 具体地，在具体实施时，在本发明实施例提供的上述驱动装置中，第一选通控制模块和第二选通控制模块可以通过显示面板的驱动集成电路(Driver IC)制作工艺集成于Driver IC中。较佳地，第一选通控制模块和第二选通控制模块可以通过阵列工艺形成在显示面板的阵列基板上，这种集成工艺不仅节省了成本，而且可以做到显示面板两边对称的美观设计，同时，还可以省去绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计。

[0088] 下面结合图2a和图2b、以及图3a和图3b所示的驱动装置以图4所示的输入输出时序图为例对本发明实施例提供的驱动装置的工作过程作以描述。在图4中，EN表示模式控制信号，Sclk表示第一选通时钟信号，Sclkb表示第二选通时钟信号，STV1表示第一触发信号，STV2表示第二触发信号，Gate(n)表示第n行栅线的信号；下述描述中以1表示高电位信号，0表示低电位信号。

[0089] 实例一：

[0090] 以包含图2a和图2b所示的结构的驱动装置的结构为例对其工作过程作以描述。具体地，选取如图4所示的输入输出时序图中的T1、T2和T3三个阶段。

[0091] 在T1阶段，EN＝0。此阶段中，由于EN＝0，第一选通时钟信号Sclk被屏蔽不能输出，因此无论Sclk＝0还是Sclk＝1，只要有第一触发信号STV1输出，第一触发信号STV1就会传输给第一栅极驱动器以逐行驱动奇数行栅线。此阶段中，由于EN＝0，第二选通时钟信号Sclkb被屏蔽不能输出，因此无论Sclkb＝0还是Sclkb＝1，只要有第二触发信号STV2输出，第二触发信号STV2就会传输给第二栅极驱动器以逐行驱动偶数行栅线。并且在一帧面画时间内，第一栅极驱动器和第二栅极驱动器相互配合实现逐行驱动每一行栅线。

[0092] 在T2阶段，EN＝1，Sclk＝1，Sclkb＝0。此阶段中，由于EN＝1，Sclk＝1，当第一与非门的输出端为1时，只要有第一触发信号STV1输出，第一触发信号STV1就会传输给第一栅极驱动器以逐行驱动奇数行栅线。此阶段中，由于EN＝1，Sclkb＝0，第三与非门的输出端为0，此时，第二触发信号STV2被屏蔽不能输出。因此在一帧画面时间内，只有第一栅极驱动器在逐行驱动奇数行 栅线。

[0093] 在T3阶段，EN＝1，Sclk＝0，Sclkb＝1。此阶段中，由于EN＝1，Sclkb＝1，当第三与非门的输出端为1，当第三与非门的输出端为1时，只要有第二触发信号STV2输出，第二触发信号STV2就会传输给第二栅极驱动器以逐行驱动偶数行栅线。此阶段中，由于EN＝1，Sclk＝0，第一与非门的输出端为0，此时，第一触发信号STV1被屏蔽不能输出。因此在一帧画面时间内，只有第二栅极驱动器在逐行驱动偶数行栅线。

[0094] 本发明实施例提供的上述驱动装置，在T1阶段，显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质；在T2和T3阶段时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质。因此通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

[0095] 实例二：

[0096] 以包含图3a和图3b所示的结构的驱动装置的结构为例对其工作过程作以描述，且在图3a和图3b所示的结构中，以第一晶体管、第三晶体管、第四晶体管和第六晶体管为N型晶体管，第二晶体管和第五晶体管为P型晶体管为例。具体地，选取如图4所示的输入输出时序图中的T1、T2和T3三个阶段。

[0097] 在T1阶段，EN＝0。此阶段中，由于EN＝0，第一晶体管截止，第二晶体管导通，无论第三晶体管是否导通(即无论Sclk＝0还是Sclk＝1)，第一触发信号STV1端与第一栅极驱动器都是导通的，只要有第一触发信号STV1输出，第一触发信号STV1就会传输给第一栅极驱动器以逐行驱动奇数行栅线。此阶段中，由于EN＝0，第四晶体管截止，第五晶体管导通，无论第六晶体管是否导通(即无论Sclk＝0还是Sclk＝1)，第二触发信号STV2端与第二栅极驱动器都是导通的，只要有第二触发信号STV2输出，第二触发信号STV2就会传输给第二栅极驱动器以逐行驱动偶数行栅线。并且在一帧面画时间内，第一栅极 驱动器和第二栅极驱动器相互配合实现逐行驱动每一行栅线。

[0098] 在T2阶段，EN＝1，Sclk＝1，Sclkb＝0。此阶段中，由于EN＝1，Sclk＝1，第二晶体管截止，第一晶体管和第三晶体管导通，第一触发信号STV1端与第一栅极驱动器导通，只要有第一触发信号STV1输出，第一触发信号STV1就会传输给第一栅极驱动器以逐行驱动奇数行栅线。此阶段中，由于EN＝1，Sclkb＝0，第四晶体管导通，第五晶体管和第六晶体管截止，此时，第二触发信号STV2端与第二栅极驱动器处于截止状态。因此在一帧画面时间内，只有第一栅极驱动器在逐行驱动奇数行栅线。

[0099] 在T3阶段，EN＝1，Sclk＝0，Sclkb＝1。此阶段中，由于EN＝1，Sclkb＝1，第五晶体管截止，第四晶体管和第六晶体管导通，第二触发信号STV2端与第二栅极驱动器导通，只要有第二触发信号STV2输出，第二触发信号STV2就会传输给第二栅极驱动器以逐行驱动偶数行栅线。此阶段中，由于EN＝1，Sclk＝0，第一晶体管导通，第二晶体管和第三晶体管截止，此时，第一触发信号STV1端与第一栅极驱动器处于截止状态。因此在一帧画面时间内，只有第二栅极驱动器在逐行驱动偶数行栅线。

[0100] 本发明实施例提供的上述驱动装置，在T1阶段，显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质；在T2和T3阶段时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质。因此通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

[0101] 进一步地，在本发明实施例提供的上述驱动装置中，第一栅极驱动器和第二栅极驱动器均为现有的栅极驱动器，具体结构在此不作详述。

[0102] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种驱动装置。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部 件。具体地，该显示装置的实施可以参见上述驱动装置的实施例，重复之处不再赘述。

[0103] 基于同一发明构思，本发明实施例还提供了一种显示面板的栅极驱动方法，显示面板包括：多条栅线，与第一触发信号端相连用于驱动显示面板上奇数行栅线的第一栅极驱动器、与第二触发信号端相连用于驱动显示面板上偶数行栅线的第二栅极驱动器，以及用于发送的模式控制信号的模式控制信号端，驱动方法包括：

[0104] 当模式控制信号为第一状态时，控制第一栅极驱动器和第二栅极驱动器的驱动方式为第一模式，且当模式控制信号由第一状态变为第二状态时，控制第一栅极驱动器和第二栅极驱动器的驱动方式由当前的第一模式切换到第二模式；

[0105] 当模式控制信号为第二状态时，控制第一栅极驱动器和第二栅极驱动器的驱动方式为第二模式，且当模式控制信号由第二状态变为第一状态时，控制第一栅极驱动器和第二栅极驱动器的驱动方式由当前的第二模式切换到第一模式；其中，

[0106] 第一模式为，显示奇数帧画面时逐行驱动奇数行栅线，显示偶数帧画面时逐行驱动偶数行栅线；或显示奇数帧画面时逐行驱动偶数行栅线，显示偶数帧画面时逐行驱动奇数行栅线；

[0107] 第二模式为，显示每一帧画面时均逐行驱动每一行栅线。

[0108] 本发明实施例提供的上述栅极驱动方法，具有第一模式和第二模式两种驱动模式，在以第一模式驱动时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质；在以第二模式驱动时，由于在显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质。因此上述驱动装置通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

[0109] 需要说明的是，本发明实施例提供的上述栅极驱动方法、驱动装置及显示装置，仅是将显示面板上的偶数行栅线与奇数行栅线分别作为两个独立单元来分时扫描，以此达到显示时减少驱动栅线的数目。若另有实施方案采用与本方案相同的技术原理，即只是改变为与本案例不同的栅线单元组合而未带来实质性创新或改善，例如将显示面板上端的栅线作为一个独立单元，下端的栅线作为另一个独立单元，甚至是组合为更多的独立单元来分时扫描，来规避本实施案例，这样的方案仍应属于本发明的保护范畴。

[0110] 本发明实施例提供的一种显示面板的栅极驱动方法、驱动装置及显示装置，具有第一模式和第二模式两种驱动模式，在以第一模式驱动时，由于减少了显示每帧画面时驱动栅线的数目，因此不仅可以达到降低功耗的目的，并且由于人眼的视觉暂留效应，还可以在降低功耗的同时保证仍具有较好的显示画面品质；在以第二模式驱动时，由于在显示每一帧画面时均逐行驱动每一行栅线，因此可以使显示面板具有极佳的显示画面品质。因此上述驱动装置通过在第一模式和第二模式之间的自由切换，可以达到在任意时刻减少驱动栅线数目以达到降低功耗的目的。

[0111] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。