具有多个二极管的电路以及用于控制该电路的方法

摘要

公开了具有多个二极管的电路以及用于控制该电路的方法。电路包括二极管电路和去激活电路。所述二极管电路包括第一端子、第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管。所述二极管电路被配置为：在导通时间中被前向偏置，而在断开时间中被反向偏置。所述去激活电路被配置为：在所述导通时间的结束之前的时刻，将第一组的二极管切换到去激活状态，所述第一组的二极管包括所述二极管电路中所包括的一个或更多个的但是少于所有二极管的二极管。

权利要求

1.一种用于操作电路的方法，所述电路包括第一端子和第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管，所述方法包括：在一个驱动周期中，在所述第一端子与所述第二端子之间在导通时间施加第一电压，所述第一电压被配置为对二极管进行前向偏置；

在所述导通时间之后，在所述第一端子与所述第二端子之间在断开时间施加第二电压，所述第二电压被配置为对二极管进行反向偏置；以及在所述导通时间的结束之前的时刻，将第一组的二极管切换到去激活状态，所述第一组的二极管包括所述电路中所包括的一个或更多个的但是少于所有二极管的二极管。

2.如权利要求1所述的方法，其中，在所述导通时间的结束之前的时刻，将所述第一组的二极管从激活状态切换到去激活状态。

3.如权利要求1所述的方法，其中，在所述导通时间期间，所述第一组的二极管处于去激活状态。

4.如权利要求1所述的方法，其中，所述第一组的二极管的选择取决于所述电路的负载条件。

5.如权利要求4所述的方法，其中，所述负载条件取决于通过所述电路的电流。

6.如权利要求4所述的方法，

其中，在多个后续的驱动周期中操作所述电路，

其中，在一个驱动周期中检测负载条件，以及

其中，检测到的负载条件被用于在下一驱动周期中选择所述第一组的二极管。

7.如权利要求5所述的方法，其中，所述第一组的二极管具有总体芯片大小，并且其中选择所述第一组的二极管以使得总体芯片大小随着通过所述电路的电流减小而增加。

8.如权利要求1所述的方法，进一步包括：

在所述导通时间期间去激活进一步的一组二极管，所述进一步的一组二极管包括所述电路中所包括的一个或更多个的但是少于所有二极管的二极管。

9.如权利要求8所述的方法，其中，所述进一步的一组二极管的选择取决于所述电路的负载条件。

10.如权利要求9所述的方法，其中，所述负载条件取决于通过所述电路的电流。

11.如权利要求8所述的方法，

其中，在多个后续的驱动周期中操作所述电路，

其中，在一个驱动周期中检测负载条件，以及

其中，检测到的负载条件被用于在下一驱动周期中选择所述进一步的一组二极管。

12.如权利要求9所述的方法，其中，所述进一步的一组二极管具有总体芯片大小，并且其中选择所述进一步的一组二极管以使得所述进一步的一组的总体芯片大小随着通过所述电路的电流减小而增加。

13.如权利要求1所述的方法，其中，所述二极管选自包括以下项的组：双极二极管；

肖特基二极管；以及

低效率发射极二极管。

14.如权利要求1所述的方法，其中，所述第一组的二极管从激活状态切换到去激活状态的时刻是在所述导通时间的结束前所述二极管的载流子寿命的一倍至五倍之间。

15.一种电路，包括：

二极管电路，包括第一端子、第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管，所述二极管电路被配置为在导通时间中被前向偏置，而在断开时间中被反向偏置；

去激活电路，被配置为在所述导通时间的结束之前的时刻将第一组的二极管从激活状态切换到去激活状态，所述第一组的二极管包括所述二极管电路中所包括的一个或更多个的但是少于所有二极管的二极管。

16.如权利要求15所述的电路，其中，所述去激活电路被配置为：取决于所述电路的负载条件来选择所述第一组的二极管。

17.如权利要求16所述的电路，其中，所述负载条件取决于通过所述电路的电流。

18.如权利要求16所述的电路，

其中，所述二极管电路被配置为在多个后续的驱动周期中进行操作，其中，所述去激活电路被配置为在一个驱动周期中检测负载条件并且使用检测到的负载条件在下一驱动周期中选择所述第一组的二极管。

19.如权利要求17所述的方法，其中，所述第一组的二极管具有总体芯片大小，并且其中所述去激活电路被配置为：选择所述第一组的二极管以使得总体芯片大小随着通过所述电路的电流减小而增加。

20.如权利要求15所述的电路，其中，所述去激活电路进一步被配置为：在所述导通时间期间去激活进一步的一组二极管，所述进一步的一组二极管包括所述二极管电路中所包括的一个或更多个的但是少于所有二极管的二极管。

21.如权利要求20所述的电路，其中，所述去激活电路被配置为：取决于所述电路的负载条件来选择所述进一步的一组二极管。

22.如权利要求15所述的电路，其中，所述去激活电路包括：与所述多个二极管中的至少一个串联连接的至少一个开关；以及驱动电路，被配置为开启以及关断所述至少一个开关。

23.如权利要求22所述的电路，其中，所述至少一个开关包括MOS晶体管。

24.如权利要求23所述的电路，其中，所述MOS晶体管包括与串联连接于所述至少一个开关的所述至少一个二极管背对背连接的内部二极管。

25.如权利要求23所述的电路，其中，至少一个MOS晶体管包括保护部件，所述保护部件被配置为当所述MOS晶体管两端的电压超过预定电压阈值时，激活所述MOS晶体管。

26.如权利要求25所述的电路，其中，所述保护部件包括在所述MOS晶体管的漏极端子与栅极端子之间耦接的齐纳二极管。

27.一种操作电路的方法，所述电路包括第一端子、第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管，所述方法包括：在一个驱动周期中，在所述第一端子与所述第二端子之间在导通时间施加第一电压，所述第一电压被配置为对二极管进行前向偏置；

在所述导通时间之后，在所述第一端子与所述第二端子之间在断开时间施加第二电压，所述第二电压被配置为对二极管进行反向偏置；以及在所述导通时间期间保持第一组的二极管处于去激活状态，所述第一组的二极管包括所述电路中所包括的一个或更多个的但是少于所有二极管的二极管。

说明书

具有多个二极管的电路以及用于控制该电路的方法

技术领域

[0001] 本公开的实施例涉及具有多个二极管的电路以及用于控制该电路的方法。

背景技术

[0002] 双极二极管广泛用在自动化和工业领域中的不同电路应用中。例如，在电子开关周期性地开启并且关断电感负载的开关应用中，可以采用二极管作为在已经关断开关之后
接纳在电感负载中感应出的电流的续流二极管。

[0003] 在二极管的操作中，导通损耗发生。这些导通损耗取决于二极管两端的电压（一般被提及为前向电压VF）以及通过二极管的电流。

[0004] 进一步地，当二极管受前向偏置并且传导电流时，在二极管中存储起因于具有n型电荷载流子和p型电荷载流子的电荷载流子等离子体的电荷（一般被提及为反向恢复电
荷QRR）。当二极管的操作状态从前向偏置状态改变为反向偏置状态时，必须在二极管能够阻断对二极管进行反向偏置的电压之前从二极管去除反向恢复电荷。这种处理一般被提及
为反向恢复处理。在反向恢复处理期间，二极管中所存储的电荷引起反向电流（一般被提及为IRR）。这种起因于二极管中所存储的电荷的反向电流乘以在反向恢复处理期间二极管两端的电压等于起因于反向恢复处理的功率损耗的下限。这些损耗的时间积分等于每次二极
管从前向偏置状态改变为反向偏置状态时所浪费的能量。

[0005] 通常，在给定的额定电流和给定的电压阻断能力下，带有低前向电压（和低导通损耗）的二极管具有更高的反向恢复电荷，反之亦然。通常，依照在实现二极管的应用中发生的最高电流来选取二极管的额定电流。带有高额定电流的二极管具有大的芯片大小，并且具有高反向恢复电荷。当二极管以低于额定电流的电流操作时，二极管超尺寸从而在低电
流时，起因于反向恢复电荷QRR的相对高的损耗发生。

[0006] 因此，想要减少电路应用中的二极管损耗。

发明内容

[0007] 第一方面涉及一种用于操作电路的方法。所述电路包括第一端子和第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管。所述方法包括：在一个驱动
周期中，在所述第一端子与所述第二端子之间在导通时间施加第一电压，其中，所述第一电压被配置为对所述二极管进行前向偏置；在所述导通时间之后，在所述第一端子与所述第
二端子之间在断开时间施加第二电压，其中，所述第二电压被配置为对所述二极管进行反
向偏置；在所述导通时间的结束之前的时刻，将第一组的但是少于所述多个二极管的二极
管切换到去激活状态。

[0008] 第二方面涉及一种电路。所述电路包括具有第一端子和第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管的二极管电路。所述二极管电路被配置
为：在导通时间中被前向偏置，而在断开时间中被反向偏置。所述电路进一步包括去激活电路，被配置为在所述导通时间的结束之前的时刻，将第一组的但是少于所述多个二极管的
二极管从激活状态切换到去激活状态。

[0009] 第三方面涉及一种用于操作电路的方法。所述电路包括第一端子、第二端子以及在所述第一端子与所述第二端子之间并联耦接的多个二极管。所述方法包括：在一个驱动
周期中，在所述第一端子与所述第二端子之间在导通时间施加第一电压，其中，所述第一电压被配置为对所述二极管进行前向偏置；在所述导通时间之后，在所述第一端子与所述第
二端子之间在断开时间施加第二电压，其中，所述第二电压被配置为对所述二极管进行反
向偏置；以及将第一组二极管在所述导通时间期间保持在去激活状态，所述第一组二极管
包括所述电路中所包括的一个或更多个的但是少于所有二极管的二极管。

[0010] 在阅读下面的详细描述并且查看随附的附图时，本领域技术人员将认识到附加的特征和优点。

附图说明

[0011] 现在将参照附图解释示例。附图用于图解基本原理，从而仅图解对于理解基本原理所必须的各方面。附图并非成比例。在附图中，同样的标号代表同样的特征。

[0012] 图1图解包括多个二极管的二极管电路的第一实施例；图2图解图1的二极管电路的修改；
图3示出图解根据图1的电路的操作原理的时序图；
图4图解包括图1或图2的二极管电路的应用电路的实施例；
图5图解二极管电路的第二实施例；
图6图解二极管电路的第三实施例；
图7图解二极管和垂直p-MOS开关的芯片上芯片（chip-on-chip）集成的示例。

具体实施方式

[0013] 在下面的详细描述中，参照随附的附图，附图形成描述的一部分，并且在附图中通过图解的方式示出其中可以实施本发明的具体实施。

[0014] 图1图解下面将被提及为二极管电路的电路10的第一实施例。二极管电路10包括多个（n个，其中，n≥2）在第一端子21与第二端子22之间并联耦接的二极管111-11n。
在图1中，示出n=4个二极管。然而，这仅仅是示例。二极管111-11n的总数量可以取决于
采用二极管电路10的具体应用而变化。在该实施例中，二极管111-11n使得它们的阴极耦
接到第一端子21，并且使得它们的阳极耦接到第二端子22。电路10的端子21、22可以例
如耦接到负载（未示出）的端子。

[0015] 端子21、22被配置为接收电压V。该电压V可以具有第一极性和第二极性中的一个。第一极性对二极管111-11n进行前向偏置，而第二极性对二极管111-11n进行反向偏置。
在下面，具有第一极性的电压V的电压电平将又被提及为第一电压电平V1，具有第二极性
的电压电平将又被提及为第二电压电平V2。

[0016] 在图1的实施例中，单独的二极管111-11n可以独立于彼此而被激活以及去激活。为此，相应的开关121、122、123、12n与二极管111-11n中的每一个串联连接。驱动电路30被配置为输出开启并且关断单独的开关121-12n的驱动信号S1、S2、S3、Sn。以下解释驱动电路
30的操作原理。多个二极管111-11n中的每一个当与之串联连接的对应开关121-12n开启
时（处于导通状态下）被激活，当与之串联连接的对应开关121-12n关断时（处于断开状态下）被去激活。

[0017] 单独的二极管111-11n可以集成在一个公共半导体芯片中，或可以集成在两个或更多个分离的半导体芯片中。甚至可以在分离的半导体芯片中集成二极管111-11n中的每
一个。

[0018] 独立地激活并且去激活多个二极管111-11n中的每一个以及激活并且去激活二极管111-11n的可能性仅仅是示例。根据进一步的实施例，总是激活二极管111-11n中的至少
一个。根据又一进一步的实施例，一起激活并且去激活二极管111-11n中的至少两个。图2
图解实现这两个选项的二极管电路10的实施例。

[0019] 在图2的二极管电路10中，永久激活第一二极管111。也就是说，第一二极管111使得其阴极直接连接到第一端子21，并且使得其阳极直接连接到第二端子22，从而在第一二极管111与端子21、22中的一个之间不存在开关。第二二极管112和第三二极管113经由
激活或去激活第二二极管112和第三二极管113二者的公共开关1223连接到端子21、21。

[0020] 以下解释图1和图2的二极管电路10的操作原理。为了解释的目的，首先假设激活二极管111-11n中的每一个。也就是说，当第一电压电平V1施加到端子21、22时，二极管
111-11n中的每一个能够传导电流。仅为了解释的目的，进一步假设单独的二极管111-11n具有相同芯片大小，从而它们具有相同额定电流。

[0021] 当二极管111-11n被前向偏置时，导通损耗发生。在给定的通过具有二极管111-11n的并联电路的负载电流I下，可以通过增加二极管电路10的二极管111-11n的数量（即通过增加总体芯片大小）来减少这些导通损耗。总体芯片大小是单独的二极管111-11n的各芯片大小之和。

[0022] 然而，芯片大小的增加可能造成开关损耗（换流损耗）的增加。当对应二极管111-11n的操作状态从前向偏置状态改变为反向偏置时，即当电压V从第一电压电平V1改
变为第二电压电平V2时，开关损耗发生在二极管111-11n中的每一个中。下面参照多个二
极管中的第i二极管11i来解释该情况。当第i二极管11i被前向偏置并且传导一部分电
流I时，包括电子和空穴的电荷载流子等离子体出现在二极管11i的半导体区域中。当第
i二极管11i被反向偏置时，从第i二极管11i去除起因于该等离子体的电荷（反向恢复电
荷）。去除电荷载流子等离子体引起反向恢复电流（一般被提及为IRR）从第i二极管11i流动。反向恢复电流乘以在反向恢复处理期间第i二极管11i两端的电压定义与反向恢复处
理有关的二极管中发生的损耗。当反向恢复电流仍然为高时，并且当第i二极管11i两端
的电压已经增加时，这些损耗朝向反向恢复处理的结束而增加。这些损耗的时间积分等于
在每个开关处理中在第i二极管11i中所浪费的能量。二极管111-11n中的每一个中所存
储的反向恢复电荷取决于每个二极管的芯片大小，并且随着芯片大小增加而增加。

[0023] 在图1和图2的二极管电路10中，可以通过在开关处理期间合适地激活并且去激活二极管111-11n中的单独的二极管来将包括导通损耗和开关损耗的总损耗最小化。开关
处理包括两个后续时间段，即电压V具有第一电压电平V1时并且当想要使二极管111-11n
中的至少一个传导电流时的导通时间、以及当电压V具有第二电压电平V2并且当想要使端
子21、22之间没有电流流动时的断开时间。通常，由于在二极管111-11n从前向偏置状态
（导通状态）转变到反向偏置状态（阻断状态）期间开关损耗发生，因此多个二极管111-11n中的一些可以在导通时间的开始时被激活，并且可以在转换发生之前被去激活。然而，二极管
111-11n中的至少一个保持激活。

[0024] 当去激活二极管111-11n中的一个而仍然激活多个二极管111-11n中的至少另一个时，去激活的（多个）二极管两端的电压最多与仍然受前向偏置的二极管两端的电压对应。
去激活的二极管中所存储的电荷随着通过二极管的电流为零而减少。因此，在反向偏置电
压施加到端子21、22之前所去激活的二极管中发生的第一量的开关损耗比如果该二极管
并未被去激活而是替代地经端子21、22之间的电压V而被反向偏置则将在该二极管中发生
的第二量的开关损耗更低。下面，第一量与第二量之间的差被提及为开关损耗的增益。

[0025] 在二极管电路10中，当去激活二极管中的至少一个时，所激活的二极管两端的电压增加。这造成在去激活之后二极管电路10中的导通损耗的增加。然而，特别是当在导通
时间的结束前相对很短的时间去激活二极管111-11n中的至少一个时，这种导通损耗的增
加比通过较早去激活所述二极管所获得的开关损耗的增益更小。

[0026] 以此方式，有效的芯片大小可以关于导通损耗和开关损耗而得以优化。在导通时间的开始时，激活第一数量的二极管111-11n。该第一数量可以与总数量n对应，或可以少
于总数量，但为至少一个（1）。从该数量的二极管，在导通时间的结束之前去激活至少一个二极管。因此，存在两组二极管，即在导通时间的结束之前去激活的第一组二极管以及在导通时间期间永久激活的第二组二极管。第二组可以包括（例如因为没有与之串联连接的开
关所以）无法被去激活的二极管或可以被激活并且去激活而且在导通时间期间永久激活的
二极管。

[0027] 根据进一步的实施例，在导通时间期间根本不激活第一组二极管。也就是说，这些二极管在导通时间期间保持在去激活状态，而第二组二极管在导通时间期间处于激活状
态。

[0028] 图3示出图解图1和图2的二极管电路10的操作原理的时序图。在图3中，示出在第一端子21与第二端子22之间所施加的电压V以及第二组二极管的激活状态的时序
图。在图3中，第一组二极管的激活状态由激活或去激活该组二极管中的至少一个的一个
驱动信号Sj表示。为了解释的目的，假设对应的二极管当驱动Sj信号具有高电平时被激
活，而当驱动信号具有低电平时被去激活。

[0029] 在图3中，T1代表从第一时刻t1持续到第二时刻t2的导通时间。在导通时间期间，第一端子21与第二端子22之间所施加的电压V具有对多个二极管111-11n中被激活的
这些二极管进行前向偏置的第一电压电平V1。T2代表从第二时刻t2到第三时刻t3的断开
时间。在断开时间期间，第一端子21与第二端子22之间所施加的电压V具有对多个二极
管111-11n中被激活的这些二极管进行反向偏置的第二电压电平V2。图3中仅示意性地图
解电压V。当然，在实际电路中，电压V的斜率不是（如图3所图解的）垂直的。

[0030] 参照图3，第一组二极管在大多数导通时间T1被激活。然而，在就在导通时间T1的结束前的时刻tx去激活第一组中的至少一个二极管（在图3中由在时间tx变低的驱动信
号Sj指示），而仍然激活第二组中的至少一个二极管（图3中未图解第二组二极管的激活信号）。可以永久激活第二组中的该至少一个二极管。

[0031] 根据一个实施例，当去激活第一组中的至少一个二极管时的时间tx与当对二极管电路10进行反向偏置时的时间t2之间的时间差是在载流子寿命的一倍至五倍之间。特别
地，该时间差可以在1微秒（μs）与10μs之间。

[0032] 在图3的实施例中，新的操作周期在当电压V再次假设对二极管电路10进行前向偏置的第一电平V1时的时间t3开始。此时，再次激活第一组二极管和第二组二极管。与
图3中的图解不同的是，激活也可以发生在t2与t3之间的更早的时间。

[0033] 属于第一组和属于第二组的二极管111-11n的选择可以随着每个驱动周期而改变，或可以在若干驱动周期之后改变。尤其是在存在根本不激活的至少一个二极管的操作
情况下，这可能有助于将损耗更均衡地分布在二极管111-11n当中，因为选择未激活的至少一个二极管可以随着时间而改变。

[0034] 在其中在导通时间期间某时刻激活第一组二极管（从而这些第一组二极管在导通时间期间并不保持在去激活状态）的实施例中，在导通时间的开始时激活的二极管的数量
（即第一组二极管的数量与第二组二极管的数量之和）可以取决于二极管电路10的负载条
件而变化。也就是说，可以存在在导通时间期间根本不激活的进一步的一组二极管，其中，该进一步的一组二极管的数量可以取决于二极管电路的负载条件而变化。设n是二极管电
路中的二极管的总数量，其中：
n = n1 + n2 + n3 (1),
其中，n1是第一组二极管的数量，n2是第二组二极管的数量，n3是进一步的一组二极
管的数量。在导通时间的开始时激活的二极管的数量与n1+n2对应，其中，在导通时间的结束之前去激活n1个二极管，并且贯穿导通时间激活n2个二极管。

[0035] 根据一个实施例，负载条件由通过前向偏置状态下的二极管电路10的负载电流I表示。在该实施例中，驱动电路30接收表示负载电流I的电流信号SI，并且取决于电流信
号SI来选择第一数量。驱动电路30可以被配置为估计一个驱动周期中的电流信号SI，并
且取决于所估计的电流信号SI来调整在随后的驱动周期中激活的二极管的总数量。根据
进一步的实施例，驱动电路30被配置为调整在一个驱动周期中激活的二极管的数量。同样
地，可以取决于电流信号SI来调整第一组二极管的数量，其中，该数量可以随着电流I减小而增加。根据一个实施例，在导通时间的开始时激活的二极管的总数量随着负载电流I减
小而减小。

[0036] 根据进一步的实施例，在第一组二极管的数量取决于电流信号SI而可变化的同时，在导通时间的开始时激活所有二极管111-11n。

[0037] 第一组和第二组中的每一个表示芯片大小（其为单独的组中的二极管的芯片大小之和）。根据一个实施例，单独的二极管具有不同的芯片大小。在此情况下，驱动电路30可以不仅取决于电流信号SI来选择第一组和第二组中的二极管的数量，而且可以选择第一组
二极管和第二组二极管，以使得第一组所表示的芯片大小和第二组所表示的芯片大小随着
负载电流增加而增加。同样地，第一组所表示的芯片大小可以随着负载减小而增加，也就是说，当负载电流减小时，在导通时间的结束之前去激活更高量的芯片大小。

[0038] 图4示意性地图解其中二极管电路10用作为续流电路的应用电路。二极管电路10在图4中被图解为电路方框，并且可以如之前参照图1和2所解释的那样或如以下参照
图5和图6所解释的那样得以实现。参照图4，应用电路包括具有电感负载L和开关元件
40的串联电路，其中所述串联电路连接在用于正电势V+的端子与用于基准电势GND的端子
之间。二极管电路10与负载L并联连接，以使得当开启开关元件40时二极管电路10被反
向偏置。在此情况下，各电源端子之间的电压基本上被施加到负载L。

[0039] 开关元件40接收驱动信号SL，驱动信号SL被配置为打开或闭合（关断或开启）开关元件40。当开关元件40被闭合时，负载L耦接到用于基准电势GND的端子，并且电力被
供给至负载L，从而能量以磁方式存储在负载L中。在开关元件40被闭合的同时，二极管
电路10被反向偏置。当开关元件40被打开时，负载L中所存储的能量感应出对二极管电
路10进行前向偏置的负载L两端的电压，二极管电路10然后传导续流电流以便对负载进
行换流。

[0040] 可以周期性地打开以及闭合开关元件40。在很多应用中，例如（图2所示的）PWM（脉宽调制）信号SL被提供给开关元件40以便将PWM电压施加到负载L。

[0041] 在图3中还图解了驱动信号SL的时序图。仅为了解释的目的，假设驱动信号SL的高电平开启开关元件40（从而对二极管电路10进行反向偏置），并且驱动信号SL的低电平
关断开关元件40（从而对二极管电路10进行前向偏置）。

[0042] 根据一个实施例，生成用于开关元件40的驱动信号SL的驱动电路50生成PWM信号SL’以及该信号SL’的时间延迟版本，其中，时间延迟信号是开关元件40所接收到的驱动信号SL。这两个信号SL、SL’具有确实相同的占空比。这两个信号之间的时间延迟是当去激活第二组二极管时的时刻tx与当二极管电路10被反向偏置时的时间t2之间的想要的时间
延迟。在此情况下，每次PWM信号SL’的预定斜率（该实施例中的上升斜率）发生时，驱动电路30就可以接收PWM信号SL’并且去激活第二组二极管。图3中图解该情况，其中，还示
出PWM信号SL’。

[0043] 驱动电路30可以被配置为通过估计端子21、22之间的电压的极性或通过估计驱动开关元件40的驱动信号SL来检测导通时间T1的开始。当然，可以在超前于导通时间的
断开时间期间已经激活（例如通过开启对应开关121-12n）在导通时间的开始时有效的二极管。

[0044] 二极管电路10的二极管111-11n可以集成在一个半导体本体中。二极管111-11n可以然后借助于例如，介电区域而彼此隔离。

[0045] 参照图5，用于激活并且去激活二极管111-11n的开关121-12n可以是MOS晶体管（诸如MOSFET）。在图5的实施例中，MOSFET是p型MOSFET。然而，可以替代地使用任何其
它类型的MOSFET或任何其它类型的开关器件。

[0046] 开关121-12n可以实现为具有相对低的电压阻断能力。当对二极管电路10进行前向偏置时，并且当将要去激活对应二极管111-11n时，单独的开关121-12n中的任意一个阻
断。然而，在此情况下，激活其它二极管111-11n中的至少一个，从而与阻断开关两端的电压对应的端子21、22之间的电压基本上是所述至少一个前向偏置二极管的前向电压。该电压
最多大约是若干伏特。可以用在二极管电路10中的具有低电压阻断能力的开关121-12n通
常具有低的导通电阻，从而与二极管111-11n串联的开关121-12n并不明显增加二极管电路
10的导通损耗。诸如齐纳二极管或雪崩二极管的钳位二极管（未图解）可以并联连接到开
关121-12n，以便限制开关121-12n两端的电压。

[0047] 当对二极管电路10进行反向偏置时，二极管111-11n阻断反向偏置电压，并且因此保护开关121-12n。根据一个实施例，在对二极管电路10进行反向偏置时，开启开关121-12n。这有助于保持单独的开关121-12n两端的电压为低，并且有助于保护开关121-12n。当开关
121-12n实现为使得它们的内部体二极管与对应二极管111-11n背对背连接的MOSFET时，当
对二极管电路10进行反向偏置时，无需开启开关121-12n。在此情况下，每个MOSFET的体二极管将MOSFET两端的电压钳位到体二极管的前向电压。参照图5，具有连接到对应二极管
的阳极端子的漏极端子（或具有连接到对应二极管的阴极端子的源极端子）的p型MOSFET
具有与对应二极管背对背连接的内部体二极管。

[0048] 在特定条件下，当二极管电路10被前向偏置时，峰值电流（过电流）可能发生。尤其是在其中去激活二极管111-11n中的至少一个的操作情形中，存在峰值电流使得这些激活的二极管过载的风险。

[0049] 根据一个实施例，二极管电路10包括保护部件，其在过电流条件的情况下激活所去激活的二极管中的至少一些。图6图解具有过电流保护部件的二极管电路10的实施例。
在该二极管电路10中，每当电压V具有对二极管电路10进行前向偏置的极性并且具有
比预定电压电平更高的电压电平时，开启这些被关断以去激活对应二极管111-11n的开关
121-12n。预定电压电平为使得仅在过电流情形的情况下电压V达到该电压电平。在图6的
实施例中，保护部件包括齐纳二极管141-14n。齐纳二极管141-14n中的每一个连接在开关
121-12n中的一个的漏极端子D与栅极端子G之间。在图6的实施例中，开关121-12n实现
为n型（增强）MOSFET。连接齐纳二极管141-14n中的每一个，以使得当MOSFET的负载路径
电压（漏极-源极电压）基本上达到齐纳二极管141-14n的击穿电压（齐纳电压）时，其开启对应MOSFET 121-12n。齐纳二极管141-14n独立于对应的驱动信号S1-Sn开启MOSFET 111-11n。
也就是说，当电压V达到预定阈值时，齐纳二极管越过驱动信号S1-Sn。当被去激活的二极
管的MOSFET 121-12n开启时，对应的二极管111-11n分得总电流的份额，由此减少通过之前激活的那些二极管的电流。单独的齐纳二极管保持被去激活的二极管的MOSFET导通，直到
端子21、22之间的电压V落到预定阈值之下。

[0050] 去激活部件（开关）121-12n和二极管111-11n可以集成在同一封装或模块中。根据一个实施例，开关和对应二极管集成在具有包括二极管的第一半导体芯片和包括开关的第二半导体芯片的芯片上芯片布置中。

[0051] 图7图解这样的芯片上芯片布置的一个实施例。在图7中，标号11i代表之前解释的二极管111-11n中的第i二极管，标号12i代表对应开关。参照图7，第i二极管11i实
现为垂直二极管，并且包括第一半导体本体100，在第一半导体本体100中，布置第一导电
类型的第一发射极区域（阳极区域）111和第二导电类型的第二发射极区域（阴极区域）112。
第一发射极区域111和第二发射极区域112在第一半导体本体100的垂直方向上间隔开。
在第一发射极区域111与第二发射极区域112之间布置第一导电类型和第二导电类型之一
的并且比第一发射极区域111和第二发射极区域112更低掺杂的基极区域113。第一发射
极区域111电连接到第一半导体本体100的第一表面101上所布置的第一接触电极121，第
二发射极区域112电连接到与第一表面101相对的第二表面102上所布置的第二接触电极
122。

[0052] 在图7的实施例中，MOSFET 12i在第二半导体本体200中实现为包括至少一个晶体管单元的垂直MOSFET。晶体管单元包括电连接到源极（S）电极221的源极区域211以及
将源极区域211与漂移区域213接合的本体区域212。本体区域212位于漂移区域213与
源极区域211之间。MOSFET进一步包括电连接到漏极电极223的漏极区域214，其中，在漏
极区域214与本体区域212之间布置漂移区域213。MOSFET进一步包括邻近本体区域212
并且通过栅极电介质232与本体区域212介电绝缘的栅极电极231。栅极电极231包括若
干栅极电极区段，其中，每个栅极电极区段邻近一个晶体管单元的源极区域211和本体区
域212。这些栅极电极区段中的每一个电连接到栅极端子G（尽管仅一个栅极电极区段与
栅极端子G之间的连接在图7中是可见的）。栅极电极231以常规方式用于控制源极区域
211与漂移区域213之间的本体区域212中的导通沟道。栅极电极231电连接到栅极端子
G。

[0053] MOSFET可以包括多个晶体管单元，其中，单独的晶体管单元通过使得它们的源极区域211电连接到公共源极电极221而并联连接。进一步地，单独的晶体管单元共享漂移
区域213和漏极区域214。源极电极221进一步连接到单独的晶体管单元的本体区域212。

[0054] MOSFET可以实现为n型MOSFET或p型MOSFET。在n型MOSFET中，源极区域211、漂移区域213和漏极区域214是n掺杂的，而本体区域212是p掺杂的。在p型MOSFET中，
源极区域211、漂移区域213和漏极区域214是p掺杂的，而本体区域212是n掺杂的。

[0055] 参照图7，漏极电极223电连接并且安装到二极管11i的阳极电极121。可以在阳极电极121与漏极电极223之间布置连接层300（诸如焊料层或导电粘合层等）。

[0056] 根据一个实施例，MOSFET 12i是p型MOSFET，二极管的第一发射极区域111是p掺杂的，从而形成第i二极管11i的阳极区域，而第二发射极区域112是n掺杂的，从而形成
阴极区域。基极区域113可以是n掺杂的或p掺杂的。

[0057] 图7示出一个二极管11i和对应的开关12i。根据进一步的实施例（未示出），若干个二极管被集成在半导体本体100中。在此情况下，单独的二极管共享第二发射极区域112和基极区域113。单独的二极管的第一发射极区域111在半导体本体100的横向方向上间
隔开。可选地，在单独的二极管的单独的第一发射极区域111之间布置垂直介电层。在第
一发射极区域111中的每一个上，可以安装MOSFET或另一类型的开关，以激活或去激活对
应的二极管。

[0058] 在之前解释的实施例中，单独的二极管的电路符号是双极二极管（pin二极管）的电路符号。然而，也可以将单独的二极管实现为其它类型的二极管（诸如肖特基二极管）。肖特基二极管具有比双极二极管更低的反向恢复电荷。甚至可以在一个二极管电路10中实现不同类型的二极管。也就是说，二极管电路10中的至少一个二极管可以实现为肖特基二
极管，而二极管中的至少另一个实现为双极二极管。在该实施例中，可以连接肖特基二极管以使得其总是被激活（不包括去激活部件）。例如，图2的二极管111可以实现为肖特基二极管。

[0059] 根据进一步的实施例，将二极管电路10的二极管111-11n中的至少一个优化为使得低反向恢复电荷存储在前向偏置模式下的二极管中。例如，可以通过实现具有低发射极
效率的二极管的发射极区域（诸如图7的发射极区域111、112）中的一个来获得具有低反向恢复电荷的二极管。在该实施例中，可以连接具有低效率发射极的二极管，以使得其总是被激活（不包括去激活部件）。例如，图2的二极管111可以实现为低效率发射极二极管。

[0060] 虽然已经公开了本发明各个示例性实施例，但对于本领域技术人员显而易见的是，在不脱离本发明的精神和范围的情况下，可以作出各种改变和修改，这将实现本发明的一些优点。对于本领域技术人员而言很明显，可以合适地代替执行相同功能的其它组件。应提到的是，参照具体附图所解释的特征可以与其它附图的特征组合，即使在尚未明确提到
这一点的那些情况下。这样的对于创新构思的修改意图由随附权利要求所覆盖。

[0061] 空间有关的术语（诸如“ 在……之下 ”、“ 以下 ”、“ 低于 ”、“ 在……上 ”和“ 之上 ”等）用于便于用以解释一个元件相对于第二元件的定位的描述。除了与图中所描绘的不同定向之外，这些术语意图还包括器件的不同定向。进一步地，诸如“第一” 和“ 第二 ”等的术语也用于描述各个元件、区域、区段等，并且也并非意图进行限制。贯穿于描述，同样的术语提及同样的元件。

[0062] 如在此使用的那样，术语“ 具有 ” 、“ 包含 ”、“ 包括 ”和“ 含有 ”等是指示所声明的要素或特征的存在性的开放式术语，而非排除附加要素或特征。数量词“ 一个 ”、“ 某个 ”以及代词“ 这 个” 意图包括复数以及单数，除非上下文另外清楚指明。

[0063] 应理解，除非另外具体地声明，否则在此所描述的各个实施例的特征可以彼此组合。

[0064] 虽然已经在此图解并且描述了具体实施例，但本领域普通技术人员应领会，在不脱离本发明的范围的情况下，可以由多种替换和/或等同的实现来代替所示出并且描述的
具体实施例。本申请意图覆盖在此所讨论的具体实施例的任何改动和变形。因此，意图仅
由权利要求及其等同物来限制本发明。