本发明为基于双图案快速同步方法的跳频传输系统。本发明系统可以快速稳定的建立同步，通过短周期跳频图案快速建立初始同步，由长周期跳频图案保持稳定的同步。系统由可编程逻辑器构成的基带模块进行数据处理，如协议帧的组装和拆卸、跳频图案生成、系统同步以及系统多参数配置等；通过对射频集成芯片的软件配置完成射频特性处理，如上/下变频、调制解调，低噪声放大和功率放大等；系统工作参数可根据应用需求配置基带模块及射频模块实现；系统工作模式可根据通信需求设置为定频或跳频通信系统，通过上位机界面进行便捷灵活的配置。双图案快速同步方法增强了系统抗干扰性，缩短了同步建立时间，保密性好，抗干扰能力和抗截获能力强。
1.基于双图案快速同步方法的跳频传输系统，由基带模块和射频模块构成，其中射频模块主要由射频收发芯片及其外围电路构成，基带模块由可编程逻辑器件及其外围电路组成，其特征在于：系统含有可编程逻辑器FPGA(1)、FPGA配置接口（2）、外部时钟模块（3）、闪存(4) 、电源模块（5）、指示灯（6）、上位机接口(7)、射频接口（9）、电平转换模块（8）、射频集成芯片（19）、射频开关（20和25）、带通滤波器（21和26）、功率放大器（22）、低噪声放大器（23）、天线(24)，其中：
1.1可编程逻辑器FPGA (1)、电平转换模块（8）、闪存(4)、FPGA配置接口(2)组成基带模块的核心数据处理模块，可编程逻辑器FPGA(1)作为主控制器控制硬件模块，做数字信号处理的工作，电平转换模块（8）将上位机数据和基带模块的数据进行电平转换匹配，实现用户数据的发送和接收，闪存(4)用来存储配置文件，FPGA配置接口(2)用来下载应用程序；
1.2. 可编程逻辑器FPGA (1)中的同步模块（13）作为系统同步控制模块，在发送或接收状态发出发送或接收指令作用于上位机驱动速率转换模块（12），收发切换控制模块（17），射频参数配置模块（16）以及跳频图案发生器（15），使其处于相应的收发状态进行数据收发和频率跳变；
1.3数据帧操作模块（18）主要对上位机数据进行缓存，在收发切换控制模块（17）下进行数据帧的组装或者拆卸，发送状态下，将缓存的待发送数据组帧后通过射频接口（9）传送给射频模块，通过天线（24）发送出去，接收状态下，由天线接收的信号经过射频模块处理后送入数据帧操作模块（18）进行拆帧操作，拆帧后的数据通过上位机驱动速率转换模块（12）进行速率转换后将数据传输至上位机显示；
1.4. 跳频图案发生器（15）在不同时间控制射频模块产生不同频率的载波，该载波频率与基带数据或射频数据进行信号调制解调，实现频率的跳变；
2.根据权利要求1中所述的基于双图案快速同步方法的跳频传输系统，其特征在于：
所述的1.2中，同步模块（13）是系统进行无线数据传输的核心控制模块，采用一种快速同步算法实现。同步实现过程分为三个状态，同步建立状态使用改进型独立信道法利用短周期图案使系统快速建立初始同步；同步保持状态使用同步头法利用长周期图案保持系统同步；数据跳频通信状态，利用协议帧和精准时钟法在同步保持状态下使用长周期图案的频率进行准确的同步频率跳变。
3.根据权利要求1中所述的基于双图案快速同步方法的跳频传输系统，其特征在于：
所述的1.3中，数据帧操作模块（18）将上位机数据进行串并转换后缓存在数据区，等待发送指令有效时进行数据装帧：添加前向冗余位，同步帧头，装载用户数据，加入后向冗余位，构成完整的一帧数据；在接收状态数据帧操作模块（18）进行拆帧操作：丢弃前向冗余位，提取同步帧头进行判定，若为系统设定的帧头则该帧数据有效，启动接收有效用户数据，若不是系统约定的帧头则舍弃该帧数据；收发切换控制模块（17）在收发指令下选取基带模块的发送或接收链路以隔离收发状态间的干扰；
4.根据权利要求1中所述的基于双图案快速同步方法的跳频传输系统，其特征在于：
所述的1.4中，跳频图案发生器（15）产生一定周期的m序列，由m序列优选对生成平衡Gold码，经过对应周期的混沌序列加密，最后进行宽间隔处理，处理后的序列控制频率合成器生成周期可灵活配置的跳频图案；根据同步模块的要求，跳频图案发生器（15）要产生两个跳频图案，一个为长周期的图案用于跳频数据通信，以提高保密性，一个为短周期的图案用于建立同步，以缩短同步建立的时间；
5.根据权利要求1中所述的基于双图案快速同步方法的跳频传输系统，其特征在于：
系统配置模块（14）是上位机对系统功能参数进行配置的核心模块，根据上位机发出的配置指令由上位机驱动速率转换模块（12）解析后，根据指令的类型分别作用于同步模块（13）、上位机驱动速率转换模块（12）和射频参数配置模块（16）来灵活修改系统参数。
基于双图案快速同步方法的跳频传输系统
技术领域
[0001] 本发明涉及一种跳频通信无线数据传输系统，属于无线通信领域，系统涉及跳频通信技术、跳频图案以及同步技术，对于频率跳变的传输系统，其跳变规律极难被侦获，因此可用于数据保密传输，系统易于扩展，配置灵活。
背景技术
[0002] 传统的无线数据传输系统只在单一频率上通信，当该频率受到较大干扰时则极易发生通信中断的现象；另外单一频率也极易被敌方截获和跟踪，导致信息的泄露。跳频通信系统中的频率跟随跳频图案的规律随机跳变，难以被敌方截获。因此有抗干扰强、抗截获能力强，高保密性，频谱资源共享的特点。跳频系统在军事或民用领域都得到了广泛的应用。
[0003] 常用的跳频传输系统采用单一的跳频图案进行同步建立和数据通信，影响同步建立时间或系统抗截获性，且系统参数可调性不强，配置性不够。本发明提供一种基于双图案快速同步方法的跳频传输系统，通过两个不同周期的跳频图案建立同步和进行数据通信，能够缩短同步建立时间，提高抗截获性。
发明内容
[0004] 本发明的目的在于，提供一种基于双图案快速同步方法的跳频传输系统，该系统的特点是抗截获能力强、抗干扰性强。除此之外，系统的多种参数可通过上位机软件灵活配置：其中端口波特率支持1.2Kbps、9.6Kbps、19.2Kbps、115.2Kbps、230Kbps等多种可选，上位机接口可根据用户需求选择RS232、RS485、RS422标准接口，跳频速率可配置为250跳/S-1000跳/S，发送功率为-5dbm到30dbm可调；系统通信方式可设置为定频或跳频通信，系统发送速率支持1.2Kbps~230Kbps可选，即满足低速率用户要求，也可提供高速数据速率的应用。系统中同步模块采用了双图案同步方式的快速同步方法具有快速稳定建立同步的特点和高保密性。
[0005] 本发明是采用以下技术手段实现的：
[0006] 1、基于双图案快速同步方法的跳频传输系统，由基带模块和射频模块构成，其中射频模块主要由射频收发芯片及其外围电路构成，基带模块由可编程逻辑器件及其外围电路组成，其特征在于：系统含有可编程逻辑器FPGA(1)、FPGA配置接口（2）、外部时钟模块（3）、闪存(4) 、电源模块（5）、指示灯（6）、上位机接口(7)、射频接口（9）、电平转换模块（8）、射频集成芯片（19）、射频开关（20和25）、带通滤波器（21和26）、功率放大器（22）、低噪声放大器（23）、天线(24)，其中：
[0007] 1.1可编程逻辑器FPGA (1)、电平转换模块（8）、闪存(4)、FPGA配置接口(2)组成基带模块的核心数据处理模块，可编程逻辑器FPGA(1)作为主控制器控制硬件模块，做数字信号处理的工作，电平转换模块（8）将上位机数据和基带模块的数据进行电平转换匹配，实现用户数据的发送和接收，闪存(4)用来存储配置文件，FPGA配置接口(2)用来下载应用程序；
[0008] 1.2. 可编程逻辑器FPGA (1)中的同步模块（13）作为系统同步控制模块，在发送或接收状态发出发送或接收指令作用于上位机驱动速率转换模块（12），收发切换控制模块（17），射频参数配置模块（16）以及跳频图案发生器（15），使其处于相应的收发状态进行数据收发和频率跳变；
[0009] 1.3数据帧操作模块（18）主要对上位机数据进行缓存，在收发切换控制模块（17）下进行数据帧的组装或者拆卸，发送状态下，将缓存的待发送数据组帧后通过射频接口（9）传送给射频模块，通过天线（24）发送出去，接收状态下，由天线接收的信号经过射频模块处理后送入数据帧操作模块（18）进行拆帧操作，拆帧后的数据通过上位机驱动速率转换模块（12）进行速率转换后将数据传输至上位机显示；
[0010] 1.4. 跳频图案发生器（15）在不同时间控制射频模块产生不同频率的载波，该载波频率与基带数据或射频数据进行信号调制解调，实现频率的跳变；
[0011] 2、在1.2所述中的同步模块（13）是系统进行无线数据传输的核心控制模块，采用一种快速同步算法实现。同步实现过程分为三个状态，同步建立状态使用改进型独立信道法利用短周期图案使系统快速建立初始同步；同步保持状态使用同步头法利用长周期图案保持系统同步；数据跳频通信状态，利用协议帧和精准时钟法在同步保持状态下使用长周期图案的频率进行准确的同步频率跳变。
[0012] 3、数据帧操作模块（18）将上位机数据进行串并转换后缓存在数据区，等待发送指令有效时进行数据装帧：添加前向冗余位，同步帧头，装载用户数据，加入后向冗余位，构成完整的一帧数据；在接收状态数据帧操作模块（18）进行拆帧操作：丢弃前向冗余位，提取同步帧头进行判定，若为系统设定的帧头则该帧数据有效，启动接收有效用户数据，若不是系统约定的帧头则舍弃该帧数据；收发切换控制模块（17）在收发指令下选取基带模块的发送或接收链路以隔离收发状态间的干扰；
[0013] 4、在1.4所述中的跳频图案发生器（15）产生一定周期的m序列，由m序列优选对生成平衡Gold码，经过对应周期的混沌序列加密，最后进行宽间隔处理，处理后的序列控制频率合成器生成周期可灵活配置的跳频图案；根据同步模块的要求，跳频图案发生器（15）要产生两个跳频图案，一个为长周期的图案用于跳频数据通信，以提高保密性，一个为短周期的图案用于建立同步，以缩短同步建立的时间；
[0014] 5、系统配置模块（14）是上位机对系统功能参数进行配置的核心模块，根据上位机发出的配置指令由上位机驱动速率转换模块（12）解析后，根据指令的类型分别作用于同步模块（13）、上位机驱动速率转换模块（12）和射频参数配置模块（16）来灵活修改系统参数；
[0015] 本发明基于双图案快速同步方法的跳频传输系统，具有以下优势：
[0016] 1.系统采用模块化软硬件设计，将系统主要的信号处理工作放在可编程逻辑器FPGA (1)和射频集成芯片（19）中实现，简化了硬件结构，降低了系统体积和功耗。
[0017] 2.跳频系统的系统参数灵活可变。通过系统配置模块（14）发出控制指令给各模块可修改系统各参数，满足不同应用需求。
[0018] 3.跳频系统的同步方法采用了长短周期的双图案同步方式，结合独立信道法和同步头法以及精准时钟法实现的一种快速同步算法，具有快速建立同步，稳定保持同步，准确同步跳频的优点。
[0019] 4、跳频系统的跳频图案周期可调，增大了系统使用中的灵活性，通过平衡GOLD码和混沌序列的加密处理提高了图案本身的保密性，由宽间隔处理拉大了跳变频率的间隔，减少频带干扰，提高了系统性能。
附图说明
[0020] 图1为本发明的系统基本原理框图；
[0021] 图2为本发明的系统整体结构框图；
[0022] 图3为本发明的系统基带模块结构图；
[0023] 图4为跳频系统射频模块结构框图；
[0024] 图5为同步方法实现过程；
[0025] 图6为跳频图案发生器结构图；
具体实施方式
[0026] 以下结合说明书附图对本发明的实施做进一步的说明：
[0027] 本发明系统可以实现一对一的点对点方式和多对多组网方式的无线数据传输，系统基本原理框图为图1，系统包含发送端和接收端，通过射频开关实现接收链路和发送链路的切换，工作模式为半双工模式。发送端，系统同步控制跳频图案在不同时刻输出不同的跳频序列控制频率合成器产生不同的频率，用户数据和该载波频率进行信号调制，经过滤波，功率放大之后由天线发送出去；接收端，系统同步控制跳频图案在对应时刻输出对应的跳频序列控制频率合成器产生对应的频率，由天线接收到的用户数据经过噪声滤除和低噪声放大处理后，信号和该载波频率进行对应方式的解调，恢复出原始用户数据。
[0028] 本发明的系统整体结构框图为图2，用于表明系统中上位机、基带模块和射频模块的连接关系，上位机主要功能是作为信源信宿收发用户数据，以及修改跳频系统的功能参数；基带模块的主要功能是进行数字信号处理工作；射频模块主要功能是进行数模/模数转换，射频信号处理等。
[0029] 图3所示是本发明的系统基带模块结构图，跳频系统的软件程序由FPGA配置接口2下载到闪存4中，系统上电后由可编程逻辑器FPGA1从闪存4中将程序和配置文件载入开始工作。外部上位机通过上位机接口7用来和跳频系统交换数据和进行跳频系统参数的配置，上电时系统默认上位机接口为RS232标准接口，由上位机软件配置决定接口标准，硬件切换到相应的接口。上位机的数据和可编程逻辑器FPGA1的数据通过电平转换模块8进行电平转换和速率匹配。系统中的可编程逻辑器FPGA1中各个模块的工作时钟由外部时钟模块3经过时钟分配模块10分配得到，其中外加时钟为40MHZ晶振时钟源。指示灯6包含有系统角色灯、发送状态灯、接收状态灯、同步灯等，直观展示系统当前所处状态。可编程逻辑器FPGA1通过射频接口9对射频模块中的射频集成芯片19寄存器进行初始化，并配置射频参数，控制射频开关20和25，进行链路选通。
[0030] 可编程逻辑器FPGA1作为系统的控制核心，完成系统的数字信号处理工作。可编程逻辑器内部各个功能模块的工作时钟由外加时钟源经过时钟分配模块10调用可编程逻辑器内PLL分配得到，所得时钟稳定。电源模块5将12V电源转换为5V、3.3V、1.8V供给可编程逻辑器FPGA1，保证各模块正常工作。复位信号处理11由系统的硬复位和同步模块检测到系统失步产生的软复位决定，系统一旦失步或检测到硬复位请求则快速复位到同步建立状态，以快速重建同步。同步模块13是系统数据传输的核心控制模块，由短周期图案用独立信道法建立初始同步，由长周期图案用同步字头法和精准时钟法，保持系统同步及进行数据通信。上位机发送的数据按照上位机软件协议定义的格式和速率编码后经过电平转换送入可编程逻辑器内，再经过上位机驱动速率转换模块12进行相应的译码和速率转换然后被可编程逻辑器识别，进行数据缓存和装帧操作，通过射频接口9写入射频模块，通过射频模块接入基带的数据执行相反操作被送到上位机显示。可编程逻辑器FPGA1通过射频参数配置模块16，将寄存器配置值写入到射频集成芯片以设定系统的工作状态和射频参数。收发切换控制模块17由同步模块控制发出收发指令，通过电平触发方式控制射频开关和基带链路，准确进行选通功能，隔离收发之间的干扰。
[0031] 图4为跳频系统射频模块结构框图，此模块目的是进行数模/模数转换、信号调制解调、信号放大、滤波等射频信号处理。在发送状态，射频开关20和25选通发送链路，将基带信号送入射频集成芯片19，此时射频集成芯片的频率合成器在跳频图案发生器15控制下生成一个频率，该频率与基带信号进行上变频调制，调制后的信号送至带通滤波器21滤波处理后送入功率放大器22，放大后的信号由天线24发送出去；在接收状态，射频开关20和25选通接收链路，天线24接收无线信号送入带通滤波器26滤除干扰，滤波后的信号送至低噪声放大器23提高信号信噪比，放大后的信号再送入射频集成芯片，此时射频集成芯片的数字频率合成器在跳频图案发生器15控制下生成一个频率，该频率与发送端的频率由同步模块保证一致性，故该频率可正确解调接收到的信号，解调后的信号，送入基带模块；由此完成射频信号处理。
[0032] 图5为双图案快速同步方法的实现过程，①②过程使用独立信道法，在短周期跳频图案中选择收发双方约定的专门信道建立初始同步；③⑤过程使用同步头法，通过同步协议帧的收发，保持系统同步；④⑥过程使用精准时钟法，通过频率的相同跳变规律实现数据的跳频通信；其中③④⑤⑥过程中使用的跳变频率取自于长周期跳频图案。
[0033] 图6为跳频图案发成器结构图，由可编程逻辑器FPGA1产生两对优选对的m序列A，m序列B，模二加生成平衡Gold码，经过混沌序列加密，最后进行宽间隔处理，处理后的序列控制频率合成器生成跳频图案，由可编程逻辑器进行周期设置。 根据本系统发明的同步方法，跳频图案发生器要产生两个不同周期的跳频图案，一个为短周期的跳频图案，在初始同步建立过程中使用，可有效克服传统独立信道法固定信道的低抗干扰性和长周期图案同步搜索时间长的缺点；一个为长周期的跳频图案，在同步保持状态下，作为数据通信中的跳变规律进行频率跳变，可增加敌方捕获难度，有效提高抗截获能力，提高保密性。
