半导体器件及其制备方法

摘要

本申请提供了一种半导体器件及其制备方法。该半导体器件包括：半导体衬底；栅极，设置在半导体衬底上，且栅极的垂直于半导体衬底方向的竖直截面具有远离半导体衬底的一侧形成有凹槽的凹形结构；硅化金属物层，覆盖在栅极的上表面，部分填充栅极的凹槽。本申请所提供的这种半导体器件中，栅极为上表面具有凹槽的凹形结构，通过形成凹槽的方式增加了栅极上表面的表面积，增加栅极上表面的表面积，进而增加其与硅化金属物的接触面，降低使用电阻，增加流通电流，在提高了半导体器件的运行速度的同时降低了功耗。

权利要求

1.一种半导体器件，其特征在于，包括：半导体衬底；

栅极，设置在所述半导体衬底上，且所述栅极的垂直于半导体衬底方向的竖直截面具有远离所述半导体衬底的一侧形成有凹槽的凹形结构；

硅化金属物层，覆盖在所述栅极的上表面，部分填充所述栅极的凹槽，所述栅极的凹槽的垂直于半导体衬底方向的竖直截面具有半圆形结构；

所述半导体器件通过以下步骤制备得到：

在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；

在所述半导体衬底、所述预备栅极以及所述栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；

沿所述预备栅极和所述栅极保护掩膜的侧表面在所述第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；

在所述第一刻蚀阻挡层上形成包裹所述侧壁层的侧壁保护牺牲层；

刻蚀去除位于所述栅极保护掩膜上的第一刻蚀阻挡层；

刻蚀去除所述栅极保护掩膜形成第一凹槽；

在所述第一凹槽的凹槽表面上形成所述栅极刻蚀掩膜；

在侧壁保护牺牲层和所述栅极刻蚀掩膜上形成所述栅极刻蚀牺牲层；

刻蚀去除部分所述栅极刻蚀牺牲层，形成第二凹槽；

沿所述第二凹槽侧壁表面向下刻蚀所述预备栅极，形成具有凹形结构的栅极，所述栅极的凹形结构的垂直于半导体衬底方向的竖直截面具有半圆形结构；

刻蚀去除所述栅极刻蚀牺牲层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于所述栅极的侧壁层；

在所述栅极上，所述侧壁层高于所述栅极的部分之间形成硅化金属物层；

或通过以下步骤制备得到：

在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；

在所述半导体衬底、所述预备栅极以及所述栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；

沿所述预备栅极和所述栅极保护掩膜的侧表面在所述第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；

在所述第一刻蚀阻挡层上形成包裹所述侧壁层的侧壁保护牺牲层；

刻蚀去除位于所述栅极保护掩膜上的第一刻蚀阻挡层；

刻蚀去除所述栅极保护掩膜形成第一凹槽，在所述侧壁保护牺牲层上形成第二刻蚀阻挡层；

在所述第二刻蚀阻挡层和所述栅极刻蚀掩膜上形成栅极刻蚀牺牲层；

刻蚀去除部分所述栅极刻蚀牺牲层，形成第二凹槽；

沿所述第二凹槽表面向下刻蚀所述预备栅极，形成具有凹形结构的栅极，所述栅极的凹形结构的垂直于半导体衬底方向的竖直截面具有半圆形结构；

刻蚀去除所述栅极刻蚀牺牲层、第二刻蚀阻挡层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于所述栅极的侧壁层；

在所述栅极上，所述侧壁层高于所述栅极的部分之间形成硅化金属物层。

2.根据权利要求1所述的半导体器件，其特征在于，还包括：侧壁层，沿所述栅极的侧壁设置，且上表面高于所述栅极的上表面，在所述栅极的上表面上形成填充凹槽；

所述硅化金属物层设置在所述填充凹槽中。

3.根据权利要求2所述的半导体器件，其特征在于，还包括：刻蚀阻挡层，包括沿所述半导体衬底的上表面延伸的第一部分、设置在所述侧壁层和所述栅极之间的第二部分，以及设置在所述侧壁层和硅化金属物层之间的第三部分。

4.一种权利要求1中所述的半导体器件的制备方法，其特征在于，包括以下步骤：在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；

在所述半导体衬底、所述预备栅极以及所述栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；

沿所述预备栅极和所述栅极保护掩膜的侧表面在所述第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；

在所述第一刻蚀阻挡层上形成包裹所述侧壁层的侧壁保护牺牲层；

刻蚀去除位于所述栅极保护掩膜上的第一刻蚀阻挡层；

刻蚀去除所述栅极保护掩膜形成第一凹槽；

在所述第一凹槽的凹槽表面上形成所述栅极刻蚀掩膜；

在侧壁保护牺牲层和所述栅极刻蚀掩膜上形成所述栅极刻蚀牺牲层；

刻蚀去除部分所述栅极刻蚀牺牲层，形成第二凹槽；

沿所述第二凹槽侧壁表面向下刻蚀所述预备栅极，形成具有凹形结构的栅极，所述栅极的凹形结构的垂直于半导体衬底方向的竖直截面具有半圆形结构；

刻蚀去除所述栅极刻蚀牺牲层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于所述栅极的侧壁层；

在所述栅极上，所述侧壁层高于所述栅极的部分之间形成硅化金属物层。

5.一种权利要求1中所述的半导体器件的制备方法，其特征在于，包括以下步骤：在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；

在所述半导体衬底、所述预备栅极以及所述栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；

沿所述预备栅极和所述栅极保护掩膜的侧表面在所述第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；

在所述第一刻蚀阻挡层上形成包裹所述侧壁层的侧壁保护牺牲层；

刻蚀去除位于所述栅极保护掩膜上的第一刻蚀阻挡层；

刻蚀去除所述栅极保护掩膜形成第一凹槽，在所述侧壁保护牺牲层上形成第二刻蚀阻挡层；

在所述第二刻蚀阻挡层和所述栅极刻蚀掩膜上形成栅极刻蚀牺牲层；

刻蚀去除部分所述栅极刻蚀牺牲层，形成第二凹槽；

沿所述第二凹槽表面向下刻蚀所述预备栅极，形成具有凹形结构的栅极，所述栅极的凹形结构的垂直于半导体衬底方向的竖直截面具有半圆形结构；

刻蚀去除所述栅极刻蚀牺牲层、第二刻蚀阻挡层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于所述栅极的侧壁层；

在所述栅极上，所述侧壁层高于所述栅极的部分之间形成硅化金属物层。

说明书

半导体器件及其制备方法

技术领域

[0001] 本申请属于半导体领域，尤其涉及一种半导体器件及其制备方法。

背景技术

[0002] 随着半导体器件的广泛推广应用，半导体器件得到越来越的使用和认可。越来越多的消费者不仅关注于半导体器件的新功能，而是更多地关注于半导体性能的改进。

[0003] 为了能够适应越来越快的工作、生活节奏，如何能够提高半导体器件的使用速度已经成为一个新的课题。在图1a-1c给出了一种传统自对准硅化物工艺中基体的示意性剖视图。以下将结合图1a-1c简述这种传统自对准硅化物工艺步骤。

[0004] 如图1a中基体结构所示，在衬底100上形成多个器件隔离区102。衬底100之上，相邻隔离区10间形成薄氧化层104。在薄氧化层104上形成栅极106和栅侧壁层108。

[0005] 如图1b中基体结构所示，在衬底100中注入离子，然后利用退火工艺形成源漏区110

[0006] 如图1c中基体结构所示，在栅极106和源漏区110上形成硅化金属物层112，由于这些硅化金属物层112的形成过程采用的是自对准工艺，其中没有任何附加掩膜的步骤。这个硅化物覆盖的过程被称为自对准硅化物工艺。

[0007] 这种自对准硅化物工艺在互补金属氧化物半导体（CMOS）工艺降低了栅极电阻。然而，随着栅极长度的减小，栅极的电阻也称栅极的方阻随之增加。另一方面，增加栅极的面积是改善栅极方阻的重要方面。因此，需要寻求一种新的自对准工艺以改善栅极的面积，栅极电阻，进而提高半导体器件的运行速度。

发明内容

[0008] 为了解决现有技术中的不足，本申请提供了一种半导体器件及其制备方法，以便于提高半导体器件的运行速度。

[0009] 在本申请的一个方面，提供了一种半导体器件，包括：半导体衬底；栅极，设置在半导体衬底上，且栅极的垂直于半导体衬底方向的竖直截面具有远离半导体衬底的一侧形成有凹槽的凹形结构；硅化金属物层，覆盖在栅极的上表面，部分填充栅极的凹槽。

[0010] 在本申请的第二个方面，提供了一种上述半导体器件的制备方法，包括以下步骤：在半导体衬底上形成预备栅极和沿预备栅极侧表面延伸的侧壁层，侧壁层的高度高于预备栅极的高度，形成位于预备栅极上的第一凹槽；在半导体衬底、侧壁层的外露表面以及第一凹槽的凹槽表面上形成栅极刻蚀掩膜；在栅极刻蚀掩膜上形成栅极刻蚀牺牲层；刻蚀去除位于栅极表面上部分的栅极刻蚀牺牲层，形成第二凹槽；沿第二凹槽的侧壁表面向下刻蚀栅极，形成具有凹形结构的栅极；刻蚀去除栅极刻蚀牺牲层和栅极刻蚀掩膜的余下部分，保留栅极和高度高于栅极的侧壁层；在栅极上，侧壁层高于栅极的部分之间形成硅化金属物层。

[0011] 在本申请的第三个方面，提供了一种上述半导体器件的制备方法，包括以下步骤：在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；在半导体衬底、预备栅极以及栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；沿预备栅极和栅极保护掩膜的侧表面在第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；在第一刻蚀阻挡层上形成包裹侧壁层的侧壁保护牺牲层；刻蚀去除位于栅极保护掩膜上的第一刻蚀阻挡层；刻蚀去除栅极保护掩膜形成第一凹槽；在第一凹槽的凹槽表面上形成栅极刻蚀掩膜；在侧壁保护牺牲层和栅极刻蚀掩膜上形成栅极刻蚀牺牲层；刻蚀去除部分栅极刻蚀牺牲层，形成第二凹槽；沿第二凹槽侧壁表面向下刻蚀预备栅极，形成具有凹形结构的栅极；刻蚀去除栅极刻蚀牺牲层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于栅极的侧壁层；在栅极上，侧壁层高于栅极的部分之间形成硅化金属物层。

[0012] 在本申请的第四个方面，提供了一种上述半导体器件的制备方法，包括以下步骤：在半导体衬底上形成上表面分别设置有栅极保护掩膜的预备栅极；在半导体衬底、预备栅极以及栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层；沿预备栅极和栅极保护掩膜的侧表面在第一刻蚀阻挡层上形成侧壁层，该侧壁层的高度高于栅极的高度，低于栅极保护掩膜的高度；在第一刻蚀阻挡层上形成包裹侧壁层的侧壁保护牺牲层；刻蚀去除位于栅极保护掩膜上的第一刻蚀阻挡层；刻蚀去除栅极保护掩膜形成第一凹槽，在侧壁保护牺牲层上形成第二刻蚀阻挡层；在第二刻蚀阻挡层和栅极刻蚀掩膜上形成栅极刻蚀牺牲层；刻蚀去除部分栅极刻蚀牺牲层，形成第二凹槽；沿第二凹槽表面向下刻蚀预备栅极，形成具有凹形结构的栅极；刻蚀去除栅极刻蚀牺牲层、第二刻蚀阻挡层、侧壁保护牺牲层、栅极刻蚀掩膜的余下部分，保留栅极和高度高于栅极的侧壁层；在栅极上，侧壁层高于栅极的部分之间形成硅化金属物层。

[0013] 本申请所提供的这种半导体器件中，栅极为上表面具有凹槽的凹形结构，通过形成凹槽的方式增加了栅极上表面的表面积，进而增加其与硅化金属物的接触面，降低使用电阻，增加流通电流，在提高了半导体器件的运行速度的同时降低了功耗。在本申请所提供的这种半导体器件的制备方法中首先形成侧壁层的高度高于栅极的高度，形成位于栅极上的第一凹槽的结构，然后对侧壁层和栅极的外露表面进行保护，依照侧壁层高于栅极的结构，在栅极中心线的上方对栅极进行刻蚀，进而形成具有凹形结构的栅极。该方法简单易行，且所形成的结构中，沿所述栅极中心线的对称性较好，进而保证其性能良好、运行稳定。

[0014] 除了上面所描述的目的、特征和优点之外，本申请还有其它的目的、特征和优点。下面将参照图，对本申请作进一步详细的说明。

附图说明

[0015] 附图构成本说明书的一部分、用于进一步理解本申请，附图示出了本申请的优选实施例，并与说明书一起用来说明本申请的原理。图中：

[0016] 图1a示出了根据传统自对准硅化物工艺中在衬底上隔离区、薄氧化层、栅极和栅侧壁层后基体结构的剖视图；

[0017] 图1b示出了在图1a基础上，形成源漏区后基体结构的剖视图；

[0018] 图1c示出了在图1b基础上，在栅极和源漏区上形成硅化金属物层后基体结构的剖视图；

[0019] 图2示出了根据本申请具体实施方式的半导体器件的一种结构剖视图；

[0020] 图3a示出了根据本申请半导体器件制备方法的一种具体实施方式中完成在预备栅极上方形成第一凹槽的步骤后基体结构的剖视图；

[0021] 图3b示出了在图3a的基础上完成形成栅极刻蚀掩膜的步骤后基体结构的剖视图；

[0022] 图3c示出了在图3b的基础上完成形成栅极刻蚀牺牲层，并刻蚀形成第二凹槽的步骤后基体结构的剖视图；

[0023] 图3d示出了在图3c的基础上完成刻蚀预备栅极，形成具有凹形结构的栅极的步骤后基体结构的剖视图；

[0024] 图3e示出了在图3d的基础上完成刻蚀去除所述栅极刻蚀牺牲层和所述栅极刻蚀掩膜的余下部分的步骤后的基体结构的剖视图；

[0025] 图3f示出了在图3e的基础上完成形成硅化金属物层的步骤后基体结构的剖视图；

[0026] 图4a示出了根据本申请半导体器件制备方法制备具有图3a中基体结构的一种具体实施方式中完成在半导体衬底、预备栅极以及栅极保护掩膜层的外露表面上形成第一刻蚀阻挡层的步骤后的基体结构的剖视图；

[0027] 图4b示出了在图4a的基础上完成形成侧壁层、侧壁保护牺牲层并刻蚀去除所述栅极保护掩膜所述第一凹槽的步骤后的基体结构的剖视图；以及

[0028] 图4c示出了在图4b的基础上完成去除所述侧壁保护牺牲层的步骤后基体结构的剖视图。

具体实施方式

[0029] 应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

[0030] 需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本申请的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于包含和/或包括时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

[0031] 为了便于描述，在这里可以使用空间相对术语，如在……之上、在……上方、上面的等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为在其他器件或构造上方或在其他器件或构造之上的器件之后将被定位为在其他器件或构造下方或在其他器件或构造之下。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符作出相应解释。

[0032] 现在，将参照附图更详细地描述根据本申请的示例性实施例。然而，这些示例性实施例可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本申请的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

[0033] 在本申请的一种具体实施方式中，如图2中所示出的半导体器件结构，该半导体器件包括：半导体衬底1、栅极2、硅化金属物层3。其中栅极2设置在半导体衬底1上，且栅极2垂直于半导体衬底方向的竖直截面具有远离半导体衬底1的一侧形成有凹槽的凹形结构。硅化金属物层3覆盖在栅极2的上表面，并填充栅极2的凹槽。本申请中所提供的这种半导体器件中，栅极2为上表面具有凹槽的凹形结构，通过形成凹槽的方式增加了栅极2上表面的表面积，进而增加栅极2与硅化金属物层3的接触面，降低使用电阻，增加流通电流，在提高了半导体器件的运行速度的同时降低了功耗。

[0034] 优选地，如图2中所示出的半导体器件结构，在本申请上述半导体器件中还包括侧壁层4，该侧壁层4沿栅极2的侧壁设置，且上表面高于栅极2的上表面，在栅极2的上表面上形成填充凹槽；此时，硅化金属物层3设置填充凹槽中。在这种结构中，将硅化金属物层3设置于由侧壁层4和栅极2之间高度差所产生的填充凹槽中，其结构更为稳定，且便于制作。

[0035] 更为优选地，如图2中所示出的半导体器件结构，在本申请上述半导体器件中还包括第一刻蚀阻挡层5。该第一刻蚀阻挡层5包括沿半导体衬底1的上表面延伸的第一部分、设置在侧壁层4和栅极2之间的第二部分，以及设置在侧壁层4和硅化金属物层3之间的第三部分。该第一刻蚀阻挡层5的设置一方面能够在制备过程中保护半导体衬底1和栅极2，另一方面也能够保护最终所形成的半导体结构，进而增加所制备的半导体器件的结构稳定性。

[0036] 更为优选地，如图2中所示出的半导体器件结构，在本申请上述半导体器件中栅极2的凹槽垂直于半导体衬底方向的竖直截面具有半圆形结构。这种半圆形结构一方面有利于硅化金属物层3的沉积形成，另一方面能够增加栅极上表面与硅化金属物层3之间的接触面积，进一步降低半导体器件的内部电阻，提高器件使用速度，降低功耗。

[0037] 在半导体器件中，根据功能需要可以制作多组重复单元，每组重复单元采用相同的结构相同的制备方法。在本申请所保护的半导体器件及其制备方法中主要描述了位于半导体衬底上的一组栅极的结构，该半导体器件可以具有多组相同的栅极结构，每组栅极的结构按照本申请所提供的结构和方法即可，在此不再一一说明。

[0038] 在本申请的一种具体实施方式中，如图3a至3f制备半导体器件过程中各步骤基体结构的剖视图所示，该半导体器件的制备方法包括如下步骤：如图3a所示，在半导体衬底1上形成预备栅极2′和沿预备栅极2′侧表面延伸的侧壁层4，该侧壁层4的高度高于预备栅极2′的高度，形成位于预备栅极2′上的第一凹槽81，进而形成如图3a中所示的基体结构。其中半导体衬底1所采用的材料包括但不限于单晶硅；预备栅极2′所采用的材料包括但不限于多晶硅。

[0039] 在如图3a所示的基体结构的基础上，在半导体衬底1、侧壁层4的外露表面以及第一凹槽81的凹槽表面上形成栅极刻蚀掩膜61，进而形成如图3b中所示的基体结构。其中栅极刻蚀掩膜61的材料优选为氧化物，在后续的步骤中其可以通过以H2SO4为刻蚀液湿法刻蚀去除。

[0040] 在如图3b所示的基体结构的基础上，在栅极刻蚀掩膜61上形成栅极刻蚀牺牲层71；刻蚀去除部分栅极刻蚀牺牲层71，形成第二凹槽82，进而形成如图3c中所示的基体剖面结构示意图中的基体结构。栅极刻蚀牺牲层71的材料包括但不限于为无定型碳或有机绝缘材料，在后续的步骤中该栅极刻蚀牺牲层71优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0041] 在如图3c所示的基体结构的基础上，沿第二凹槽82的侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2，进而形成如图3d中所示的基体结构。在沿第二凹槽82侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2的过程中优选采用干法刻蚀工艺，其中刻蚀气体优选为Cl2或HBr。Cl2或HBr对栅极进行刻蚀，一方面对栅极刻蚀牺牲层和栅极刻蚀掩膜的损害较小，避免了对位于栅极刻蚀掩膜之下的栅极的刻蚀伤害，另一方面，这两种气体刻蚀速度慢，易于控制，进而形成具有凹形结构的栅极。

[0042] 在如图3d中的基体结构的基础上，刻蚀去除栅极刻蚀牺牲层71和栅极刻蚀掩膜61的余下部分，保留栅极和高度高于栅极2的侧壁层4，进而形成如图3e中所示的基体结构。

[0043] 在如图3e所示的基体结构的基础上，在栅极2上，侧壁层4高于栅极2的部分之间形成硅化金属物层3，进而形成如图3e中所示的基体结构。

[0044] 在本申请所提供的这种半导体器件的制备方法，首先形成侧壁层4的高度高于栅极2的高度，形成位于栅极2上的第一凹槽的结构，然后对侧壁层4和栅极2的外露表面进行保护，依照侧壁层4高于栅极2的结构，对栅极2沿栅极延伸方向的中心线进行刻蚀，进而形成具有凹形结构的栅极2。该方法简单易行，且所形成的结构中，沿栅极2中心线的对称性较好，进而保证其性能良好、运行稳定。

[0045] 在本申请所提供的这种半导体器件的制备方法中，形成图3a中基体结构，使侧壁层4的高度高于栅极2的高度，进而形成位于栅极上的第一凹槽的方式有很多，在本申请中优选其中两种方式，具体操作方法如下：

[0046] 方式一，如图4a至4c所示，形成第一凹槽81的步骤包括：

[0047] 在半导体衬底1上形成上表面分别设置有栅极保护掩膜62的预备栅极2′；在半导体衬底1、预备栅极2′以及栅极保护掩膜62的外露表面上形成第一刻蚀阻挡层5，进而形成如图4a所示的基体结构；其中第一刻蚀阻挡层5包括但不限于氧化物。栅极保护掩膜62为SiN，在后续的步骤中其通过以H3PO4为刻蚀液湿法刻蚀去除；在本申请使用通过使用SiN为栅极保护掩膜，在刻蚀形成栅极的过程中能够为栅极提供良好的保护，于此同时，通过以H3PO4为刻蚀液湿法刻蚀去除，能够在对栅极最小伤害的基础上完成栅极保护掩膜的刻蚀工作。

[0048] 在如图4a所示的结构的基础上，沿预备栅极2′和栅极保护掩膜62的侧表面在第一刻蚀阻挡层5上形成侧壁层4，该侧壁层4的高度高于预备栅极2′的高度，低于栅极保护掩膜62的高度；在第一刻蚀阻挡层5上形成包裹侧壁层4的侧壁保护牺牲层72；去除位于栅极保护掩膜62上的第一刻蚀阻挡层5；刻蚀去除栅极保护掩膜62形成第一凹槽81，进而形成如图
4b所示的结构；侧壁保护牺牲层72的材料包括但不限于为无定型碳或有机绝缘材料；在后续的步骤中该侧壁保护牺牲层优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0049] 在如图4b所示的结构的基础上，刻蚀去除侧壁保护牺牲层72，形成如图4c也就是图3a所示的结构。

[0050] 在方式一中利用在预备栅极2′形成过程中所使用的栅极保护掩膜62，使侧壁层4沿预备栅极2′和栅极保护掩膜62的侧壁延伸，自然地形成了高于预备栅极2′的结构，当去除栅极保护掩膜62时，自然地形成了位于预备栅极2′上方的第一凹槽81。

[0051] 方式二，在本申请一种未示出的方式中，形成第一凹槽的步骤包括：

[0052] 在半导体衬底1上形成一组初级栅极；在半导体衬底1和初级栅极的侧表面上形成高度与初级栅极高度齐平的第一刻蚀阻挡层5；在该第一刻蚀阻挡层5的侧表面上形成高度与所栅极高度齐平的侧壁层4；在第一刻蚀阻挡层5和侧壁层4上形成高度与初级栅极高度齐平的侧壁保护牺牲层72；刻蚀去除初级栅极的部分顶端，形成上表面低于所述侧壁层4的上端的预备栅极2′，进而形成位于预备栅极2′上部的第一凹槽81；刻蚀去除侧壁保护牺牲层72后获得图3a所示的基体结构后进行后续步骤。

[0053] 在方式二中通过先形成高度齐平的栅极2、侧壁层4、以及侧壁保护牺牲层72，然后刻蚀去除栅极2的部分顶端，进而使得侧壁层4的高度高于栅极2的高度，形成位于栅极上的第一凹槽。这种方式简单易行，且通过CMP工艺对侧壁层的上表面进行处理，能够有利于保证栅极两侧侧壁侧的对称性，进而提高所制备的半导体器件的运行稳定性。

[0054] 在本申请所提供的形成具有图3a中基体结构的上述两种方式中优选采用方式一，方式一利用了栅极2形成过程中所使用的栅极保护掩膜62，减少了原材料成本，且无需对栅极2顶部进行刻蚀，减少了操作步骤，降低了制作成本。

[0055] 在本申请一种未示出的具体实施方式中，上述制备方法包括以下步骤：

[0056] 在半导体衬底1上形成上表面分别设置有栅极保护掩膜62的预备栅极2′；在半导体衬底1、预备栅极2′以及栅极保护掩膜62的外露表面上形成第一刻蚀阻挡层5。其中第一刻蚀阻挡层5包括但不限于氧化物。栅极保护掩膜62为SiN，在后续的步骤中其通过以H3PO4为刻蚀液湿法刻蚀去除；在本申请使用通过使用SiN为栅极保护掩膜，在刻蚀形成栅极的过程中能够为栅极提供良好的保护，于此同时，通过以H3PO4为刻蚀液湿法刻蚀去除，能够在对栅极最小伤害的基础上完成栅极保护掩膜的刻蚀工作。

[0057] 沿预备栅极2′和栅极保护掩膜62的侧表面在第一刻蚀阻挡层5上形成侧壁层4，该侧壁层4的高度高于预备栅极2′的高度，低于栅极保护掩膜62的高度；在第一刻蚀阻挡层5上形成包裹侧壁层4的侧壁保护牺牲层72；去除位于栅极保护掩膜62上的第一刻蚀阻挡层5；刻蚀去除栅极保护掩膜62形成第一凹槽81。侧壁保护牺牲层72的材料包括但不限于为无定型碳或有机绝缘材料；在后续的步骤中该侧壁保护牺牲层优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0058] 在第一凹槽81的凹槽表面上形成栅极刻蚀掩膜61；其中栅极刻蚀掩膜61的材料优选为氧化物，在后续的步骤中其可以通过以H2SO4为刻蚀液湿法刻蚀去除。

[0059] 在侧壁保护牺牲层72和栅极刻蚀掩膜61上形成栅极刻蚀牺牲层71；刻蚀去除部分栅极刻蚀牺牲层71，形成第二凹槽82。栅极刻蚀牺牲层71的材料包括但不限于为无定型碳或有机绝缘材料，在后续的步骤中该栅极刻蚀牺牲层71优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0060] 沿第二凹槽82的侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2。在沿第二凹槽82侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2的过程中优选采用干法刻蚀工艺，其中刻蚀气体优选为Cl2或HBr。Cl2或HBr对栅极进行刻蚀，一方面对栅极刻蚀牺牲层和栅极刻蚀掩膜的损害较小，避免了对位于栅极刻蚀掩膜之下的栅极的刻蚀伤害，另一方面，这两种气体刻蚀速度慢，易于控制，进而形成具有凹形结构的栅极。

[0061] 刻蚀去除栅极刻蚀牺牲层71、侧壁保护牺牲层72、栅极刻蚀掩膜61的余下部分，保留栅极2和高度高于栅极的侧壁层4，并在栅极2上，侧壁层4高于所述栅极的部分之间形成硅化金属物层3。

[0062] 在这种制备方法中与之前所提到的方式二采用相同的工艺制备第一凹槽，其区别在于在完成第一凹槽的制备后不刻蚀去除侧壁保护牺牲层72，而是在其基础上形成栅极刻蚀掩膜61和栅极刻蚀牺牲层71。该方法能够简化制备工艺，降低生产升本，减少刻蚀去除侧壁保护牺牲层的过程中对侧壁层的损害，提高产品质量。

[0063] 在本申请一种未示出的具体实施方式中，上述制备方法包括以下步骤：

[0064] 在半导体衬底1上形成上表面分别设置有栅极保护掩膜62的预备栅极2′；在半导体衬底1、预备栅极2′以及栅极保护掩膜62的外露表面上形成第一刻蚀阻挡层5。其中第一刻蚀阻挡层5包括但不限于氧化物。栅极保护掩膜62为SiN，在后续的步骤中其通过以H3PO4为刻蚀液湿法刻蚀去除；在本申请使用通过使用SiN为栅极保护掩膜，在刻蚀形成栅极的过程中能够为栅极提供良好的保护，于此同时，通过以H3PO4为刻蚀液湿法刻蚀去除，能够在对栅极最小伤害的基础上完成栅极保护掩膜的刻蚀工作。

[0065] 沿预备栅极2′和栅极保护掩膜62的侧表面在第一刻蚀阻挡层5上形成侧壁层4，该侧壁层4的高度高于预备栅极2′的高度，低于栅极保护掩膜62的高度；在第一刻蚀阻挡层5上形成包裹侧壁层4的侧壁保护牺牲层72；去除位于栅极保护掩膜62上的第一刻蚀阻挡层5；刻蚀去除栅极保护掩膜62形成第一凹槽81。侧壁保护牺牲层72的材料包括但不限于为无定型碳或有机绝缘材料；在后续的步骤中该侧壁保护牺牲层优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0066] 在所述侧壁保护牺牲层上形成第二刻蚀阻挡层，在第二刻蚀阻挡层和栅极刻蚀掩膜61上形成栅极刻蚀牺牲层71；刻蚀去除部分栅极刻蚀牺牲层71，形成第二凹槽82。栅极刻蚀牺牲层71的材料包括但不限于为无定型碳或有机绝缘材料，在后续的步骤中该栅极刻蚀牺牲层71优选采用灰化处理工艺刻蚀去除。这种灰化处理的工艺是以氧气为反应气体的干法刻蚀的方法。采用这种刻蚀方式，能够避免对侧壁层和栅极造成伤害。

[0067] 沿第二凹槽82的侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2。在沿第二凹槽82侧壁表面向下刻蚀预备栅极2′，形成具有凹形结构的栅极2的过程中优选采用干法刻蚀工艺，其中刻蚀气体优选为Cl2或HBr。Cl2或HBr对栅极进行刻蚀，一方面对栅极刻蚀牺牲层和栅极刻蚀掩膜的损害较小，避免了对位于栅极刻蚀掩膜之下的栅极的刻蚀伤害，另一方面，这两种气体刻蚀速度慢，易于控制，进而形成具有凹形结构的栅极2。

[0068] 刻蚀去除栅极刻蚀牺牲层71、侧壁保护牺牲层72、栅极刻蚀掩膜61的余下部分，保留栅极2和高度高于栅极的侧壁层4，并在栅极2上，侧壁层4高于栅极2的部分之间形成硅化金属物层3。

[0069] 该制备方法与之前所提到的制备方法基本相同，其区别在于在完成第一凹槽的制备后，在不刻蚀去除侧壁保护牺牲层72的情况下，在侧壁保护牺牲层72的上表面上形成第二刻蚀阻挡层后，进一步形成栅极刻蚀掩膜61和栅极刻蚀牺牲层71，该方法能够在减少原料损失的同时，进一步保护侧壁层，避免在刻蚀栅极刻蚀牺牲层71和栅极2的过程中，刻蚀损伤到侧壁层4，进而更好地保证所制备的半导体器件的使用性能。

[0070] 本申请所提供的这种半导体器件栅极为上表面具有凹槽的凹形结构，通过形成凹槽的方式增加了栅极上表面的表面积，进而增加其与硅化金属物的接触面，降低使用电阻，增加流通电流，在提高了半导体器件的运行速度的同时降低了功耗。在本申请所提供的这种半导体器件的制备方法中首先形成侧壁层的高度高于栅极的高度，形成位于栅极上的第一凹槽的结构，然后对侧壁层和栅极的外露表面进行保护，依照侧壁层高于栅极的结构，在栅极中心线的上方对栅极进行刻蚀，进而形成具有凹形结构的栅极。该方法简单易行，且所形成的结构中，沿所述栅极中心线的对称性较好，进而保证其性能良好、运行稳定。

[0071] 以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。