一种碳化硅双极性晶体管

摘要

本发明涉及半导体技术领域，具体的说是涉及一种碳化硅双极性晶体管。本发明的碳化硅双极性晶体管，其特征在于，在N+发射区205与P+掺杂区207之间的P‑基区204上表面设置有N+外延层210；所述N+外延层210上表面设置有N+外延层电极211；所述基极208与N+外延层210和N+外延层电极211之间、N+外延层210和N+外延层电极211与N+发射区205和发射极206之间通过SiO2介质层209隔离。本发明的有益效果为，既能有效地降低表面复合、提高电流增益，同时其结构简单，在工艺上较容易实现。本发明尤其适用于碳化硅双极性晶体管。

权利要求

1.一种碳化硅双极性晶体管，包括N+衬底(202)、设置在N+衬底(202)上层的N-漂移区(203)和设置在N-漂移区(203)上层的P-基区(204)；所述N+衬底(202)下表面设置有集电极(201)；所述P-基区(204)上表面中间部位设置有N+发射区(205)，其上层的两侧分别设置有P+掺杂区(207)；所述N+发射区(205)上表面设置有发射极(206)；所述P+掺杂区(207)上表面设置有基极(208)；其特征在于，在N+发射区(205)与P+掺杂区(207)之间的P-基区(204)上表面设置有N+外延层(210)；所述N+外延层(210)上表面设置有N+外延层电极(211)；所述基极(208)与N+外延层(210)和N+外延层电极(211)之间、N+外延层(210)和N+外延层电极(211)与+ + -

N发射区(205)和发射极(206)之间通过SiO2介质层(209)隔离；所述N外延层(210)和P 基区(204)组成寄生二极管，所述N+外延层电极(211)用于在器件开启时，通过外电路施加电压使N+外延层(210)和P-基区(204)组成的寄生二极管反偏，使P-基区(204)表面耗尽，使横向扩散的电子与P-基区(204)体内的空穴无法靠近外基区表面。

说明书

一种碳化硅双极性晶体管

技术领域

[0001] 本发明属于半导体技术领域，具体的说是涉及一种碳化硅双极性晶体管。

背景技术

[0002] 近些年以来，随着微电子技术的迅猛发展，发展新型大功率半导体器件越来越受到人们的关注，同时对器件的应用也提高了要求。作为第三代半导体，碳化硅材料具有宽带隙、高电子饱和漂移速度、高热导率、高临界击穿电场等突出优点，特别适合制作大功率、高频、高温半导体器件。基于SiC材料的电力电子器件具有输出功率高、耐高温、抗辐射等特点，能使得电力电子器件具有更大功率、更小体积和更恶劣条件下工作的能力。

[0003] 碳化硅双极型晶体管(SiC BJT)是一种电流控制、常关型器件，由两个背靠背的PN结组成，分为发射区、基区和集电区三部分。器件工作时，基区注入少量电流，在发射区和集电区之间就会形成较大的电流，从而达到放大电流的作用。由于器件本身的特点和材料的优势，SiC BJT具有导通电阻低，电流密度高，开关速度快的特点。

[0004] 不断提高耐压和电流放大倍数、降低导通电阻一直是SiC BJT研究中备受关注的问题。近些年，对SiC BJT的研究也取得了很大进展，但目前仍有很大问题还未完全解决。商业化SiC BJT目前主要存在的障碍为长时间工作条件下电性能退化问题，表现在电流增益降低和导通电阻的提高。其中外基区刻蚀区域SiC/SiO2界面陷阱对基区载流子的输运产生影响是一个重要的原因。以NPN管为例，器件开启时，大量的电子由发射极注入基区，到达外基区表面时，被SiC/SiO2界面陷阱俘获，并与基区的空穴发生表面复合效应，产生表面复合电流。表面复合电流是基极电流的一部分，会导致基极电流增大，电流增益减小。同时界面陷阱的存在会影响载流子的寿命，会进一步影响器件的电流增益，最终导致器件退化。

[0005] 除了要不断改善工艺，降低外基区刻蚀后的界面陷阱态密度改善器件性能以外，还可以从器件结构入手，降低界面态的的影响。申请号为7345310B2的美国专利公开了一种在外基区淀积一层SiC钝化层的SiC BJT结构；其主要技术方案为利用钝化层与基区之间的内建电势，使得钝化层自耗尽，这样完全耗尽的钝化层将SiO2介质层与外基区隔开，使得SiO2介质层不能与外基区直接接触，同时耗尽的钝化层内自由载流子全部被耗尽，不会通过SiO2介质层与钝化层之间的陷阱产生复合效应。但是由于SiC钝化层与外基区的之间的内建电势只有2.7V，需要将钝化层全部自耗尽就需要对钝化层的的厚度和浓度提出较苛刻的要求，因此其实用性较差。

发明内容

[0006] 本发明的目的，就是针对上述传统碳化硅双极型晶体管存在的问题，提出一种能有效降低表面复合、提高电流增益的碳化硅双极性晶体管。

[0007] 本发明的技术方案是，一种碳化硅双极性晶体管，包括N+衬底202、设置在N+衬底- - - +202上层的N 漂移区203和设置在N 漂移区203上层的P基区204；所述N衬底202下表面设置有集电极201；所述P-基区204上表面中间部位设置有N+发射区205，其上层的两侧分别设置有P+掺杂区207；所述N+发射区205上表面设置有发射极206；所述P+掺杂区207上表面设置有基极208；其特征在于，在N+发射区205与P+掺杂区207之间的P-基区204上表面设置有N+外延层210；所述N+外延层210上表面设置有N+外延层电极211；所述基极208与N+外延层210和N+外延层电极211之间、N+外延层210和N+外延层电极211与N+发射区205和发射极206之间通过SiO2介质层209隔离。

[0008] 本发明总的技术方案，通过在P-基区204表面外延一层与基区掺杂类型相反的N+外延层210形成寄生二极管，并在N+外延层210上淀积N+外延层电极211。通过外电路施加电压，-使寄生二极管反偏，控制P基区204一边耗尽层的宽度来抑制表面载流子浓度。同时二极管反偏，可以防止电流从外基区寄生二极管流过而影响器件性能。由于寄生二极管的反偏程度可以通过调节外接电压的大小控制，所以外基区表面外延层浓度可以很高，可以直接用作欧姆接触而不需要进行高浓度离子注入；另外厚度要求不需要很薄，便于工艺上的实现。

[0009] 在本发明的技术方案中，N+发射区205宽度不能过大，避免因为电流集边效应而不能有效利用N+发射区205的面积；发射区的掺杂浓度应远大于P-基区204的掺杂浓度以提高发射效率，但同时需要避免能带变窄效应的发生；N+发射区205台面与金属化基极208距离不能太近，避免较大的电子浓度梯度使得基极电流增大而降低电流增益；P-基区204的宽度不能太宽，以免降低输运系数；

[0010] N+外延层210与N+发射区205以及金属化基极208之间分别用SiO2介质层209隔开。另外N+外延层210的掺杂类型与P-基区204相同、与N+发射区205相同，掺杂浓度可以与N+发射区205相同。

[0011] 其中N+发射区205、P-基区204、N-漂移区203均通过外延形成，N+外延层210与N+发射区205可以同时形成，也可以通过选择性外延形成。

[0012] 当器件开启时大量电子通过P-基区进入N-漂移区203，产生电导调制效应；器件工作时基区N+外延层金属化电极211施加正压，N+外延层210与P-基区204之间形成的寄生二极管反偏，外基区表面耗尽。

[0013] 本发明的有益效果为，既能有效地降低表面复合、提高电流增益，同时其结构简单，在工艺上较容易实现。

附图说明

[0014] 图1为传统的碳化硅双极型晶体管结构示意图；

[0015] 图2为本发明的碳化硅双极型晶体管结构示意图；

[0016] 图3为本发明的碳化硅双极型晶体管结构与传统的碳化硅双极型晶体管结构电流增益(Current Gain)与基极电流(IB)随着集电极电流(IC)变化的仿真曲线图；

[0017] 图4为本发明的碳化硅双极型晶体管制作工艺流程中衬底结构示意图；

[0018] 图5为本发明的碳化硅双极型晶体管制作工艺流程中在衬底上生成漂移区、基区和发射区后结构示意图；

[0019] 图6为本发明的碳化硅双极型晶体管制作工艺流程中刻蚀发射区后结构示意图；

[0020] 图7为本发明的碳化硅双极型晶体管制作工艺流程中在基区上生长外延层后结构示意图；

[0021] 图8为本发明的碳化硅双极型晶体管制作工艺流程中在基区两端生成重掺杂区后结构示意图；

[0022] 图9为本发明的碳化硅双极型晶体管制作工艺流程中淀积SiO2介质层后结构示意图；

[0023] 图10为本发明的碳化硅双极型晶体管制作工艺流程中刻蚀SiO2介质，生成金属接触孔，并淀积金属生成基极、外延层电极、发射极后结构示意图；

[0024] 图11为本发明的碳化硅双极型晶体管制作工艺流程中生成集电极后结构示意图。

具体实施方式

[0025] 下面结合附图对本发明的具体实施方式进行描述

[0026] 图1为传统的碳化硅双极型晶体管结构；包括集电极101、N+衬底102、N-漂移区103、P-基区104、N+发射区105、发射极106、P+掺杂107、基极108、SiO2介质层109。其存在的问题是，器件开启时，大量的电子由发射极注入基区，到达外基区表面时，被SiO2界面陷阱俘获，并与基区的空穴发生表面复合效应，产生表面复合电流。表面复合电流是基极电流的一部分，会导致基极电流增大，电流增益减小。同时界面陷阱的存在会影响载流子的寿命，会进一步影响器件的电流增益，最终导致器件退化。

[0027] 图2为本发明的碳化硅双极型晶体管结构，包括N+衬底202、设置在N+衬底202上层的N-漂移区203和设置在N-漂移区203上层的P-基区204；所述N+衬底202下表面设置有集电极201；所述P-基区204上表面中间部位设置有N+发射区205，其上层的两侧分别设置有P+掺杂区207；所述N+发射区205上表面设置有发射极206；所述P+掺杂区207上表面设置有基极208；在N+发射区205与P+掺杂区207之间的P-基区204上表面设置有N+外延层210；所述N+外延层210上表面设置有N+外延层电极211；所述基极208与N+外延层210和N+外延层电极211之间、N+外延层210和N+外延层电极211与N+发射区205和发射极206之间通过SiO2介质层209隔离。

[0028] 本发明的工作原理为：

[0029] 本发明的碳化硅双极型晶体管中，存在一个由N+外延层210和P-基区204组成的寄生二极管。当器件开启时，大量电子由发射区205注入P-基区204，一部分电子通过基区进入N-漂移区203并最终被集电极收集；而另一部分会在基区内部横向扩散。此时N+外延层金属化电极211通过外电路施加电压使N+外延层210与P-基区204形成的寄生二极管反偏，使P-基区204表面耗尽。横向扩散的电子与P-基区204体内的空穴无法靠近外基区表面。调节外加电压的大小可以控制P-基区204表面耗尽层宽度，使载流子远离外基区表面，降低复合电流。

[0030] N+外延层210浓度越大，向P-基区204体内延伸的耗尽层宽度越大，越有利于载流子+ + +远离表面，N外延层210浓度可以N发射区205相同，同时二者掺杂类型相同，所以N外延层
210可以通过刻蚀的方式形成。另外P-基区204表面耗尽层宽度主要受N+外延层金属化电极
211外加电压控制，N+外延层210的厚度可以较大，以利于工艺上的控制。

[0031] 如图3所示，与传统的器件相比，本发明的器件电流增益得到很大提高，同等集电极电流(IC)下的基极电流(IB)明显减小，如图3所示，其中，线条为空心正三角形的为本发明器件的放大倍数随着集电极电流(IC)的变化曲线，线条为空心正方形的为本发明器件的基极电流(IB)随着集电极电流(IC)的变化曲线，线条为实心倒三角形的为传统器件的放大倍数随着集电极电流(IC)的变化曲线，线条为实现圆形的为传统器件的基极电流(IB)随着集电极电流(IC)的变化曲线。

[0032] 本发明的碳化硅双极型晶体管的制作工艺流程为：

[0033] 1、SiC基底准备，采用N型重掺杂4H-SiC衬底401,掺杂浓度为1×1019cm-3,晶向(0001)，厚度为5μm，如图4所示；

[0034] 2、采用气相外延法，在N型重掺杂4H-SiC衬底401上采用连续外延，形成N-漂移区402，厚度为15μm，浓度为5×1015cm-3；P-基区403，厚度1μm，浓度2×1017cm-3；N+发射区404，
19 -3
厚度1μm，浓度3×10 cm ，如图5所示。

[0035] 3、采用反应离子刻蚀法，刻蚀处发射区台面结构，如图6所示；

[0036] 4、进行选择性外延生长形成N+外延层405，厚度为0.3μm，浓度3×1019cm-3，如图7所示；

[0037] 5、采用Al离子形成P+重掺杂406，峰值掺杂浓度为1×1019cm-3，然后在氩气环境中，1600℃快速退火5分钟，激活注入离子，如图8所示。

[0038] 6、采用化学气相淀积，淀积SiO2介质层407，如图9所示。

[0039] 7、进行刻蚀形成基极、发射极及N+外延层金属接触孔。淀积金属化基极408、N+外延层金属电极409、金属化发射极410，金属为镍，如图10所示。

[0040] 8、背面淀积金属镍形成金属化集电极411，如图11所示。