实现捷变频米波雷达的数字下变频系统

摘要

本发明公开了一种实现捷变频米波雷达的数字下变频系统，该系统包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，DDC控制模块，输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序，A/D采样模块对雷达回波信号进行量化，然后与NCO模块输出的本振信号进行混频，得到零中频IQ两路信号，最后经滤波模块滤波输出符合要求的零中频IQ两路信号。现有技术相比，本发明根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。

权利要求

1.一种实现捷变频米波雷达的数字下变频系统，其特征在于，包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，所述DDC控制模块，与所述NCO模块相耦接，用于输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序；

所述NCO模块，与所述DDC控制模块和混频模块相耦接，其根据DDC控制模块传送的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号，所述NCO模块主要由地址产生器、正余弦查询表及输出寄存器三个单元组成，其中，所述地址产生器，分别与所述DDC控制模块及正余弦查询表相耦接，根据工作频点计算出正余弦表的查表所需的地址；

所述正余弦查找表，分别与所述地址产生器及输出寄存器相耦接，根据地址产生器的输出查表得到相应载频波形的输出；

所述输出寄存器，分别与所述正余弦查找表及混频模块相耦接，对载波信号缓存，同时输出本振信号；

所述A/D采样模块，与所述混频模块相耦接，其直接对接收机输出的射频回波信号进行采样，并将采样得到的模拟信号转换为数字信号后发送给混频模块；

所述混频模块，分别与所述NCO模块、A/D采样模块以及滤波模块相耦接，将采样数据与NCO模块的本振信号混频得到零中频的I、Q两路信号输出；

所述滤波模块，与所述混频模块相耦接，降低从混频模块输出的信号采样率，使其输出数据率较低的零中频I、Q两路信号。

2.如权利要求1所述的一种实现捷变频米波雷达的数字下变频系统，其特征在于，采用所述正余弦查找表的查找方式为，将捷变频米波雷达的有限的工作频点的sin和cos波形采样值事先计算出，并转换为定点数据，根据工作频点循环产生相应频点的1000个ROM数据的对应寻址地址，并存入ROM存储表中。

3.如权利要求1所述的一种实现捷变频米波雷达的数字下变频系统，其特征在于，所述滤波模块包括CIC抽取滤波器和FIR低通滤波器，其中，所述CIC抽取滤波器，分别与所述混频模块和FIR低通滤波器相耦接，用于将从I、Q两路分出的采样数据每隔M点进行抽取以降低采样率；

所述FIR低通滤波器，与所述CIC抽取滤波器相耦接，其对经过CIC抽取滤波器处理后的采样数据再次进行低通滤波后输出信号。

4.如权利要求2所述的一种实现捷变频米波雷达的数字下变频系统，其特征在于，所述系统工作频点的个数和波形数据的位宽可调。

5.如权利要求3所述的一种实现捷变频米波雷达的数字下变频的系统，其特征在于，所述CIC抽取滤波器对I、Q两路分出的采样数据每隔200点予以抽取。

说明书

实现捷变频米波雷达的数字下变频系统

技术领域

[0001] 本发明涉及米波波段在雷达领域中的应用，尤其涉及一种实现捷变频米波雷达的数字下变频系统。

背景技术

[0002] VHF雷达也称米波雷达，其优点是制造技术简单，探测距离远，但也存在测量精度差、体积庞大等弱点。因此，从上世纪70年代开始，世界上大多数国家都淘汰了米波雷达。但近年来，随着隐身技术的大量应用以及雷达新技术的不断发展，米波雷达在探测隐身飞行目标和对抗反辐射导弹(ARM)方面所体现出的优势再次引起了雷达界的高度重视，世界各国把发展米波雷达放到雷达探测系统的重要位置。

[0003] 但是，由于米波雷达在其工作带宽内，密集地拥挤着很多工业干扰和其他商用无线电干扰，因此米波雷达在工作时经常需要对工作环境的不同的工作频点进行测试或者根据抗干扰的需要，对工作频点进行切换。当前米波雷达的信号处理主要依赖数字下变频技术。经典雷达的数字下变频一般是先将射频回波信号经模拟下变频至适当中频，然后在中频用ADC数字化后输出高频数字中频信号，再经数字下变频器(Digital Down Converter-DDC)的变频、抽取和低通滤波处理之后变为低速率的雷达回波信号。目前典型的雷达数字下变频实现方式可以归纳为以下几类：

[0004] 1、采用专用的可编程DDC(Direct digital synthesizer，直接数据频率合成器)芯片；

[0005] 2、采用通用DSP(Digital Signal Processing，数字信号处理)处理器，软件实现数字下变频；

[0006] 3、采用FPGA(Field Programmable Gate Array，现场可编程门阵列)实现数字下变频。

[0007] 数字下变频功能实现的关键在于NCO(Numerical Controlled Oscillator，数字控制振荡器)的设计、滤波器的设计和选取，以及抽取参数的设定等。 其中，NCO是实现数字下变频的主要关键技术之一，其所产生的正交本振信号的纯度也是影响数字下变频性能的主要因素之一。

[0008] NCO的目标就是产生一个理想的正弦或余弦序列，更确切地说就是产生一个频率可控改变的正弦波样本。

[0009] Sn(n)＝cos(2πfLOn/fs)(n＝0、1、2….)    (1)

[0010] 式中，fLO为本地振荡频率；fS为DDC输入信号的采样频率。

[0011] NCO产生正弦波样本的有效方法就是采用查表法，即事先根据各个NCO正弦波相位计算好各个相位的正弦值，并按相位角度作为地址存储该相位的正弦值数据。

[0012] 在现有的典型的雷达数字下变频实现方式中，专用DDC芯片价格昂贵，灵活性不强；通用DSP处理器实现数字下边频，由于DSP处理运算能力的限制，一般需要高效算法以减小数字下变频的运算量，不同算法适用的场合不同。

[0013] 近年来FPGA器件在逻辑规模和处理性能得到了前所未有的提高，FPGA的可编程性、灵活性和高集成度，在雷达数字下变频领域得到了广泛的应用。目前，采用FPGA实现数字下变频的过程中，NCO作为关键模块之一，一般采用图1所示的经典的FPGA实现数字下变频功能中的NCO实现框图。在该NCO实现框图中，本振信号的产生采用如图2所示的ROM查表法，初始相位控制字用来设置本振信号的初相，相位步进控制字用来设置本振信号的频率。在系统时钟的控制下，由相位累加器对输入频率字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位，将该值作为取样地址值送入幅度P相位转换电路，查表获得正余弦信号样本。然而，在FPGA中采用该结构实现NCO的缺点在于，输出本振信号的频率分辨率受到相位数据的位数和相位的正弦值数据的位数限制，提高NCO本振信号的频率分辨率，必须增加相位数据的位数和相位的正弦值数据的位数，这会导致FPGA更多的资源消耗。

发明内容

[0014] 基于现有技术中存在的上述不足，本发明现提出一种实现捷变频米波 雷达的数字下变频系统及对应的方法，以解决原有的捷变频米波雷达的工作频点有限、不连续，且NCO模块易导致FPGA产生较多的资源消耗等问题。

[0015] 本发明所公开的一种实现捷变频米波雷达的数字下变频系统，包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，

[0016] 所述DDC控制模块，与所述NCO模块相耦接，用于输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序；

[0017] 所述NCO模块，与所述DDC控制模块和混频模块相耦接，其根据DDC控制模块传送的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号；

[0018] 所述A/D采样模块，与所述混频模块相耦接，其直接对接收机输出的射频回波信号进行采样，并将采样得到的模拟信号转换为数字信号后发送给混频模块；

[0019] 所述混频模块，分别与所述NCO模块、A/D采样模块以及滤波模块相耦接，将采样数据与NCO模块的本振信号混频得到零中频的I、Q两路信号输出；

[0020] 所述滤波模块，与所述混频模块相耦接，降低从混频模块输出的信号采样率，使其输出数据率较低的零中频I、Q两路信号。

[0021] 优选地，所述NCO模块主要由地址产生器、正余弦查询表及输出寄存器三个单元组成，其中，

[0022] 所述地址产生器，分别与所述DDC控制模块及正余弦查询表相耦接，根据工作频点计算出正余弦表的查表所需的地址；

[0023] 所述正余弦查找表，分别与所述地址产生器及输出寄存器相耦接，根据地址产生器的输出查表得到相应载频波形的输出；

[0024] 所述输出寄存器，分别与所述正余弦查找表及混频模块相耦接，对载波信号缓存，同时输出本振信号。

[0025] 优选地，采用所述正余弦查找表的查找方式为，将捷变频米波雷达的有限的工作频点的sin和cos波形采样值事先计算出，并转换为定点数据，根据工作频点循环产生相应频点的1000个ROM数据的对应寻址地址，并存入ROM存储表中。

[0026] 优选地，所述滤波模块包括CIC抽取滤波器和FIR低通滤波器，其中，[0027] 所述CIC抽取滤波器，分别与所述混频模块和FIR低通滤波器相耦接，用于将从I、Q两路分出的采样数据每隔M点进行抽取以降低采样率；

[0028] 所述FIR低通滤波器，与所述CIC抽取滤波器相耦接，其对经过CIC抽取滤波器处理后的采样数据再次进行低通滤波后输出信号。

[0029] 优选地，所述系统工作频点的个数和波形数据的位宽可调。

[0030] 优选地，所述CIC抽取滤波器对I、Q两路分出的采样数据每隔200点予以抽取。

[0031] 与现有技术相比，本发明所提供的一种实现捷变频米波雷达的数字下变频系统，根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。

附图说明

[0032] 图1是现有技术中采用的FPGA实现数字下变频方案中的NCO实现框图；

[0033] 图2是采用图1所示的NCO模块的ROM查询表结构示意图；

[0034] 图3是本发明所述的一种实现捷变频米波雷达的数字下变频系统；

[0035] 图4是图3所述的NCO模块的实现框图；

[0036] 图5是图4所述的正余弦查找表的ROM查询表结构；

[0037] 图6是本发明的NCO模块的波形存储器ROM查询表数据生成的59.9M本振信号的示意图。

具体实施方式

[0038] 以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。如在说明书及权利要求当中使用了某些词汇来指称特定部件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个部件。本说明书及权利要求并不以名称的差异来作为区分部件的方式，而是以部件在功能上的差异来作为区分的准则。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明本发明的一般原则为 目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。

[0039] 下面结合附图和具体实施例对本发明做进一步详细说明。

[0040] 如图3所示，本发明提出的一种实现捷变频米波雷达的数字下变频系统，包括：DDC控制模块10、NCO模块20、A/D采样模块30、混频模块40以及滤波模块50。其基本工作原理为：A/D采样模块30对雷达回波信号进行量化，然后与NCO模块20输出的本振信号进行混频，得到零中频IQ两路信号，最后经滤波模块50滤波输出符合要求的零中频IQ两路信号。

[0041] 所述DDC控制模块10，与所述NCO模块20相耦接，用于输出雷达系统的工作频点给所述NCO模块20，并控制整个模块的时序。

[0042] DDC(Direct Digital Control，直接数字控制系统)的工作原理为，计算机通过模拟量输入通道(AI)和数字量(也可称开关量)输入通道(DI)采集实时数据，然后按照一定的规律进行计算，最后发出控制信号，并通过模拟量输出通道(AO)和开关量输出通道(DO)直接控制设备的运行。DDC系统是一个闭环控制系统，是计算机在工业生产过程中最普遍的一种应用方式。

[0043] 所述A/D采样模块30，与所述混频模块40相耦接，作为模拟信号的输入端，其直接对接收机输出的射频回波信号进行采样，将采样得到的模拟信号转换为数字信号后发送给混频模块40。

[0044] 捷变频米波雷达系统的工作频率范围40～60Mhz，信号工作带宽小于1M，A/D采样率100Mhz。工作频点之间的步进可以根据系统要求选择不同大小的步进，如100k或200k等。

[0045] 所述NCO模块20，与所述DDC控制模块10和混频模块40相耦接，其根据DDC控制系统输出的雷达的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号。数控振荡器是正交数字混频器的核心部分，作用是产生正交的时间离散和幅度离散的正弦和余弦样本。它具有频率分辨率高、频率变化速度快、相位可连续线性变化和生成的正、余弦信号正交特性好等特点。而且NCO的相位、幅度均已数字化，可以直接进行高精度的数字调制解调。

[0046] 具体来说，所述NCO模块20，主要由地址产生器、正余弦查找表及输出寄存器三个单元组成。

[0047] 所述地址产生器，分别与所述DDC控制模块10及正余弦查询表相耦接，根据工作频点计算出正余弦表的查表所需的地址。所述地址产生器是根据频率控制字，计算出正余弦表的查表所需的地址，同时保证产生的正余弦波的相位保持连续。目前常见的NCO实现的方法目前主要有计算法、CORDIC(Coordinated RotATIon Digital Computer)算法和查表法等。本发明采用最有效、最简单的查表法，即事先根据各个NCO正弦波相位计算好相位的正弦值，并以相位角度作为地址把该相位的正弦值数据存储在表中，然后通过相位累加产生地址信息读取当前时刻的相位值在表中对应的正弦值，从而产生所需频率的正弦波；同时由于正余弦波形的对称性，只需要存储部分数据即可完成全相位的数值输出。这种实现方法，设计简单、运算速度较高，可以很好的满足在数字变频、扩频、调制解调等多种场合的要求。

[0048] 所述正余弦查找表，分别与所述地址产生器及输出寄存器相耦接，根据地址产生器的输出查表得到相应载频波形的输出。

[0049] 基于FPGA的NCO设计的一个关键就是波形存储器ROM相位累加器的输出地址作为ROM的地址输入，在本发明中，采用所述正余弦查找表的查找方式为，将捷变频米波雷达的有限的工作频点的sin和cos波形采样值事先计算出，并转换为定点数据，根据工作频点循环产生相应频点的1000个ROM数据的对应寻址地址，并存入ROM中。具体请参照图5，两个ROM的数据存储结构采用图5所示的结构，对于提取的工作频点1、工作频点2至工作频点N，对应的查询地址计算方式为N*1000+1，且连续。根据公式1知，fS为100Mhz时，最多只要1000个采样点就能将某个工作频点的sin或cos波形周期性的表示出来。例如，工作频点为59.9Mhz时，  所以，将捷变频米波雷达的有限的工作频点的sin和cos波形采样值事先算好，并转化为定点数据后存入图4所示的ROM中，从而形成NCO的sin和cos的ROM波形采样值查询表， 波形数据的宽度和系统具体工作频点的个数可以根据系统需求灵活改变。图6是用59.9Mhz的工作频点的1000个sin波形存储器ROM查询表的数值做FFT(快速傅里叶变换)得到的本振信号频域的图形。

[0050] 所述输出寄存器，分别与所述正余弦查找表及混频模块40相耦接，对载波信号进行缓存，同时输出本振信号。通过改变频率控制字、系统采样频率、存储正余弦查找表的深度和存储表的位宽，即可得到不同输入频率范围的NCO。

[0051] 在FPGA中用NCO实现各种调制信号的产生最主要的特点是设计灵活，同时具有精确度高、频率高和稳定性好等优点。

[0052] 所述混频模块40，分别与所述NCO模块20、A/D采样模块30以及滤波模块50相耦接，将采样数据与NCO模块20的本振信号混频，然后得到零中频的I、Q两路信号输出。

[0053] 在正交数字混频器中，采用数字频率合成技术，可以将数字处理延续到正交调制之后或正交解调之前，滤波器和增益控制就可以用数字方法实现，I、Q两路也就不会存在增益的不平衡，加上数控振荡器(NCO)的低正交误差，可以使系统误差降低到数据的最低比特(LSB)的高精度范围。

[0054] 所述滤波模块50，与所述混频模块40相耦接，降低从混频模块40输出的信号采样率，使其输出数据率较低的零中频I、Q两路信号。

[0055] 具体来说，所述滤波模块50包括CIC抽取滤波器501和FIR低通滤波器502，其中，所述CIC抽取滤波器501，分别与所述混频模块40和FIR低通滤波器502相耦接，用于将从I、Q两路分出的采样数据每隔M点进行抽取以降低采样率；所述FIR低通滤波器502，与所述CIC抽取滤波器501相耦接，其对经过CIC抽取滤波器501处理后的采样数据再次进行低通滤波后输出信号。

[0056] CIC(cascade imtegrator comb，积分梳状滤波器)，是一种高效的抽取滤波器，软件无线电接收机中通过抽取(decimate)降低数据的采样率，主要由工作在高抽样率的级联理想积分器和低抽样率的级联微分器组成。CIC滤波器无乘法器、无系数存储器、中间暂存单元少、需要的外部控制和定时电路很少，广泛应用于软件无线电接收机数字前端。

[0057] 然而，采用单级的CIC滤波器的旁瓣电平是比较大的，阻带衰减很差， 很难直接满足使用要求。为了增加阻带衰减，通常采用多级CIC级联的办法。随着阻带衰减的增加，通带内的衰减也增大了，所以必须对通带内的衰减进行补偿。本发明为了克服级联CIC滤波器的通带下降，我们设置了一个FIR滤波器，它具有与CIC相逆的幅频特性，将其与CIC滤波器级联，这样就可以得到比较平坦的通带特性。FIR补偿滤波器也可实现降采样，通常其降采样因数不大于2。CIC滤波器作为第一级滤波器，实现抽取、低通滤波；第二级则采用一般的FIR或者FIR实现的特殊滤波器(如半带滤波器)，此时它们工作在较低的频率下，且滤波器的参数得到了优化，因此更容易以较低的阶数实现，节省资源，降低功耗。

[0058] 采用本发明所提供的实现捷变频米波雷达的数字下变频系统工作原理如下：

[0059] A/D采样模块30对雷达回波信号进行量化，然后与NCO输出的本振信号进行混频，得到零中频IQ两路信号；CIC滤波器对零中频IQ两路信号进行大比率抽取；最后低通FIR输出数据率更低的零中频IQ两路信号。捷变频米波雷达系统的工作频率范围40～60Mhz。如图3、图5所示，A/D采样模块30以100Mhz的采样频率直接对接收机输出的射频回波信号进行采样。采样数据与NCO模块20本振信号混频后输出的零中频IQ两路信号的数据率依然高达
100Mhz。因此，为了降低数据率，采用两级滤波。首先通过CIC对混频之后的零中频IQ两路信号进行200的抽取，然后再通过FIR实现低通滤波，滤除掉杂波和干扰信号，同时进行2倍的抽取，最后输出数据率较低的零中频IQ两路信号。数据抽取与滤波的具体实现直接采用FPGA芯片厂商提供的IP核，CIC和FIR的系数根据系统信号处理要求进行设计并导入FPGA的IP核中。

[0060] 与现有技术相比，本所述发明的一种实现捷变频米波雷达的数字下变频系统，针对捷变频米波雷达的工作频点有限，不连续的特点，采用了不同的NCO模块的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，满足了捷变频米波雷达在数字下变频过程中，频率捷变，需要高质量本振信号的需求，本发明给出的一种基于FPGA的正交NCO设计方法，可以实现正交的、连续相位、高性能、高精度、可重利用的数控振荡器，适合于多种应用场景的片上系统的设计，且采用两级滤波，能够满足输出数据率较低的零中频IQ两路信号。

[0061] 值得注意的是，以上所述仅为本发明的较佳实施例，并非因此限定本发明的专利保护范围，本发明还可以对上述各种零部件的构造进行材料和结构的改进，或者是采用技术等同物进行替换。故凡运用本发明的说明书及图示内容所作的等效结构变化，或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖的范围内。