数字预失真滤波器系统和方法

摘要

公开了一种数字预失真器（112），用于改进窄通带滤波器（304）在输出附近的性能。数字预失真器（112）基于通带滤波器（304）的特性来提供对信号的幅度校正。也可以采用滤波器群延迟预失真器（136）来校正被窄通带滤波器（304）所引入的群延迟变化。

权利要求

1.一种预失真线性化通信系统，包括：

输入，其接收数字通信信号；

预失真器，其耦合到输入，所述预失真器输出经预失真的信号；

上变频模块，其耦合到预失真器，接收经预失真的信号并输出经上变频的数字信号；

滤波器群延迟预失真器，其耦合到上变频模块并直接连接到峰值因数和数字预失真模块，其中，所述滤波器群延迟预失真器在经上变频的数字信号中提供反群延迟；

数模转换器，其耦合到所述峰值因数和数字预失真模块，其被配置成接收来自所述峰值因数和数字预失真模块的输出以产生模拟信号；以及滤波器，其被耦合以接收模拟信号的射频（RF）信号表示以用于输出经滤波的信号以供传输，其中，所述预失真器基于滤波器的滚降特性来输出经预失真的信号。

2.根据权利要求1所述的预失真线性化通信系统，其中，所述预失真器包括有限冲激响应滤波器。

3.根据权利要求2所述的预失真线性化通信系统，其中，所述有限冲激响应滤波器是通带滤波器，其中，通信信号具有一个或多个频带，并且其中，所述预失真器提供随相对于所述通带滤波器的滚降特性的频带位置而变化的预失真信号。

4.根据权利要求1所述的预失真线性化通信系统，其中，所述滤波器群延迟预失真器包括无限冲激响应滤波器。

5.根据权利要求4所述的预失真线性化通信系统，其中，所述无限冲激响应滤波器是全通无限冲激响应滤波器。

6.根据权利要求1所述的预失真线性化通信系统，其中，所述滤波器是组合器腔滤波器，其接收RF信号并提供输出RF信号，并且其中，预失真器补偿腔滤波器插入损耗特性。

7.根据权利要求1所述的预失真线性化通信系统，进一步包括信道滤波和脉冲成形模块，其接收输入信号并向输入信号提供基带滤波。

8.根据权利要求1所述的预失真线性化通信系统，进一步包括内插电路，其耦合在预失真器与上变频模块之间。

9.一种用于放大数字通信信号的预失真线性化通信系统，包括：输入，其接收多载波数字通信信号；

输入处理模块，其耦合到输入并且接收多载波数字通信信号，输入处理模块提供多个经采样的输入信号；

多个数字上变频器电路路径，每个数字上变频器电路路径从输入处理模块接收对应的经采样的输入信号，每个数字上变频器电路路径包括：滤波器通带预失真器，滤波器通带预失真器接收对应的经采样的输入信号并输出经预失真的信号；和上变频模块，其耦合到滤波器通带预失真器，接收经预失真的信号并输出经上变频的数字信号；

求和器模块，其从每个数字上变频器电路路径接收经上变频的数字信号并提供多载波复合信号；

滤波器群延迟预失真器，其直接连接到求和器模块以用于接收多载波复合信号并提供经群延迟补偿的信号；

数模转换器，其耦合到滤波器群延迟预失真器，接收经群延迟补偿的信号并输出模拟信号；以及通带滤波器，其被耦合以接收模拟信号的射频（RF）信号表示以用于输出通带RF信号，其中，每个滤波器通带预失真器基于相对于多载波数字通信信号的通带滤波器的滚降特性来输出经预失真的信号。

10.根据权利要求9所述的预失真线性化通信系统，进一步包括组合器腔滤波器，其接收通带RF信号并提供输出RF信号。

11.根据权利要求9所述的预失真线性化通信系统，其中，每个数字上变频器电路路径还包括信道滤波和脉冲成形模块，其接收对应的经采样的输入信号并向经采样的输入信号提供基带滤波。

12.根据权利要求9所述的预失真线性化通信系统，其中，每个数字上变频器路径还包括内插电路，其耦合在滤波器通带预失真器与上变频模块之间。

13.根据权利要求9所述的预失真线性化通信系统，其中，每个滤波器通带预失真器包括有限冲激响应滤波器。

14.根据权利要求13所述的预失真线性化通信系统，其中，每个有限冲激响应滤波器具有5个抽头。

15.根据权利要求9所述的预失真线性化通信系统，其中，每个滤波器群延迟预失真器包括无限冲激响应滤波器。

16.根据权利要求15所述的预失真线性化通信系统，其中，每个滤波器群延迟预失真器包括全通无限冲激响应滤波器。

17.根据权利要求10所述的预失真线性化通信系统，还包括上行链路信号路径，其耦合到组合器腔滤波器，接收上行链路信号。

18.一种用于发射机的预失真线性化的方法，包括：

接收数字通信信号；

基于数字通信信号采用数字预失真系数来提供经预失真的信号；

通过上变频模块基于经预失真的信号来提供经上变频的数字信号；

通过滤波器群延迟预失真器在经上变频的信号中提供反群延迟，所述滤波器群延迟预失真器耦合到上变频模块并直接连接到峰值因数和数字预失真模块；

通过数模转换器从所述峰值因数和数字预失真模块的输出产生模拟信号，所述峰值因数和数字预失真模块耦合到数模转换器；以及向通带滤波器提供模拟信号的射频（RF）信号表示以用于输出经滤波的信号以供传输，其中，数字预失真系数基于通带滤波器的滚降特性和通信信号频率。

19.被配置用于生成多载波OFDMA信号以供传输的发射机电路，所述发射机电路包括：预失真电路，其在数字基带输入信号上操作以提供经预失真的信号；

上变频电路，其将经预失真的信号上变频成经上变频经预失真的信号；

数模转换（DAC）电路，其将经上变频经预失真的信号转换成RF信号；以及在输出信号路径中的输出通带滤波器，其对RF信号进行滤波并提供输出发射信号以供后续传输，所述输出通带滤波器具有预定滚降特性，其中，所述预失真电路被配置成对数字基带输入信号进行预失真以提供针对输出通带滤波器的预定滚降特性的幅度校正。

20.根据权利要求19所述的发射机电路，其中所述发射机电路被配置成与不同子载波频率的其它经上变频经预失真的信号组合地将经上变频经预失真的信号转换成多载波RF信号，并且其中所述输出通带滤波器被配置成向天线端口提供输出发射信号以供OFDMA信号通过一个或多个天线的后续传输。

21.根据权利要求20所述的发射机电路，其中所述发射机电路被配置用于在用户设备（UE）中的操作以用于根据多输入多输出（MIMO）技术通过两个或更多天线来传输OFDMA信号。

22.根据权利要求20所述的发射机电路，其中所述发射机电路被配置用于在3GPP LTE网络的远程无线电头（RRH）内的操作以用于根据多输入多输出（MIMO）技术通过两个或更多天线来传输OFDMA信号。

23.根据权利要求20所述的发射机电路进一步包括：电路，其从多载波RF信号的单独的子载波信号生成复合多载波信号；以及滤波器群延迟预失真器，其在复合多载波RF上操作以在DAC的操作之前移除群延迟偏差。

说明书

数字预失真滤波器系统和方法

[0001] 相关申请信息

[0002] 本申请要求2011年9月15日递交的、序列号为No. 61/535,208的美国临时专利申请的优先权，通过引用将该临时专利申请的公开内容在其整体上并入本文。

背景技术

[0003] 1.本发明的领域

[0004] 本发明总体上涉及预失真线性化通信系统和相关方法。更具体地，本发明涉及装备有用于地面通信网络的窄带宽带通滤波器的发射机。

[0005] 2.现有技术和相关背景信息的描述

[0006] 无线网络运营商正面临不断缩小的频谱的挑战。在诸如较大城市环境中存在的市场之类的高密度市场中，每个可用的kHz可用频谱都已经被分配并用于在移动用户设备（“UE”）与基站（“BS”）之间提供语音和数据业务。为了增加无线容量，网络运营商被迫添加载波和/或分裂小区站点，但是最终会达到干扰限制或者无法找到可以安装另一个BS及其相关联的装备（例如，塔、装备、天线等）的合适位置。进一步复杂化和限制有用频谱的量是对无线网络运营商施加的管理干扰要求。诸如FCC批准的那些的管理要求规定了从在其被指定的频率分配内操作的BS发射机到附近通信服务能忍受的有害干扰的量。在大多数情况中，所检测到的由附近通信频谱中的BS发射机引起的有害干扰级别的级别必须充分减弱并且不超过规定级别。为了保持来自溢出到相邻通信带的有害干扰的量，BS发射机通常采用保持失真产物最小的高线性发射机。高线性发射机利用必须尽可能维持为线性操作的功率放大器，并且所述功率放大器被设计为在其线性区域内操作，其给定可能的输入信号幅度的范围。然而，如果输入信号具有使功率放大器在线性区域外操作的幅度，则功率放大器向该信号引入非线性分量或失真。一般地，功率放大器表征为具有压缩阈值，并且具有在压缩阈值之上的幅度的输入信号在放大器输出处被削波（clip）。除了使放大后的输入信号失真之外，对输入信号的削波或非线性放大产生频谱增生，该频谱增生可能干扰相邻频带中的通信服务。在向发射信号的高功率放大提供非常高的峰均值功率比（“PAR”）的无线通信系统中，非线性失真的问题非常常见。在码分多址（“CDMA”）系统的大PAR信号的一个示例中，单个1.25MHz宽载波可以典型地具有11.3dB的PAR。在另一示例性正交频分复用（“OFDM”）中，多载波信号可以具有高达20dB的PAR。

[0007] 不幸地是，BS放大器的效率与其线性度反相关。为了实现较高程度的线性度，放大器被偏置成操作于AB类。多种技术和放大器拓扑用于最大化放大器RF到DC的效率，但是现代无线通信系统批准的线性度要求指示AB类模式或AB与C的组合的使用。结果，DC功率的相当大的部分被放大器耗散作为必须被移除的热。典型地，BS放大器使用散热器和风扇来从RF功率设备移除热，这向基站装备进一步添加了成本、大小和重量。因此，已经做出了大量努力来减小BS功率放大器生成的热量以寻求在不使放大器线性度降级的情况下提高放大器效率。

[0008] 当功率放大器（“PA”）以其输入处的CDMA（或类似信号）操作时，PA将放大期望的信号以及生成不希望的互调（“IM”）产物。当PA输出被驱动到其饱和点时，这些IM产物迅速增加。为了在PA输出处实现期望的线性度（没有预失真），PA必须从其饱和点（PSAT3dB）以回退（backoff）输出功率水平操作。不幸地是，在回退功率水平处的PA操作限制PA的最大有用输出功率水平，使得输出信号动态范围的整个范围良好地在PA传递曲线的线性区内。然而，这样的操作点不利地影响PA的效率。当操作于具有8到9dB的峰均值比PAR的输入信号而仅仅最低限度地满足系统线性度要求时，对于常规构建的AB类PA来说10%或更小的效率是不正常的。

[0009] 鉴于数字预失真（“DPD”）最近的进展，DPD已经成为对发送60W平均功率及以下的A/AB类PA的选择的线性化方法。DPD线性化方法适合于解决若干之前不可达到的性能限制，诸如展示高效率与良好线性度。这些改进来源于DPD操作点，该DPD操作点允许PA在峰值信号转变期间接近于其PSAT或者甚至稍高于其PSAT操作。DPD通常使用这样的技术，其中，校正信号与通过PA的输入信号一起被创建和放大以减小PA的输出处的整体失真。DPD可以是经优化的CDMA信号（诸如IS-95），其倾向于具有用于带有导频、寻呼、同步和6个业务信道（沃尔什码8-13）的单载波CDMA的大PAR 9.7dB（CCDF上0.01%概率）。单个信道IS-95具有信道带宽1.23MHz，并且DPD一般被优化以减少三阶IM产物。在这样的应用中，DPD可以使PA预失真，使得所得到的48到50dBc的邻信道泄露比（“ACLR”）在885-kHz偏移处，其典型地为14dB或者优于在没有预失真情况下操作的PA ACLR性能。类似地，DPD也可以被优化以在20MHz信号带上提供用于四载波WCDMA输入信号的消除性能。DPD性能通常受PA的存储效应的妨碍，这潜在地限制DPD有效性。PA放大器级中的存储效应被定义为由于之前信号而导致的失真分量的幅度和相位的变化。然而，如果PA用倾向于减小或限制存储效应的偏置电路来设计，则DPD可以典型地提供用于四载波WCDMA信号的线性化，其产生具有5-MHz偏移处的13dB或更好的消除的46到48dBc范围的ACLR。在大多数应用中，对于AB类PA的百分之25以上的PA效率至多尔蒂（Doherty）型PA的百分之40或更大的PA效率是可达到的。

[0010] 考虑到DPD线性化可以提供ACLR性能，进入相邻频谱的IM产物的附加衰减可以通过提供带通滤波器来实现，或者在FDD系统的情况中，双工器可以被实现在RRH的输出中。

[0011] 在典型的FDD实现方式中，腔双工器在RRH的接收机与发射机之间提供隔离，以及提供相邻频谱内的足够程度的TX IM抑制。因为对于FDD RRH一般需要双工器，所以其的包括引入了众多问题，诸如附加的输出插入损耗和发射信号质量上的滤波器通带响应波纹。后者在这样的操作情形中显现自己：CDMA载波被定位为靠近滤波器滚降（rolloff）或带边缘。这通常在网络运营商将CDMA（或WCDMA）载波配置在其分配的频率频谱中紧密接近带边缘时发生。当选择这样的载波频率时，滤波器滚降特性的净效应影响CDMA载波平坦性，这继而使Rho（“ρ”）降级。BS的Rho是作为对所发射的CDMA信号的调制质量的测量的度量的指数。
1.0的Rho与理想的发射信号相关联，实际上，CDMA载波中的所有功率被正确地发射而没有任何多径。CDMA标准要求Rho＞0.912，并且在实践中，BS发射机测量Rho＞0.94指示正常BS发射机操作。

[0012] 对于操作W-CDMA空中标准（按照3GPP）的BS来说，BS发射机质量可以在下表中概括：

[0013]

[0014] 误差向量幅度是对参考波形与测量波形之间的差异的测量。该差异被称为误差向量。两个波形都通过具有3.84MHz带宽并且滚降α=0.22的匹配的根升余弦滤波器。然后通过选择频率、绝对相位、绝对幅度和芯片时钟定时来进一步修改两个波形，以便最小化误差向量。EVM结果被定义为平均误差向量功率与平均参考功率的比的平方根，表示为百分比“%”。测试集合中的EVM测量将接收信号的IQ调制特性与理想信号进行比较，如在3GPP TS 
34.121第5.13节和附录B中所定义的。

[0015] 在BS PA的输出中引入窄带通滤波器导致CDMA载波平坦性降级，尤其在载波被定位为靠近滤波器滚降的情况下。典型的窄带通滤波器还倾向于展示在滤波器滚降附近的快速群延迟（group delay）变化。由窄带通滤波器所引入的幅度与群延迟变化的组合使Rho和EVM参数降级。

[0016] 因此，存在对改进通信系统中的性能的需要。

发明内容

[0017] 在第一方面中，本发明提供一种预失真线性化通信系统，包括：输入，其接收数字通信信号；预失真器，其耦合到输入，所述预失真器输出经预失真的信号；以及上变频模块，其耦合到预失真器，接收经预失真的信号并输出经上变频的数字信号。该预失真线性化通信系统还包括数模转换器，其耦合到上变频模块，接收经上变频的信号并输出RF信号；以及滤波器，其耦合到数模转换器，接收RF信号并输出经滤波的RF信号。预失真器基于滤波器的特性来输出经预失真的信号。

[0018] 在优选实施例中，预失真器包括有限冲激响应滤波器。在实施例中，所述滤波器是通带滤波器（passband filter），通信信号具有一个或多个频带，并且预失真器提供随相对于通带滤波器滚降特性的频带位置而变化的预失真信号。该预失真线性化通信系统优选地还包括滤波器群延迟预失真器，其耦合在上变频模块与数模转换器之间，其中，滤波器群延迟预失真器在经上变频的数字信号中提供反群延迟（inverse group delay）。滤波器群延迟预失真器优选地包括无限冲激响应滤波器。无限冲激响应滤波器优选地是全通无限冲激响应滤波器。滤波器可以包括组合器腔滤波器，其接收RF信号并提供输出RF信号，并且预失真器补偿腔滤波器插入损耗特性。该预失真线性化通信系统优选地还包括信道滤波和脉冲成形模块，其接收输入信号并向输入信号提供基带滤波。该预失真线性化通信系统优选地还包括内插电路，其耦合在滤波器通带预失真器与上变频模块之间。

[0019] 在另一方面中，本发明提供一种用于放大数字通信信号的预失真线性化通信系统，包括：输入，其接收多载波数字通信信号；输入处理模块，其耦合到输入并且接收多载波数字通信信号，所述输入处理模块提供多个经采样的输入信号。多个数字上变频器电路路径均从输入处理模块接收对应的经采样的输入信号，每个数字上变频器电路路径包括：滤波器通带预失真器，所述滤波器通带预失真器接收对应的经采样的输入信号并输出经预失真的信号；以及上变频模块，其耦合到滤波器通带预失真器，接收经预失真的信号并输出经上变频的数字信号。该预失真线性化通信系统还包括：求和器模块，其从每个数字上变频电路路径接收经上变频的数字信号并提供多载波复合信号；滤波器群延迟预失真器，其接收多载波复合信号并提供经群延迟补偿的信号；以及数模转换器，其耦合到滤波器群延迟预失真器，接收经群延迟补偿的信号并输出RF信号。通带滤波器耦合到数模转换器，接收RF信号并输出通带RF信号。每个滤波器通带预失真器基于通带滤波器相对于多载波数字通信信号的特性来输出经预失真的信号。

[0020] 在优选实施例中，该预失真线性化通信系统还包括组合器腔滤波器，其接收通带RF信号并提供输出RF信号。每个数字上变频器电路路径优选地还包括信道滤波和脉冲成形模块，其接收对应的经采样的输入信号并向经采样的输入信号提供基带滤波。每个数字上变频器电路路径优选地还包括内插电路，其耦合在滤波器通带预失真器与上变频模块之间。每个滤波器通带预失真器优选地包括有限冲激响应滤波器。每个有限冲激响应滤波器优选地具有5个抽头。滤波器群延迟预失真器优选地包括无限冲激响应滤波器。每个滤波器群延迟预失真器优选地包括全通无限冲激响应滤波器。该预失真线性化通信系统优选地还包括上行链路信号路径，其耦合到组合器腔滤波器，接收上行链路信号。

[0021] 在另一方面中，本发明提供一种用于发射机的预失真线性化的方法。所述方法包括：接收数字通信信号；基于数字通信信号采用数字预失真系数来提供经预失真的信号；以及基于经预失真的信号来提供经上变频的数字信号。该方法还包括基于经上变频的信号来提供RF信号；以及通过通带滤波器对RF信号提供通带滤波。数字预失真系数基于通带滤波器的特性和通信信号频率。

[0022] 在优选实施例中，该用于预失真线性化的方法还包括对经上变频的信号提供群延迟预失真补偿。

[0023] 在以下详细描述中阐述了本发明的进一步的特征和方面。

附图说明

[0024] 图1是数字预失真控制的收发机的示意框图。

[0025] 图2是预失真系统中使用的示例性功能元件的示意框图。

[0026] 图2A是实施例中用复FIR（“有限冲激响应”）滤波器结构实现的通带预失真器的示意框图。

[0027] 图2B是实施例中用IIR（“无限冲激响应”）全通滤波器结构实现的滤波器群延迟预失真器模块的示意框图。

[0028] 图3是输出带通滤波器的频率响应图和DPD提供的补偿的表示。

[0029] 图4是取决于与低或高带边缘的CF1偏移而对于低频定位的CDMA载波所需的计算的幅度DPD的表示。

[0030] 图5是窄带通滤波器（单元850）的仿真的幅度和群延迟特性（S21）的表示。

[0031] 图6是窄带通滤波器（单元850）的仿真的幅度和群延迟特性低频细节的表示。

[0032] 图7是FPPD对输出频谱平坦性的影响的仿真。

具体实施方式

[0033] 一个或多个实施例解决了BS PA的输出中窄带通滤波器的上述不利影响，并且改进了输出频谱。在优选实施例中，这是通过取决于相对于滤波器滚降特性的CDMA（“WCDMA”）载波位置（“Fc”）而在预失真器的数字上变频（“DUC”）链中对基带信号进行数字预失真来实现的。

[0034] 下面参照附图来描述一个或多个实施例。参照图1，通过一般系统框图的方式示出地面无线通信系统的DPD线性化收发机10，其也被称为远程无线电头（“RRH”）。这样，其可以支持多种空中接口格式，诸如UMTS、CDMA-2000、IS-95、GSM、GPRS、WiMAX、HSPA、LTE以及其他格式。一般地，RRH可以部署在天线308的附近以最小化输出组合器306与天线308之间的传输线损耗。RRH被提供有去往基站服务器（“BSS”，未示出）的电源连接和数据连接，基站服务器连接到核心网络。在通常的实践中，2G/3G/4G基站用光纤连接而连接到RRH。CPRI或OBSAI（可以使用其他格式）可以用于携带往来于RRH的RF和操作控制数据，以在专门的地理区域中提供无线覆盖。RRH装备有合适的I/O单元50，以在BSS与RRH之间提供灵活的数字对接和处理功能。提供微控制器单元（“MCU”）60以执行RRH内的数据路由、控制和配置职责。多种架构和实现方式可以成功用于适于RRH操作的MCU 60。一般而言，MCU 60被提供有诸如ROM 70之类的非易失性存储器存储设备，其中操作系统、程序和固定参数可以与用于MCU 60的实时计算要求的SDRAM 80一起存储。对于DPD，与上行链路（“UL”）和观察路径接收机解码一起的功能被提供在现场可编程门阵列（“FPGA”）90中。应当注意，可以用定制设计的专用集成电路（“ASIC”）替换FPGA 90，如果不是所有功能都编程到FPGA中作为其电路的一部分，则该专用集成电路可以合并许多。不幸地是，完全定制的ASIC排除了常规FPGA提供的对算法的任何后续改变或控制流改变。通过提供在需要改变的情况下允许DPD实现方式为某种自由度的组合ASIC-FPGA IC，最近开发的新类别ASIC已经使得从完全可编程FPGA到半定制（或者完全定制）ASIC的转变更加容易。稍后将涵盖FPGA 90的详细描述。

[0035] 现在参照图1和2，FPGA 90将下行链路（“DL”）输出142提供给数字到RF收发机300的TX模块302。应当注意，可以装备RF收发机300以提供多个传输路径，诸如支持2x2或4x4 MIMO，但是为了清楚的原因仅示出了一个传输路径。此外，被DPD用于校正PA输出信号中的输出非线性度的DPD的诸如观察接收路径之类的其他熟知特征已被省略。TX链的输出耦合到输出双工器306中，使得RRH TX信号进一步耦合到共发射接收天线308。一致地，接收到的上行链路（“UL”）路径信号通过双工器306从天线308耦合到RX 链310。同样地，和TX链的情况一样，仅示出了一个RX链，但是应当理解的是，多个RX链可以用于支持2x2、4x4 MIMO，或者可以根据要求来实现辅助的扇区增强接收机。RX链310的数字输出144耦合到FPGA 90的RX FPGA 146部分，使得接收到的UL信号被处理，并且经由RRH BSS接口路由到核心网络。

[0036] RRH的数字功能已经实现在FPGA 90中，FPGA 90包含逻辑元件（“LE”）乘法器和嵌入式存储器。经处理的RF基带数据从I/O单元50接收到若干数字上变频链（“DUC”）100之一的输入中。取决于RRH部署配置，可能存在一个或多个DUC，每个DUC与特定RF载波频率一起使用。接收到的复合RF基带102数据耦合到I/Q输入处理模块104中，I/Q输入处理模块104取决于RF载波频率而选择性地将I/Q采样路由到相应的DUC 100-1至4，并提供设计用于1.25MHz的带宽的信道滤波。可替代的信道带宽滤波取决于传输信号标准是容易可能的。
CPRI I/Q输入处理模块104的输出106-1至4耦合到信道滤波器-脉冲成形器模块108中。信道滤波加脉冲成形模块108提供在CDMA 2000标准中指定的基带滤波特性。信道滤波器-脉冲成形器模块108的输出110耦合到滤波器通带预失真器（“FPPD”）模块112，滤波器通带预失真器模块112基于相对于滤波器滚降特性的载波位置来提供反幅度波形预失真。这将稍后进行描述。应当注意，FPPD模块112可以定位在内插116之后，但是这将导致实现FPPD 112所需的数量增加的逻辑门。FFPD模块112的输出114耦合到内插模块116中，其输出118耦合到数控振荡器（“NCO”）上变频模块120。每个DUC 100-1至n的输出126-1至126-4路由128-1至n到求和器模块132的输入130-1至130-4，其中多载波复合信号134通过滤波器群延迟预失真器136模块（“FGDPD”）被进一步处理。滤波器群延迟预失真器136模块将反群延迟特性提供到多载波信号流中，以便移除输出组合器双工器306中存在的群延迟偏差。在耦合142到TX链302的数模转换器中以转换和放大成期望的RF信号之前，滤波器群延迟预失真器136模块的输出138耦合到峰值因数（“CFR”）和数字预失真（“DPD”）模块140中。

[0037] 参照图3，两载波IS-95 CDMA部署场景作为示例给出，然而，两个相邻CDMA载波的部署不是限制因素，并且可以部署任何数量或类型的（即，使用LTE的IS-95）载波。在图5中，针对DL TX带分配在862.275-868.725 MHz之间而UL RX信号为817至824 MHz范围的操作描绘了TX至ANT双工器滤波器特性（S21损耗和S21群延迟）。

[0038]TX至ANT 817-824 100dB最小
TX至ANT 824-861.5 50dB最小
TX至ANT 875-880 20dB最小
TX至ANT 880-900 35dB最小
TX至ANT 900-2700 65dB最小

[0039]Tx波纹 TX至ANT 862.275-863.525 2.0dB最大
Tx波纹 TX至ANT 863.525-868.725 0.45dB最大

[0040] 当在TX链302的输出中引入这样的双工器306时，CDMA发射信号的Rho（“ρ”）（尤其是在862.90MHz处）大体上被损害。该损害是由862.275与863.525MHz之间的滤波器S21插入损耗与群延迟波纹引起的。为了补偿该滤波器特性，实施例利用数字预失真装置来补偿滤波器的S21插入损耗和群延迟波纹。每个DUC 100-1至n在其信号处理链中包括数字滤波器通带预失真器模块112。因为特定DUC 100-1至n处理的载波频率是已知的，所以滤波器通带预失真器模块112提供的幅度校正量可以基于滤波器滚降特性和CDMA载波频率来计算。在图4中描绘了幅度校正曲线阵列，可以根据操作要求通过FPPD 112来选择这些曲线。

[0041] 如图2A中所示，FPPD 112具有复有限冲激响应滤波器结构，并且取复加权输入采样x(n) 110并具有复加权输出采样y(n) 114，其中传递函数为H(z)使得遵循以下等式y(n)等于x(n)与H(z)的卷积。其中：

[0042] n是抽头的数量（在该示例中为5），

[0043] b是复加权系数，以及

[0044] z是k个采样延迟（k是整数）。

[0045]

[0046] 图2A描绘了示例性通带预失真器112。输入x(n) 110耦合到Z-1单元202a和乘法器204a的输入。乘法器204a将输入110与系数b(0) 208a相乘并将乘积输出到加法器206。Z-1单元202a的输出耦合到Z-1单元202b和乘法器204b的输入。乘法器204b将Z-1单元202b的输入与系数b(1) 208b相乘并将乘积输出到加法器206。电路可以被扩展成包括附加抽头。Z-1单元202n将信号输出到乘法器204(n+1)，其将该信号与b(n) 208n相乘并将输出提供给加法器206。加法器206将各个信号求和并提供输出y(n) 114。

[0047] 应当理解，本领域技术人员已知的多种方法可用于连同用于双工器的对双工器变化的调整一起的根据需要生成这样的滤波器补偿曲线、温度补偿等，以维持可接受的Rho性能。

[0048] 一个或多个实施例优选地在DUC 100中利用5抽头FIR预失真校正滤波器来标准化窄带通滤波器304所引入和在较小程度上由输出双工器306所引入的幅度响应。将参照在特别在862.275至863.525MHz之间的单元850带中操作的DPD线性化PA来做出示例，然而，应当理解，操作频率是工程选择问题而非对一个或多个实施例的限制。类似地，通过采用全通IIR滤波器生成对组合的多载波信号134的群延迟补偿而由FGDPD模块136提供对双工器TX至ANT通带的群延迟补偿。类似地，FGDPD模块136可以移动到FPGA 90中的任何地方，或者分布在DUC 100-1至4链之中，如果需要的话。

[0049] 如图2B中所描绘的，FGDPD 136具有无限冲激响应全通滤波器结构，并且可以表示在其二阶部分中。FGDPD 136取复加权输入采样x(n)并且具有复加权输出采样y(n)，传递函数为H(z)使得遵循以下等式y(n)等于x(n)与H(z)的卷积。其中：

[0050] g是补偿复标量增益值，

[0051] L是抽头数量（在该示例中为5），

[0052] a、b是复加权系数（极点和零点），以及

[0053] z是k个采样延迟（k=1至L）。

[0054]

[0055] 如图2B中所描绘的，输入X(n)134耦合到放大器210的输入。放大器210的输出耦合到加法器212a、214a等的路径以包括212n和214n。加法器212a的输出还馈送到Z-1单元228a，其继而将信号输出到Z-1单元230a和包括乘法器224a的第一路径二者，乘法器224a将信号与系数-a(1,k) 215a相乘并将乘积馈送到加法器222a中。加法器222a的输出耦合到加法器212a。Z-1单元228a还将输出提供到乘法器226a，乘法器226a将信号与系数b(1,k) 227a相乘，其继而将输出提供到加法器216a。Z-1单元230a将信号输出到包括乘法器220a的路径，乘-1
法器220a将信号与系数-a(2,k) 221a相乘并将输出馈送到加法器222a。Z 单元230a还将信号输出到包括乘法器218a的路径，乘法器218a将信号与系数b(2,k) 219a相乘，并将输出馈送到加法器216a。加法器216a的输出耦合到加法器214a。

[0056] 在一个或多个实施例中，可以复制电路。在最后级中，加法器212n的输出还馈送到Z-1单元228n，其继而将信号输出到Z-1单元230n和包括乘法器224n的路径二者，乘法器224n将信号与系数-a(1,L) 215n相乘并将乘积馈送到加法器222n中。加法器222n的输出耦合到加法器212n。Z-1单元228n还将输出提供到乘法器226n，乘法器226n将信号与系数b(1,L) 227n相乘，其继而将输出提供到加法器216n。Z-1单元230n将信号输出到包括乘法器220n的路径，乘法器220n将信号与系数-a(2,L) 215n相乘并将输出馈送到加法器222n。Z-1单元
230n还将信号输出到包括乘法器218a的路径，乘法器218a将信号与系数b(2,L) 相乘，并将输出馈送到加法器216n。加法器216n的输出耦合到加法器214n。

[0057] 可以在下表中找到补偿的有效性。

[0058] CDMA IS-95载波FC=862.90MHz

[0059]Rho（“ρ”） 补偿
0.985至0.990 所有补偿开启（ON）
0.975至0.985 滤波器通带关闭(OFF)；群延迟开启
0.968至0.975 滤波器通带开启；群延迟关闭
0.950至0.970 滤波器通带关闭；群延迟关闭

[0060] 可以在输出频谱上观察到滤波器通带预失真器补偿112，但是可以通过信号质量Rho（“ρ”）来量化群延迟补偿136影响。图6是窄带通滤波器（单元850）的仿真的幅度和群延迟特性低频细节的表示。图7是FPPD对输出频谱平坦性上的影响的仿真。

[0061] 已经将本发明主要描述为用于采用数字预失真来改进通带滤波器性能的结构和方法。该描述并不意图将本发明限制为本文公开的形式。因此，与以下相关领域的教导、技能和知识一致的变型和修改在本发明的范围内。本文描述的实施例还意图解释实践随此公开的本发明所已知的模式，并且使本领域其他技术人员能够在等同或替代实施例中并且以本发明的一个或多个特定应用或一个或多个使用认为必要的各种修改来利用本发明。

[0062] 参考标记列表

[0063] 项      描述

[0064] 10      远程无线电头（RRH）

[0065] 50      I/O单元

[0066] 60      微控制器单元（MCU）

[0067] 70      只读存储器ROM（非易失性存储器-闪速存储器）

[0068] 80      动态随机存取存储器SDRAM

[0069] 90      现场可编程门阵列（FPGA）或半定制ASIC

[0070] 100     数字上变频器（DUC）一个或多个 -1；-2；-n

[0071] 102     DUC输入端口

[0072] 104     CPRI I/O滤波和处理

[0073] 106     104的输出

[0074] 108     信道滤波+脉冲成形模块

[0075] 110     108的输出

[0076] 112     （FPPD）滤波器通带预失真器

[0077] 114     112的输出

[0078] 116     内插模块

[0079] 118     116的输出

[0080] 120     数控（NCO）上变频

[0081] 126     一个或多个DUC输出端口

[0082] 128     DUC到多载波求和器

[0083] 132     多载波求和器-信号生成

[0084] 134     132的输出

[0085] 136     FGDPD-滤波器群延迟预失真

[0086] 138     136的输出

[0087] 140     CFR峰值因数减小和DPD数字预失真

[0088] 142     140的输出

[0089] 300     RF收发机（300）

[0090] 302     TX模块（或链）包括用于DPD（140）的观察路径

[0091] 306     双工器

[0092] 308     发射-接收天线

[0093] 310     接收链

[0094] 144     从接收链（310）到FPGA的数字输出（ADC）

[0095] 146     一个或多个接收FPGA块

[0096] 202a-n  Z-1单元

[0097] 204a-n  乘法器

[0098] 206     加法器

[0099] 208a-n  系数

[0100] 210     放大器

[0101] 212a-n  加法器

[0102] 214a-n  加法器

[0103] 215a-n  系数

[0104] 216a-n  加法器

[0105] 218a-n  乘法器

[0106] 219a-n  系数

[0107] 220a-n  乘法器

[0108] 221a-n  系数

[0109] 222a-n  加法器

[0110] 224a-n  乘法器

[0111] 226a-n  乘法器

[0112] 227a-n  系数

[0113] 228a-n  Z-1单元

[0114] 230a-n  Z-1单元